Otomatik Kontrol Ulusal Toplantısı, TOK03, 6-8 Eylül 03, Malatya PID KONTROL 835
Otomatik Kontrol Ulusal Toplantısı, TOK03, 6-8 Eylül 03, Malatya Hata-Küpü Kontrol Yapısının Teorik İncelenmesi Baris Baykant Alagoz, Abdullah Ates, Celaleddin Yeroglu () Elektrik Elektronik Mühendisliği Bölümü () Bilgisayar Mühendisliği Bölümü İnönü Üniversitesi, Malatya, Türkiye abdullah.ates@inonu.edu.tr Özetçe Bu makalede hata-küpü kontrol yapısı için teorik bir çalışma sunulmuştur. Çalışmada, kapalı çevrim bir kontrol sisteminde, hata işaretinin küpünün kullanılması durumu değerlendirilmiştir. Hata-küpü, kontrol sistemine doğrusal olmayan bir hata sinyali sağlamaktadır. Bu sinyalin düzeyine bağlı olarak, hatanın zayıflatıldığı ve kuvvetlendirildiği bölgelerin oluştuğu görülmüştür. Bu doğrusal olmayan hata bölgeleri, düşük aşımlı kontrol imkânı sağlar iken, oturma noktasında kalıcı hal hatalarına yol açmaktadır. Hata-küpü kontrolünün, doğrusal hata kontrol sistemini kesir dereceli kontrol sistemine dönüştürdüğü saptanmıştır. Hata-küpü PID kontrolör yapısı ile TRMS (Twin Rotor MIMO System) simülatörün de test edilmiş ve elde edilen bulgular tartışılmıştır. Anahtar Kelimeler: Doğrusal olmayan kontrol, PID, kesir dereceli kontrol, hata küpü. Giriş Kapalı çevrim PID kontrol sistemleri gerçekleme kolaylığı ve etkin kontrol kabiliyetleri nedeni ile uzun yıllardır pratik uygulamalarda tercih edilmektedir. PID kontrolör konusunda ilk çalışmalar Minorsky [] ve Callender [] tarafından sırasıyla 9 ve 936 yıllarında gerçekleştirilmiştir. Daha sonraları, PID yapısı akademik çalışmalarda ve endüstriyel uygulamalarda önemli bir yer edinmiştir [3-9]. Günümüze kadar bu kontrolör yapısının, kararlılığı ve optimumum kontrol problemleri ile ilgili sayısız çalışma yapılmıştır [3,,0-]. Yapay zeka yöntemleri yardımı ile PID kontrolör yapıları adaptif kontrol uygulamalarında da yer edinmiştir [3-6]. Doğrusal hata sinyali, yaygın olarak referans sinyal ile çıkış sinyali arasındaki fark olarak tanımlanır e( t) I( O(. Doğrusal hata ile negatif geri beslemeli kapalı çevrim kontrol sistemleri gerçekleştirilmiş ve böylece sistemlerin kararlılığı ve kontrol edilebilirliği sağlamıştır. Doğrusal hata, PID, kayan kipli denetimli kontrolör, kesir dereceli PID kontrolör, Lag-Lead yapıları.. gibi bir çok kontrol yapısında kullanılmıştır. Doğrusal olamayan hata-karesi kontrol yapısı ( e( t) ( I( O( ) ) ise literatür de incelenmiş avantaj ve dezavantajları tartışılmıştır [7]. Bu çalışmada, ise doğrusal olmayan hataküpü kontrolü, klasik PID yapısına uygulanmıştır. Hata-küpü, doğrusal hata işaretinin küpü ile elde dilmiştir. Hata-küpünü kullanan bu tip kapalı çevrim kontrol mimarisi, hata-küpü kontrol sistemi olarak isimlendirilmiştir. Hata küpü kontrol yapısının avantaj ve dezavantajları analiz edilmiştir. Hatanın-küpü PID kontrol sisteminin kontrol performansı çift motorlu TRMS simülatörün de test edilmiş, doğrusal hata PID kontrol ve kesir-dereceli PID kontrol birim basamak cevapları ile karşılaştırılmıştır.. Metot.. Hata-Küpü Sinyali: Kapalı çevrim kontrol sistemlerinde, hataküpü işareti aşağıdaki gibi tanımlanabilir, e küp ( t) t 3 ( r( t) o( )). () 836
Otomatik Kontrol Ulusal Toplantısı, TOK03, 6-8 Eylül 03, Malatya e küp Bu denklemde, geçiş noktası katsayısıdır. ot () ve rt () sırasıyla sistemin çıkış ve girişleridir. Hata-küpü, doğrusal hata işaretini ( et ()), hata işaretinin enerjisi ile ölçekler, ( t) ( e( t)) e( t). Şekil, için hataküpünün, et () nin -.5 ve +.5 aralığındaki karakteristiğini göstermektedir. Etiket ile gösterilen değer aralığı, hatanın zayıflatıldığı bölgeyi göstermektedir. Etiket ile gösterilen değer aralığı, hatanın kuvvetlendirildiği bölgeyi göstermektedir. Hata nın zayıflatıldığı ve kuvvetlendirildiği bölgeler geçiş noktasında (GN) birleşmektedir. Geçiş noktasının konumu e GN / ile ayarlanır. Hata-küpü kontrolünün, avantaj ve dezavantajları şöyle özetlenebilir: e 3 Zayıflatma bölgesinde, hata işaretin zayıflatılması, osilatif bileşenleri kompanze edebilirken, kalıcı hal hatalarına sebebiyet verebildiği görülmüştü. Kuvvetlendirme bölgesinde, hata işaretinin kuvvetlendirilmesinin sistemin cevabını hızlandırabildiği görülmüştür. 3 0 - - -3 GN e GN - -0.5 0 0.5 Şekil : Hatanın sinyali (Kesik Çizgi) Hata sinyalinin küpü (Kalın Çizgi) e 0 GN e GN.. Hata-Küpü Kapalı Çevrim Kontrol Yapısı Analizi: Şekil de hata-küpü kapalı çevrim kontrol yapısı temsili olarak gösterilmiştir. Bu kontrol mimarisi, doğrusal kontrol yapılarına, hataküpü bloğu eklenerek elde edilmiştir. r C( G( Şekil. Hata Küpü kapalı çevrim kontrol sistemi blok diyagramı Hata küpü sinyali s tabanındaki denklem () ile ifade edilir: E küp e e küp 3 ( R( O( )) () ( s e küp Şekil deki kapalı çevrim kontrol sistemi için denklem (3) yazılabilir. 3 ( R( O( ) C( G( O( (3) Denklem (3) de gerekli düzenlemeler yapılırsa, /3 /3 /3 ( R( O( )( C( G( ) O( () ifadesi elde edilir. Gerekli düzenlemeler yapılırsa, hata-küpü kontrolörün, kapalı çevrim transfer fonksiyonu için, / 3 ( C( G( ) T( O( / R( ( ( C( G( ) (5) ifadesi yazılabilir. Burada, /3 /3 ( O( dir. O ( jw) 0 için hatanın küpü kapalı çevrim sisteminin transfer fonksiyonu zayıf kontrol transfer fonksiyonu olan T ( 0 a yakınsamaktadır. u / 3 o 837
Otomatik Kontrol Ulusal Toplantısı, TOK03, 6-8 Eylül 03, Malatya O ( jw) / / olduğu zaman ise hata- e GN küpü kontrol sistemi, Denklem (6) ile ifade edilebilen kesir dereceli kontrolör ve sistem fonksiyonuna sahip, kapalı çevrim kontrol sistemine yakınsar. / 3 ( C( G( ) T( O( / R( (6) / 3 ( C( G( ) Hata-küpü kontrol sisteminin çıkışı 0 dan / değerine ulaşırken, hata-küpü kontrol sisteminin karakteri zayıf kontrolden ( T ( 0 ), kesir-dereceli kontrol sistemine evrilir. Bu durum, doğrusal olmayan hata işareti kullanımının, sistemin karakterini, çıkış işaretine bağlı olarak değişken kıldığını gösterir. Hata-küpü kapalı çevrim sistemin karakteristik polinomu Denklem (7) ile ifade edilebilir. ( s /3 /3 /3 O( ( C( G( )) (7) Bu sistemin kararlılığı için, kutuplar sol yarı düzlemde yer almalıdır. O( C( G( 0 (8) Diğer bir ifade ile, Denklem (8) ile gösterilen karakteristik denklemin, kökleri p, p, p3,,, p n olsun, Arc p / her i i,,3,,n sağlaması durumunda hata-küpü kontrol sistemi kararlı olacaktır. 3. TRMS Simülasyon Sonuçları Hat-küpü PID kontrol, TRMS simülatörü ile incelenmiştir. TRMS simülatörü, laboratuar koşullarında helikopter uçuş kontrol deneyleri yapılmasına imkan sağlayan bir deney setidir [8]. TRMS, Şekil 3 de MATLAB simulink simülasyon modelinde resmedildiği gibi, dikey seviye hareketini sağlayan asıl rotor ile yatay seviye hareketini sağlayan kuyruk rotorundan oluşmaktadır. Rotorlar, DC elektrik motorları ile imal edilmiştir. Uygulanan giriş voltajı ile, dönme hızları ayarlanarak, açısal olarak istenen bir konuma getirilebilmektedir. Fakat, TRMS sisteminin kontrolü, aerodimaik etkileşimleri içeren, doğrusal olmayan bir kontrol problemidir [0, ]. Şekil de hata-küpü PID kontrol ile klasik kontrol sistemi birim basamak cevapları karşılaştırılmıştır. Hata-küpü kontrol yapısı, manuel olarak ayarlanmıştır. ( K 5, K 7, K 0). Elde edilen PID p i d katsayıları ile klasik PID kontrolör (Doğrusal hata) test edilmiştir. Şekil de görüldüğü gibi, hata-küpü kontrolü daha düşük maksimum aşım vermiş ve oturma zamanı performansı daha iyi elde edilebilmiştir. 3 838
Otomatik Kontrol Ulusal Toplantısı, TOK03, 6-8 Eylül 03, Malatya Şekil 3. TRMS sisteminin dikey seviye hareketi sağlayan motorun MATLAB simulink modeli 0.7 0.6 PID 0.7 0.6 PID 0.5 0.5 0. 0.3 Hata-küpü 0. 0.3 Hata-küpü 0. 0. 0. 0. Şekil. TRMS sisteminin dikey seviye hareketi sağlayan motorun MATLAB simulink model PID katsayıları, öncelikle klasik PID yapısına göre optimize dilmiştir ( K 5, K 8, K 0). Sonra, aynı p 0 0 0 30 0 50 60 70 80 i d katsayılar ile hata-küpü kontrolü gerçekleştirilmiştir. Şekil 5 de görüldüğü gibi, hata-küpü kontrolü düşük maksimum aşım veriyor olmasına rağmen, kalcı hal hatası sergilediği görülmüştür. Hata-küpü kontrol yaklaşımının önemli bir dezavantajı katsayılar iyi ayarlanmadığı durumda, kalıcı hal hatası bırakmasıdır. Şekil 6 da hata-küpü PID kontrol ile kesir dereceli PID kontrol sistemi karşılaştırılmıştır. Kesir dereceli PID bloğu için Valerio nun non-integer simulink bloğu kullanılmıştır []. Hata-küpü kontrol yapısı, için ( K 5, K 8, K 0) kullanılmıştır. p i Kesir dereceli PID yapıda manuel olarak ayarlanmıştır( K p, Kd, Ki,.,.05 ). Simülasyon sonuçları, hata-küpü kontrol yapısının, kesirli derece kontrol yapısı ile kıyaslanabilir birim basamak cevabı sergileyebileceğini göstermiştir. d 0 0 0 30 0 50 60 70 Şekil 5. Hata-küpü PID kontrol ile klasik kontrol sistemi birim basamak cevapları 0.6 0.5 0. 0.3 0. 0. 0 PID Hata-küpü 0 0 30 0 50 60 70 80 Şekil 6. Hata-küpü PID kontrol ile kesir dereceli PID kontrol sistemi Şekil 7 de hata-küpü PID kontrol ile klasik kontrol sistemi bozucu etki cevapları karşılaştırılmıştır. Kalıcı hal hatasına neden olan problem, bozucu etki karşısında hataküpü kontrol yapının başarısını oldukça düşürmüştür. Hata-kare kontrol yapısında [7] gözlemlendiği gibi hata-küpü kontrol yapısında da hata zayıflatma bölgesinde 839
Otomatik Kontrol Ulusal Toplantısı, TOK03, 6-8 Eylül 03, Malatya osilatif cevap veya kalıcı hal hataları görülmüştür. 0.9 0.8 0.7 0.6 0.5 0. 0.3 0. 0. 0 Şekil 7. Optimize hata-küpü PID kontrol ile optimize klasik kontrol sistemi bozucu etki cevapları. Sonuçlar Bu çalışmada, hata-küpü control yapısı incelenmiş, avantaj ve dez-avantajları tartışılmıştır. Hata-küpü control yapısının, aşımsız birim basamak cevabı verebilmesine ragmen, kalıcı hal hatası sergilediği görülmüştür. Bunun temel nedeni, hatanın zayıflatma bölgesinde, genliğinin düşürülmesi ve PID kontrolör cevabının bu nedenle zayıflamasıdır. Ancak, hata kuvvetlendirme bölgesinde sergilenen hata genliği güçlendirmesi, düşük aşımlı hızlı cevaba olanak sağlamıştır. Hata-küpü kontrol sistemi, kesir-dereceli transfer fonksiyonuna sahip olduğu görülmüştür. Kaynaklar PID Hata-küpü 0 0 30 0 50 60 70 80 [] N. Minorsky, Directional stability of automatically steered bodies, J. Am. Soc. Naval Eng. 80 309, 9. [] A. Callender, D.R. Hartree, A. Porter, Time-lag in a control system, Philos. Trans. R. Soc. Lond. 5, 936. [3] J. G. Juang, R. W. Lin, W. K. Liu, Comparison of classical control and intelligent control for a MIMO system, Applied Mathematics and Computation 05 778 79, 008. [] B.C. Kuo, Automatic Control Systems, sixth ed., Prentice-Hall, Englewood Cliffs, NJ, 995. [5] J.G. Ziegler, N.B. Nichols, Optimum settings for automatic controllers, Trans. ASME,759 768, 9. [6] M. S. Saad, M. Jamaluddin, I.Z.M. Darus, Implementation of PID Controller Tuning Using Differential Evolution and Genetic Algorithms, International Journal of Innovative Computing, Information and Control 9, 776-7779, 0. [7] M. R. Rani, H. Selamat, H. Zamzuri, Z. Ibrahim, Multi-Objective Optimization For PID Controller Tunning Using The Global Ranking Genetic Algorithm, International Journal of Innovative Computing, Information and Control 8, 69-8, 0. [8] M. Tokuda, T. Zamamoto, Self-Tuning PID Controller Based on Control Performance Evalutions, International Journal of Innovative Computing, Information and Control 6, 375-376, 00. [9] R. Sanchis, J. A. Romero and P. Balaguer, Tuning of PID controllers based on simplified single parameter optimisation, International Journal of Control 83, 785-798, 00. [0] Rihem Farkh, Kaouther Laabidi, and Mekki Ksouri, Computation of All Stabilizing PID Gain for Second-Order Delay System, Mathematical Problems in Engineering, Article ID 053, 7 pages, 009. [] Tan, N. and D. P. Atherton, Feedback Stabilization Using the Hermite Biehler Theorem, Proc. of the nd Int. Conf. on the Control of the Indisturial Processess, pp. 53-56, New Castle, UK, 999. [] Tan, N. and D. P. Atherton, Absolute Stability Problem of Systems with Parametric Uncertainties, European Control Conference, Karlsruhe, Germany, 999. [3] C. R. Madhuranthaka, J. Singh, A. Elkamel, H. Budman, Optimal PID controller parameters for first order and second order systems with time delay using a connectionist approach, Engineering Optimization, 95 303, 00. [] R. Sanchis, J. A. Romero and P. Balaguer, Tuning of PID controllers based on simplified single parameter optimisation, International Journal of Control 83, 785-798, 00. [5] C. C. Wong, S. A.Li, and H. Y. Wang, Hybrid Evolutionary Algortihm For PID Controller Design Of AVR system, Journal of the Chinese Institute of Engineers, 3, 5-6, 009. 5 80
Otomatik Kontrol Ulusal Toplantısı, TOK03, 6-8 Eylül 03, Malatya [6] C.C. Kao, C.W. Chuang, R.F Fung, The self-tuning PID control in a slider crank mechanism system by applying particle swarm optimization approach, Mechatronics 6, 53-5, 006. [7] Myke King, Process Control: A Practical Approach, Process Control: A Practical Approach, Wiley, 05-3,0. [8] Feedback Instruments Twin Rotor MIMO System Control Experiments 33-99S (For use with MATLAB R006bversion 7.3, 006) Control withinterval Gain and Phase Margins Assignment, IEEE [9] A. Ates, C. Yeroğlu, M. F. Talu, Gerçek Zamanlı TRMS için Geliştirilen YSA Algortiması, Otomatik Kontrol Ulusal Toplantısı, TOK, Niğde, 0. [0] A. Ateş, C. Yeroğlu, TRMS İçin Referans Modele Dayalı Optimal Kesir Dereceli PID Tasarımı, Otomatik Kontrol Ulusal Toplantısı, TOK, Niğde, 0. [] D. Valerio, Ninteger v..3 Fractional Control Toolbox for MATLAB, http://web.ist.utl.pt/~ duarte.vale (Son erişim tarihi 08.05.03) 6 8
Otomatik Kontrol Ulusal Toplantısı, TOK03, 6-8 Eylül 03, Malatya Hidrolik Bir Sistemin YSA ile Modellenmesi ve GA-PID ve PSO-PID ile Kontrolü Erdal Yılmaz, Vedat Topuz, A. Fevzi Baba 3 Uzaktan Eğitim Merkezi Okan Üniversitesi, İstanbul erdal.yilmaz@okan.edu.tr Teknik Bilimler Yüksekokulu Marmara Üniversitesi, İstanbul vtopuz@marmara.edu.tr 3 Teknoloji Fakültesi Marmara Üniversitesi, İstanbul fbaba@marmara.edu.tr Özetçe Bu çalışmada hidrolik eğitim seti üzerinde bulunan hidrolik motor kontrol sisteminin yapay sinir ağları ile modellenmesi yapılmıştır. Sistem modelinin ve sistemin kontrolü için kullanılan PID kontrolör parametrelerinin optimal değerlerinin bulunması için de genetik algoritma ve parçacık sürü optimizasyonu yöntemleri kullanılmıştır.. Giriş Literatürde hidrolik sistemlerin modellenmesi ve kontrolü üzerine yapılmış birçok çalışma bulunmaktadır. İstif ve Kutlu elektro hidrolik bir sistemin PD kontrolünü gerçekleştirdikleri çalışmada, PD kontrol parametrelerini Ziegler-Nichols (ZN) sürekli titreşim yöntemi ile hesaplamışlardır []. Bercan ve arkadaşlarının, yapmış olduğu çalışmada hidrolik konum kontrol sisteminin gerçeğe yakın benzetimi yapılmıştır. Çalışmada akışkanın sıkıştırılabilirliği özelliği dikkate alınarak sistem PD kontrol algoritması ile kontrol edilmiştir []. İstif ve arkadaşları, servovalf ve hidrolik motordan oluşan elektro hidrolik sistemi Bond-Graph ile modellemişler, konum kontrolünü PD kontrol ile gerçekleştirmişlerdir. PD kontrol katsayıları ve sistem parametreleri arasındaki ilişkileri irdeleyerek, sistemin dinamik davranışlarını gözlemlemiştir [3]. Şengirgin, servovalf ve hidrolik motordan oluşan hidrolik sistemin açısal hız denetimi incelenmiştir. Sistemin matematiksel modelini çıkarttıktan sonra Matlab Simulink kullanılarak benzetimi oluşturmuştur. Daha sonra sistemin değişik yükler altındaki dinamik davranışı ve P, PD ve PID denetimleri için en uygun denetim organı parametreleri ZN cevap ergisi yöntemi ile tespit etmiştir []. Çağrı, gerçek bir hidrolik asansör sisteminin hız kontrolü sağlanmıştır. Kontrol yöntemi olarak geleneksel PID, koşullandırılmış PID ve kayma kipli kontrolör tipleri birleşimleri kullanmıştır [5]. Katrancıoğlu ve arkadaşları hidrolik bir motorun hız kontrolünü bulanık mantık kontrolörü ile gerçekleştirmişlerdir [6]. Yapılan bu çalışmada, literatürde belirtilen çalışmalardan farklı olarak sistemin modeli Yapay Sinir Ağları (YSA) ile çıkartılmış, kontrol algoritması olan PID'in parametrelerine ait optimal değerleri Genetik Algoritma (GA) ve Parçacık Sürü Optimizasyonu (PSO) ile bulunmuştur.. Sistemin Yapısı.. Sistemin Çalışma Prensibi Sistemin hız kontrolü için bilgisayardan koşturulan yazılımdan veri toplama kartına RS3 portu üzerinden bir kontrol bilgisi gönderilir (), veri toplama kartındaki sayısal-analog dönüştürücü ile kontrol bilgisi analog bilgiye çevrilerek dönüştürücü karta verilir () [7]. Dönüştürücü karta gelen analog değer servo hidrolik valfin kontrol giriş değerleri olan 0-0 volt değerlerine çekilerek kontrol sinyaline dönüştürülüp servo hidrolik valfe verilir (3). Valf kendisine gelen kontrol sinyaline bağlı olarak hidrolik güç ünitesinden gelen basınçlı hidrolik yağın oranını ayarlayarak hidrolik motora iletir. Hidrolik motorun milinden hidrolik motorun kendisine gelen hidrolik yağ miktarına bağlı olarak bir hız üretir (). Hidrolik motorun miline bir kayış sistemi ile bağlı olan tako jeneratöre de hidrolik motorun milindeki hız aktarılır. Aktarılan bu hız sonucunda bir gerilim oluşur. Oluşan bu analog gerilim bilgisi dönüştürücü karta verilerek 0-5 volt aralığına çekilir (6). 0-5 volt aralığındaki bu analog bilgi veri toplama kartının analogsayısal dönüştürücü birimine verilerek sayısallaştırılır. Sayılaştırılan bu bilgi RS3 portu üzerinden bilgisayara verilir (7). Şekil de sistemin çalışma prensibi blok diyagram şeklinde gösterilmiştir. Şekil. Sistemin Çalışma Prensibi 8
Otomatik Kontrol Ulusal Toplantısı, TOK03, 6-8 Eylül 03, Malatya.. Sistemin Donanımsal Yapısı Çalışmada kullanılan sistem donanımsal olarak, servo hidrolik valf (), hidrolik motor (), veri toplama kartı (3), bilgisayar (), tako jeneratörü (5) ve hidrolik güç ünitesinden (6) oluşmaktadır. Sistemin donanımsal yapısı şekil de gösterilmiştir. bağlı olarak sistem öğrenilir ve sistemin dinamik modeli elde edilir. 3.. Sistemin YSA ile Modellenmesi Sistemin modellenmesinde Seri-Paralel İleri Tip modelleme kullanılmıştır. Bu tip modellemede m adet gecikmeli girişe karşılık n adet gecikmeli çıkış yanı sıra bir de model ve sistem çıkışı arasındaki hatanın bir öğrenme algoritmasından geçirilerek elde edilen üç veri kullanılır. Şekil 'te Seri-Paralel ileri tip modellemenin şeması verilmiştir [9]. Şekil. Sistemin Donanımsal Yapısı.3. Sistemin Açık Çevrim Cevabı Çalışmada kullanılan hidrolik sistemin davranışını belirlenmesi için sistemde bulunan servo hidrolik valfe -0 volt arasında voltluk değişimler ile kontrol sinyalleri uygulanarak sistemin açık çevrim cevabı elde edilmiştir. Şekil 3'te sistemin -0 volt arasındaki farklı kontrol sinyallerine karşılık vermiş olduğu açık çevrim cevapları bulunmaktadır. Şekil 3. Sistemin Açık Çevrim Cevapları Şekil 3 te görüldüğü gibi sistemin kontrol sinyallerine cevapları belirli bir gecikme ile olmuştur. Kontrol sinyali olarak verilen volt için sistemin cevabı diğer kontrol sinyallerine göre daha gecikmeli olarak başlamış ve salınım şeklinde devam etmiştir. Ayrıca kontrol sinyalinin değeri 7 volt ve üzeri durumlarda ise sistemin cevabı birbirine benzer şekilde olmuştur. 3. Sistemin Modellenmesi ve Kontrolü Klasik modellemede sistemin elemanları arasındaki bağlantı fiziksel kanunlara bağlı olarak ifade edilir [8]. Karmaşık sistemlerde bu işlemin gerçekleştirmesi oldukça zordur. Bunun yerine sistemden alınan veriler yardımı ile giriş-çıkış veri seti oluşturulur. Bu veri seti ile bir öğrenme algoritmasına Şekil. Seri-Paralel İleri Tip Modelleme Şeması Sistemin YSA ile modellenmesinde kullanılan veri setindeki verilerin %70 i YSA modelinin eğitilmesi, %5 modelin doğrulanması ve %5 i de modelin testi için kullanılmıştır. YSA modelinin eğitilmesi sırasında Levenberg-Marquardt eğitim algoritması ve performans olarak da sistem çıkışı ile model çıkışı arasındaki verilerin regresyon değeri kullanılmıştır. Tablo 'de de görüldüğü gibi YSA modelleri için farklı nöron sayısı ve geçmiş mod sayısı kullanılmıştır. Performans değeri ' en yakın olan model sistemin dinamik modeli olarak seçilmiştir [9]. Tablo. Farklı YSA Modelleri ve Sonuçları Model Parametreleri Performans Gizli Sistem Çıkışı - No Katmandaki Nöron Sayısı Geçmiş Mod Sayısı Model Çıkışı Regresyon 5 0.9933 5 5 0.99085 3 5 0 0.9858 0 0.99396 5 0 5 0.99036 6 0 0 0.9978 7 0 0.7797 8 0 5 0.9860 9 0 0 0.99767 0 30 0.66 30 5 0.9978 30 0 0.99768 3 30 0 0.99896 83
Otomatik Kontrol Ulusal Toplantısı, TOK03, 6-8 Eylül 03, Malatya Elde edilen model ile sistemin belirli kontrol sinyallerine karşılık vermiş oldukları açık çevrim cevapları şekil 5'te verilmiştir. Şekil 5. Belirli Basamak Girişler için Sistem ve Modelin Açık Çevrim Cevapları Şekil 5'te görüldüğü gibi model ve sistem belirli bir gecikme ile cevap vermiştir. Ayrıca modelin çıkışları sistemin çıkışlarından önce ve daha yüksek değerde olmuştur. Ardı ardına verilen faklı kontrol sinyalleri için sistemin ve modelin cevapları şekil 6'da verilmiştir. Şekil 6. Rastgele Verilen Kontrol Sinyalleri için Sistem ve Model Çıkışları Şekil 6'da model ve sistem 0.5 saniyelik periyotlarda değişmek koşuluyla ardı ardına verilen kontrol sinyallerine karşı vermiş oldukları açık çevrim cevapları verilmiştir. 8
Otomatik Kontrol Ulusal Toplantısı, TOK03, 6-8 Eylül 03, Malatya 3.. Kontrol Algoritması ve Parametrelerinin Optimal Değerlerinin Bulunması 3... Kontrol Algoritması Sistemin kontrolünde PID kontrol algoritması kullanılmıştır. PID kontrolörün basit yapısı ve kullanışlığı ile endüstriyel kontrol sistemlerinde halen yaygın olarak kullanılan geri beslemeli bir kontrol yöntemidir. [8]. Bir PID kontrolör ölçülü bir süreç içinde değişen ve istenilen ayar noktası ile arasındaki farkı olarak bir "hata" değerini hesaplar. Bu hata değerini belirli parametreler ile işleme tabi tutarak bir kontrol sinyali üretir. Şekil 7'de PID kontrolörün yapısı verilmiştir. Şekil 7. PID Kontrolörün Yapısı Şekil 7'de verilen PID algoritmasının ayrık zamandaki formülü () denklemdeki gibidir [8]. r k : k nıncı referans değeri, y k : k nıncı sistem çıkış değeridir. GA için tablo 'de verilen parametreler, PSO için tablo 3'te verilen parametreler kullanılmıştır [9]. Popülasyon Sonlandırma Kriteri Sınırlama Parametreleri Tablo. GA Parametreleri Parametre Değer Tipi Çift vektör Büyüklüğü 0 Jenerasyon 00 Başlangıç ceza 0 Ceza faktörü 00 Tablo 3. PSO Parametreleri Parçacık Parçacık Öğrenme İterasyon Sayısı Boyutu Faktörleri Sayısı 0 3 0 Şekil 8'de GA ve PSO'nun PID parametrelerini bulmasındaki akış şemaları verilmiştir. U ( z) E( z) Kp E( z) Ki E( z) Kd( z ) () z Ayrık zamanda verilen PID kontrolörün () fark denklemi ile yazılmış hali () denklemidir [0]. U [ E0*( Kp Ki Kd)] [ E*( Kp (* Kd))] ( E* Kd) () 3... Kontrolör Parametrelerinin Optimal Değerlerinin Bulunması PID kontrolörün parametreleri olan Kp, Ki ve Kd'nin optimal değerlerinin bulunması için genetik algoritma ve parçacık sürü optimizasyonu algoritmaları sistemin YSA ile elde edilen modeli üzerinde kullanılmıştır. Referans ve çıkışın GA ve PSO uygun hale getirilmesinde (3) denklemindeki uygunluk fonksiyonu kullanılmıştır [8]. Burada; k: örnek sayısı, n: toplam veri sayısı, n (rk yk ) k (3) n Şekil 8. GA ve PSO ile PID Parametrelerinin Bulunması Tablo 'te GA ve PSO ile optimal değerleri bulunan PID parametreleri verilmiştir. Tablo. GA ve PSO ile Bulunan PID Parametreleri PID K p K i K d GA 0.73 0.0557 0.6868 PSO 0.73 0.085-0.50. Deneysel Çalışmalar GA ve PSO ile bulunarak tablo te verilen PID kontrolör parametreleri ile kontrol edilen sistem ve modele farklı referans değerlerde basamak girişler uygulanarak elde edilen cevaplar şekil 9 ve şekil 0 da gösterilmektedir [9]. 85
Otomatik Kontrol Ulusal Toplantısı, TOK03, 6-8 Eylül 03, Malatya Şekil 9. Belirli Basamak Girişler için Sistemin GA-PID ve PSO-PID Cevapları Şekil 0. Belirli Basamak Girişler için Modelin GA-PID ve PSO-PID Cevapları Sistem ile model üzerinde GA-PID ve PSO-PID kontrolörler ile 6 rpm, 9 rpm ve 7 rpm değerlerindeki basamak girişler ile yapılan çalışmalarda yükselme zamanı, yerleşme zamanı, maksimum aşım, sistem ve model çıkışları ve kontrol sinyalleri arasındaki regresyon değeri tablo 5'te verilmiştir. 86
Otomatik Kontrol Ulusal Toplantısı, TOK03, 6-8 Eylül 03, Malatya Tablo 5. Belirli Referanslar için Sistem ve Modelin GA-PID ve PSO-PID Sonuçları Referans (rpm) 6 9 7 Yükselme Zamanı (sn) Yerleşme Zamanı (sn) Maksimum Aşım (%) Sistem ve Model Çıkışları Sistem ve Model Kontrol Sinyalleri Kontrolör Sistem Model Sistem Model Sistem Model Regresyon Regresyon GA-PID 0.0060 0.073 0.5 0.5.70 5.30 0.9950 0.90738 PSO-PID 0.057 0.003 0.67 0.7 7.7 5.77 0.99380 0.9508 GA-PID 0.0966 0.003 0.86 0.5 3.60 9. 0.99655 0.969 PSO-PID 0.068 0.0898 0.69 0.5 8.9.38 0.99666 0.965 GA-PID 0.09830 0.057 0.73 0.5 0.90 6.5 0.996 0.8 PSO-PID 0.068 0.35 0.75 0.7 6.35.5 0.9975 0.97 Şekil 9 ve şekil 0 dan yararlanılarak oluşturulan tablo 5 deki veriler incelendiğinde yükselme zamanı kriterine göre GA- PID kontrolörün PSO-PID kontrolörden daha iyi sonuç verdiği görülmektedir. Yerleşme zamanı kriterine göre kontrolörler arasında kıyaslama yapılabilecek bir istikrar bulunmamaktadır. Maksimum aşım kriterine göre PSO-PID kontrolörün GA-PID kontrolörden daha iyi sonuç verdiği görülmektedir. 5. Sonuçlar Bu çalışmada hidrolik eğitim setinin üzerinde bulunan hidrolik motorun sisteminin YSA ile dinamik modellenmesi çıkartılması, GA ve PSO kullanılarak sistemin kontrol algoritması olan PID in parametrelerinin optimal değerlerinin bulunması, elde edilen parametreler ile oluşturulan GA-PID ve PSO-PID ile sistem ve modelin farklı referanslarda çalıştırılarak karşılaştırılması verilmiştir. Hidrolik güç kaynağı, servo hidrolik valf ve hidrolik motordan oluşan sistemin modellenmesi için YSA kullanılmıştır. Sistemin YSA modeline önceki modlarının da eklenmesi için seri-paralel ileri tip modelleme yöntemi seçilmiştir. Sistem modelinin belirlenmesi için farklı nöron sayılarında ve farklı geçmiş mod sayılarından deneyler yapılmıştır. YSA ile elde edilen modellerden performans değeri 0.99896 olarak hesaplanan ve model parametreleri gizli katmandaki nöron sayısı 30, geçmiş mod sayısı 0 olan model sistemin YSA modeli olarak kullanılmıştır. Sistemin ve modeli kontrolü PID kontrolör ile sağlanmıştır. PID kontrolörün parametrelerinin optimal değerleri GA ve PSO yöntemleri ile bulunmuş ve tablo 'te verilmiştir. Bulunan bu değerler ile GA-PID ve PSO-PID kontrolörleri elde edilmiştir. Sistem ve model GA-PID ve PSO-PID ile farklı referans, 6 rpm, 9 rpm ve 7 rpm, değerlerinde çalıştırılarak bu deneylerin sonuçları yükselme zamanı, yerleşme zamanı, maksimum aşım, sistem ve model çıkışları ve kontrol sinyalleri arasındaki regresyon değeri kriterlerine göre değerlendirilmiştir. Yükselme zamanı kriterine göre, GA-PID hem sistem hem de modelde PSO-PID'e göre daha başarılı olmuştur. Yerleşme zamanı kriterine göre, GA-PID ve PSO-PID arasında istikrarlı bir kıyaslama söz konusu olmamıştır. Maksimum aşım ve kriterine göre PSO-PID kontrolörün GA-PID kontrolörden hem sistem hem de modelde daha iyi sonuç vermiştir. Sistem ve model çıkışları arasındaki regresyon değeri kriterine göre kontrolörler arasında bir kıyaslama yapılamamaktadır. Son kriter olan sistem ve model kontrol sinyallerine arasındaki regresyon değerine göre ise PSO-PID kontrolörün GA-PID kontrolörden daha iyi bir performans sergilediği görülmüştür. Kaynakça [] İstif, İ. ve Kutlu, K., "Elektro Hidrolik Bir Servosistemin PD Kontrolü", Ulusal Makine Teorisi Sempozyumu, Yıldız Teknik Üniversitesi, İstanbul, 509-56, 995. [] Bercan, M. R., Kuzucu, A. ve Kutlu, K., "Hidrolik Konum Kontrol Sistemlerinin Gerçeğe Yakın Benzetimi.", Tr. J. of Engineering and Environmental Sciences, TÜBİTAK,, 5-30, 998. [3] İstif, İ., Kutlu, K. ve Sağırlı, A., "Servovalf Kontrollü Bir Hidrolik Motor Sisteminin Modellenmesi Ve Konum Kontrolü", 0. Ulusal Makina Teorisi Sempozyumu, Selçuk Üniversitesi, 5-58, 00. [] Şengirgin, M., "Elektohidrolik Valf Denetimli Motor Sisteminde Açısal Hız Denetimi", III. Ulusal Hidrolik Pnömatik Kongresi Ve Sergisi, 39-399, 003. [5] Bahadır, Ç., "Servo Elektronik Valfler ile Hidrolik Asansörde Hız Kontrolü", Yüksek Lisans Tezi, İstanbul Teknik Üniversitesi, 008. [6] Katrancıoğlu, S., Yılmaz, E. ve Baba, A., F., "Trajectory Tracking Speed Control of Hydraulic Motor with Fuzzy Logic and PID Algorithms", The nd International Symposium on Computing in Science & Engineering (ISCSE), 0. [7] Katrancıoğlu, S., Savaş, K. ve Erdal, H., "A Modular And Low-Cost Data Acquisition Card Design With Multitasking Support", Procedia - Social and Behavioral Sciences,,, 566 570, 00. [8] Ünal, M., "PID Kontrolörün Karınca Kolonisi / Genetik Algoritma Tabanlı Optimizasyonu ve Gunt Rt 53 Basınç Prosesinin Kontrolü", Yüksek Lisans Tezi, Marmara Üniversitesi, Fen Bilimleri Enstitüsü, 008. [9] Yılmaz, E., "Hidrolik Bir Sistemin Yapay Sinir Ağları ile Modellenmesi ve Katsayıları Genetik ve Parçacık Sürü Optimizasyonu Algoritmaları ile Optimize Edilmiş PID ile Kontrolü", Yüksek Lisans Tezi, Marmara Üniversitesi, Fen Bilimleri Enstitüsü, 0. [0] Ünal, M., Erdal, H. ve Topuz, V., "Trajectory Tracking Performance Comparison Between Genetic Algorithm And Ant Colony Optimization For PID Controller Tuning On Pressure Process", Computer Application in Engineering Education, 00. 87
Otomatik Kontrol Ulusal Toplantısı, TOK03, 6-8 Eylül 03, Malatya CFOA İle Oransal Ağırlıklı PID Denetleyici Tasarımı Mehmet Sağbaş, Muhammet Koksal, Umut Engin Ayten 3 Elektrik-Elektronik Mühendisliği Bölümü Yeni Yuzyil Üniversitesi, Zeytinburnu, İstanbul sagbasm@gmail.com Elektrik-Elektronik Mühendisliği Bölümü Haliç Üniversitesi, Şişli, İstanbul muhammetkoksal@halic.edu.tr 3 Elektronik ve Hab. Mühendisliği Bölümü Yıldız Teknik Üniversitesi, Esenler, İstanbul ayten@yildiz.edu.tr Özetçe Bu çalışmada, ticari olarak üretilen aktif elemanlardan birisi olan geri beslemeli işlemsel kuvvetlendiricisi (Current Feedback Operational Amplifier, CFOA), iki tane direnç ve iki tane sığaç kullanılarak, Oransal-İntegral-Türev (Proportional- Integral-Derivative, PID) denetleyici tasarımı gerçekleştirilmiştir. Tasarlanan PID denetleyici devresi, yüksek empedans gerilim girişine ve düşük empedans gerilim çıkışına sahip olduğu için diğer gerilim modlu yapılarla ardışık olarak bağlanmaya uygundur. Ayrıca çalışmada akım geri beslemeli işlemsel kuvvetlendiricinin idealsizlik etkileri analiz edilmiş ve önerilen yapının çalışmasını kanıtlamak için gerekli benzetim çalışmaları PSPICE devre benzetim programı kullanılarak yapılmıştır. Anahtar Kelimeler: Akım taşıyıcılar, PID denetleyici, Akım geri beslemeli işlemsel kuvvetlendirici, PID, AD8.. Giriş PID denetleyici tasarımı, kontrol sistemleri alanında çok kullanılan ve ilgi gören bir yöntemdir. PID denetleyici tasarımı basit ve ucuz olup, PID parametrelerin ayarlanması kolaydır []. CFOA, ikinci nesil akım taşıyıcılar (Second Generation Current Conveyors, CCII, gerilim izleyicili akım farkı kuvvetlendiriciler (Current Differencing Buffered Amplifiers, CDBA, (Current Feedback Transconductance Amplifiers, CBTA gibi akım taşıyıcı ve akım taşıyıcı tabanlı aktif elemanlar kullanılarak, bağımlı kaynakların gerçekleştirilmesi, empedans dönüştürücüler, jiratörler, osilatörler, aktif filtreler gibi çeşitli aktif devre yapıları önerilmiştir [-0]; ayrıca PID denetleyici tasarımında da sıklıkla kullanılan kuvvetlendirici, türev alıcı, integral alıcı ve ağırlık toplayıcı gibi çeşitli analog hesaplama elemanları önerilmiştir. İşaret akış diyagramları (İAD) kullanılarak gerçekleştirilen analog PID denetleyici sentez işlemleri referans [.-.] de verilmiştir. Bu metot, verilen PID denetleyici transfer fonksiyonundan işaret akış diyagramının çizilmesi ve bu diyagramdan devrenin gerçekleştirilmesine dayanmaktadır. Bu sebepten dolayı kuvvetlendirici, integral alıcı, türev alıcı ve ağırlık toplayıcı devrelerine ihtiyaç vardır. Bu da önerilen devrelerde kullanılan aktif ve pasif eleman sayılarının çok fazla olmasını sağlamıştır. Ayrıca Yüce vd. sırasıyla, iki ve üç pozitif tip ikinci nesil akım taşıyıcı, ayrıca beş veya altı adet pasif eleman kullanarak PID denetleyici tasarlamışlardır [5,6]. 006 yılında Yüce ve Minaei, akım modlu iki-girişli iki-çıkışlı, pasif eleman seçimlerine göre PID denetleyici veya enstrümantasyon kuvvetlendirici olarak çalışabilen aktif devre yapısı önermişlerdir [7]. Yapıda sadece bir aktif eleman kullanılmış olmasına rağmen, kullanılan çift çıkışlı ikinci nesil akım taşıyıcı ticari olarak temin edilebilen bir aktif eleman değildir ve iki adet ticari olarak temin edilebilen CFOA kullanılarak gerçekleştirilebilmektedir. Ayrıca ters bant-geçiren filtre yapıları PID denetleyici olarak kullanılabilmelerine rağmen, literatürde önerilen yapılar iki ve daha fazla aktif elemandan oluşmaktadırlar [8-]. Bu çalışmada, ticari olarak temin edilebilen sadece bir aktif eleman (CFOA) kullanılarak PID denetleyici gerçeklemesi için yeni bir yöntem önerilmiştir. Önerilen devrede ayrıca iki direnç ve iki sığaç kullanılmakta olup düşük empedanslı gerilim çıkış özelliğine sahiptir. Önerilen PID denetleyici. Bölüm de verilmiş. 3. Bölüm de tasarım eşitlikleri tartışılmış,. Bölümde PSPICE benzetim sonuçları verilmiştir. 5. Bölümde elde edilen sonuçlar tartışılarak çalışma sonuçlandırılmıştır.. CFOA-tabanlı PID Denetleyici CFOA ticari olarak temin edilebilen tümleşik devre olup piyasada Analog Device AD8 olarak satılmaktadır. Şekil de blok diyagramı görülmekte olup uç denklemleri aşağıdaki gibidir [5]. i y =0, v x =v y, i z =±i x, v w =v z () İdeal durumda, CFOA nın giriş empedansları y ucunda sonsuz, x ucunda ise sıfırdır. Çıkış empedansları z ucunda sonsuz ve w ucunda sıfırdır. 88
Otomatik Kontrol Ulusal Toplantısı, TOK03, 6-8 Eylül 03, Malatya Bu denklemler, önerilen PID denetleyicinin üç kazanç parametresinin devredeki dört pasif elemanın (R, R, C, ve C ) değerlerinin uygun şekilde seçilmesi ile ayarlanabileceğini göstermektedir. Bu seçim sonraki bölümde ayrıntılı bir şekilde incelenecektir. Şekil : CFOA nin (AD8) blok diyagramı. Genel bir PID denetleyicinin transfer fonksiyonu aşağıdaki gibi yazılabilir [6]. V ( T( K V ( P KI K s D s. () Burada, V ( giriş gerilimi; V ( çıkış gerilimi; K P oransal kazanç sabiti, K I integral kazanç sabiti ve K D türev kazanç sabitidir. Önerilen gerilim modlu PID denetleyici devresi Şekil de görülmektedir ve sadece bir CFOA, iki direnç ve iki sığaç elemanı içermektedir. Önerilen devrenin transfer fonksiyonu aşağıda verilmiştir: V ( V ( s R RC C s( R C RC R C) (3) sr C Denklem (3) yeniden düzenlenirse, V V RC RC RC [ ] s () R C R C s şeklinde yazılabilir. Sonuç olarak PID denetleyicinin parametreleri aşağıdaki gibi bulunur. C R K P, (5a) C R K I, (5b) R C R C K D. (5c) 3. Tasarım Eşitliklerinin Bulunması PID denetleyici devresi için Denklem (5) te ifade edilen kazanç parametrelerine dayanarak, gerekli özellikleri tasarlamak için aşağıdaki tasarım metodu sırasıyla izlenebilir. Denklem. (5b,c) den, K C R D, ve C. (6a, b) R K I elde edilir. Bu denklemlerin Denklem (5a) da kullanılmasıyla Denklem (7) elde edilir. K R R P KDKI. (7) R R PID denetleyici tasarım gereksinimlerine göre, K D ve K I nin bağımsız olarak seçilebilen parametreler olduğunu farz edersek, K P nin minimum değeri aşağıdaki gibi hesaplanır; R x olarak seçilirse R K P (8a) KDKI x. (8b) x Denklem (8b) den K P nin minimum değeri x in aşağıdaki değeri için elde edilir x K D K I. (9) Sonuç olarak, K P nin minimum değeri Denklem (0) daki gibi bulunur. K pm KDKI. (0) Denklem (0) dan görüleceği gibi K P nin minimum değeri K D ve K I ye bağlıdır. Böylece önerilen metotta K P K K ) () ( D I olup, ağırlıklı olarak oransal denetim katsayısı öne çıkar. Denetleyici devresinin pasif bileşenleri ile ilgili PID kontrol parametrelerinin belirlenmesi işlemi için, aşağıdaki adımlar takip edilmelidir: Şekil : Önerilen PID denetleyici devresi. Denklem (8a) dan, R =xr () bulunur. Daha sonra Denklem (6a) dan C K D. (3) xr elde edilir. Denklem (8a) yeniden düzenlenirse Denklem () x cinsinden ikil biçimde şeklinde yazılabilir; 89
Otomatik Kontrol Ulusal Toplantısı, TOK03, 6-8 Eylül 03, Malatya x ( K ) x K K 0. () P Denklem () deki şart nedeniyle Denklem () ün daima iki reel kökü vardır. Bunlar, D I, ( KP ) ( KP ) KDKI. (5) x Sonuç olarak, Denklem () i sağlayan K P, K I, K D parametreleri için, pasif elemanlar ile ilgili tasarım parametreleri aşağıdaki adımlarla bulunabilir: i) Keyfi bir R seçilir, ii) Denklem (5) ten x hesaplanır, iii) Denklem () den R hesaplanır, iv) Denklem (3) ten C hesaplanır, v) Denklem (6b) den C hesaplanır.. İdeal Olmayan Durumda Analiz CFOA aktif elemanının idealsizlik etkileri göz alınırsa uç denklemleri aşağıdaki gibi yeniden yazılabilir. i y =0, v x =βv y, i z =αi x, v w =γv z (6) Burada, β=-ε β, γ=-ε γ ; ve α=-ε α, sırasıyla ideal olmayan gerilim ve akım kazançlarını göstermektedir. ε β, ε γ; ε α parametreleri sırasıyla gerilim ve akım izleyici hatalarını göstermekte olup düşük frekanslı uygulamalarda çok çok küçük (<<) kabul edilir. Yüksek frekans uygulamalarında aktif elemanın frekans bağımlılığı da göz önüne alınmalıdır. β=-ε v ve α=-ε i dir. ε v ( ε v <<) ve ε i ( ε i <<), sırasıyla gerilim ve akım izleyici hatalarını göstermektedir. Şekil 3 te CFOA aktif elemanının giriş ve çıkış empedanslarını göz önüne alan basit devre modeli görülmektedir. CFOA, ideal pozitif tip CCII (CCII+) ve birim kazançlı gerilim tampon devresinden oluşmaktadır. Şekildeki pasif elemanlar CFOA nın parazitik giriş ve çıkış empedans etkilerini modellemek için kullanılmıştır. Şekil 3 te görülen ve parazitik giriş ve çıkış empedansları olarak temsil edilen direnç, kapasite ve endüktans elemanlarının yanı sıra, CFOA aktif elemanının frekansa bağlı akım ve gerilim izleme kazançları da önerilen PID denetleyici devresinin ideal olmayan gerilim transfer fonksiyonu ve PID denetleyici parametrelerini etkilemektedir. Şekil 3 te görülen R y ve R z sırasıyla yüksek seviye giriş ve çıkış rezistansları, R x ve R w ise yine sırasıyla düşük seviye giriş ve çıkış rezistanslarıdır. C y, C x ; C z, sırasıyla giriş ve çıkış kapasitansları ve son olarakta L x, CFOA nın x giriş ucundan görülen endüktanstır. Bu parazitik elemanların AD8 tümdevresi için değerleri R y = 0 MΩ, R x = 50 Ω, R w = 5 Ω, R z = 3 MΩ, C y = pf, ve C z =.5 pf tır [5]. Denklem (6) daki idealsizlik etkileri düşük frekanslar için gözönününe alındığında, önerilen PID denetleyicisinin gerilim transfer fonksiyonu aşağıdaki gibi elde edilir; s R RC C s( R C RC V V ( ) sr C Denklem (7) yeniden düzenlenirse, R C) (7) Şekil 3: CFOA nın ideal olmayan modeli. V R C V ( ) R C R C RC s. (8) s Sonuç olarak PID denetleyicisinin parametreleri aşağıdaki gibi ifade edilir K P R C, (9a) ( ) R C K I, (9b) ( ) R C ( ) K D RC. (9c) Önerilen PID denetleyicinin ideal olmayan giriş (Z ) ve çıkış empedanları (Z ) aşağıdaki gibidir. Z R Z R y, w. (0) scy 5. Benzetim Sonuçları Şekil de verilen CFOA tabanlı PID denetleyici devresinin çalışması PSPICE devre benzetim programı kullanılarak denenmiştir. Bu benzetimlerde, ticari olarak temin edilebilen AD8 tümdevresi kullanılmış olup besleme gerilimleri V DD =- V SS = V alınmıştır [5]. Devredeki pasif devre elemanları R =R = kω, C =C = nf olarak seçilmiştir. Bu değerlere karşı düşen PID denetleyici parametreleri K p =, K I =5x0 5, K D =5x0-7 olarak hesaplanmıştır. Devrenin, PSPICE devre benzetim programı ile elde edilen kazanç frekans karakteristiği Şekil te görülmektedir. Şekilden görüleceği gibi teorik sonuçlar ile benzetim sonuçları geniş bir frekans bandı (00 Hz - 3 MHz) boyunca neredeyse aynı çıkmıştır. Teorik ve benzetim sonuçları arasındaki fark, AD8 tümleşik devresinin 0 MHz ten büyük frekanslar için idealsizlik etkilerinden kaynaklanmaktadır [5]. Düşük frekanslardaki fark ise Şekil 3 te görülen parazitik empedanslardan ve düşük frekanslardaki akım ve gerilim izleyici hatalarından kaynaklanmaktadır. 850
Otomatik Kontrol Ulusal Toplantısı, TOK03, 6-8 Eylül 03, Malatya Şekil : Seçilen parametreler için PID denetleyicinin frekans cevabı. Önerilen PID denetleyicinin zaman bölgesi davranışını göstermek için devrenin girişine tepe değeri V ve yükselme zamanı 00 ns olan birim basamak işareti uygulanmıştır. v çıkış ve v girişinin benzetim sonuçları Şekil 5 te verilmiştir. [0-00] ns zaman aralığında önerilen denetleyicinin oransal etkisi oldukça baskın çıkmıştır. 00. ns de Girişin türevi ani azalma gösterdiği için türev kontrol etkisiyle gerilim çıkışında ani düşüş meydana gelmiştir. Son olarak 00 ns den sonra giriş gerilimi sabit kalırken integral kontrolün etkisiyle çıkış gerilimi hemen hemen doğrusal olmuştur. Benzetimler giriş gerilimi V ve yükselme zamanı 0 ns olan birim basamak işareti için tekrarlanmış olup sonuçlar Şekil 6 da verilmiştir. Pasif devre elemanları R =R = kω, C =0 pf, C =0 nf olarak seçildiğinde ise PID denetleyicinin parametreleri K p.5, K I =5.0 ve K D =5.0-9 olarak hesaplanmıştır. Teorik ve benzetim sonuçlarının karşılaştırılması Şekil 7 de verilmiştir. Giriş ve çıkış empedansları AD8 ye bağlı olup 0 Hz 00 MHz frekans aralığında önerilen devrenin giriş empedansı. MΩ olarak ölçülmüştür. Çıkış empedansı, 0 Hz frekansında 5 Ω değerinde başlamış olup hemen hemen sabit olarak kalıp 0. MHz frekansında.33 Ω değerine ulaştığı görülmüştür. Ayrıca yapılan benzetimler göstermiştir ki önerilen devrenin toplam güç tüketimi 0.6 W tır. Önerilen devrede kullanılan CFOA nın gerçekleştirilmesinde AD8 yerine MOS transistorlar kullanılması durumunda yukarıda ölçülen değerler doğal olarak daha da iyileşecektir. Şekil 5: Uygulanan giriş gerilimine göre teorik ve benzetim çıkış gerilimleri (Yükselme Zamanı: 00 n. Şekil 6: Uygulanan giriş gerilimine göre teorik ve benzetim çıkış gerilimleri (Yükselme Zamanı: 0 n. Şekil 7: Seçilen parametreler için önerilen devrenin frekans cevabı. 6. Sonuçlar Bu çalışmada, sadece bir CFOA kullanılarak gerilim modlu PID denetleyici devresi sunulmuştur. CFOA ticari olarak temin edilebilen bir aktif eleman olup piyasada AD8 olarak bilinmektedir. Önerilen devrede ayrıca pasif eleman olarak iki direnç ve iki sığaç de kullanılmıştır. Çıkış empedansı düşük empedans özelliğinde olduğu için önerilen devre, tampon devresi kullanmaksızın diğer gerilim modlu yapılara ardışık olarak bağlanma özelliğine sahiptir. Yapılan PSPICE benzetimleri önerilen yapı için [0 Hz, 00 MHz] frekans aralığında tutarlı ve tatmin edici sonuçlar vermiştir. Bu frekans aralığı dışında kalan frekanslarda ise AD8 tümleşik devresinin idealsizlik etkilerinden dolayı tutarsızlıklar meydana gelmiştir. Önerilen PID denetleyicinin düşük güç ve yüksek frekans uygulamalarına uygun olmasına rağmen tek dezavantajı, oransal denetim katsayısının integral ve türev kazanç sabitleri tarafından belirlenen belirli bir düzeyin altına indirgenemez olmasıdır. Bu nedenle, önerilen devre baskın oransal PID denetleyici olarak adlandırılmıştır. Önerilen devrenin parametrelerinin çok kolay şekilde tasarlanması ve çoğu kontrol sistemlerinde oransal kontrolün baskın özellik göstermesi ve bu dezavantajı bertaraf etmektedir. Not: Bu bildirinin İngilizcesi uluslararası bir konferansta daha önce sunulmuştur [7]. 85
Otomatik Kontrol Ulusal Toplantısı, TOK03, 6-8 Eylül 03, Malatya Kaynakça [] S. Bennette, Development of the pid controller, IEEE Control Systems Mag. Cilt: 3, s:58 65, 993. [] A. M. Soliman, Generation of CCII and CFOA filters from passive RLC filters, Int. Journal of Electronics, Cilt: 85, s:93-3, 998. [3] S. Minaei, O. K. Sayin, H. Kuntman, A new CMOS electronically tunable current conveyor and its application to current-mode filters, IEEE Transactions on Circuits and Systems Part-I: Regular Papers, Cilt: 53, s:8 57, 006. [] E.Yuce, S.Minaei, Amodified CFOA and its applications to simulated inductors, capacitance multipliers, and analog filters, IEEE Transactions on Circuits and Systems Part-I: Regular Papers, Cilt: 55-, s:5 63, 008. [5] M. Koksal, U. E. Ayten, and M. Sagbas, Realization of new mutually coupled circuit using CC-CBTAs, Circuits, Systems and Signal Processing, Cilt: 3, no., s:35-6, 0. [6] W. Jaikla, M. Siripruchyanun, D. Biolek, and V. Biolkova, High output impedance current-mode multiphase sinusoidal oscillator employing current differencing transconductance amplifier based allpass filters, International Journal of Electronics, Cilt: 97, no. 7, s:8-86, 00. [7] M. Sagbas, Design of CDBA Based Active Polyphase Filter for Low-IF Receiver Applications, Turkish Journal of Electrical Engineering and Computer Sciences, Cilt: 9, no., s:565-57, 0. [8] M. Sagbas, U. E. Ayten, H. Sedef, and M. Köksal, Floating Immittance Function Simulator and Its Applications, Circuits Systems and Signal Processing, Cilt: 8, no., s:55-63, 009. [9] U. E. Ayten, M. Sagbas, N. Herencsar, J. Koton, Novel floating General Element Simulators Using CBTA, Radioengineering, Cilt:, no., s:-9, 0. [0] N. Herencsar, J. Koton, K. Vrba, A. Lahiri, U. E. Ayten, M. Sagbas, A new compact CMOS realization of sinusoidal oscillator using a single modified CBTA in Proceedings of the st International Conference Radioelektronika, Brno, Czech Republic, 0, s: -. [] C. Erdal, H. Kuntman, and S. Kafali, A current controlled conveyor based proportional-integralderivative (PID) controller, Istanbul University-Journal of Electrical & Electronics Engineering, Cilt:, no., s:3-8, 00. [] C. Erdal, A. Toker, and C. Acar, A new proportionalintegral-derivative (PID) controller realization by using current conveyors and calculating optimum parameter tolerances, Istanbul University-Journal of Electrical & Electronics Engineering, Cilt:, no., s:67-73, 00. [3] C. Erdal, A. Toker, and C. Acar, OTA-C Based Proportional-Integral-Derivative (PID) Controller and Calculating Optimum Parameter Tolerances, Turkish Journal of Electrical Engineering, Cilt: 9, no., s:89-98, 00 [] A. U. Keskin, Design of a PID controller circuit employing CDBAs, International Journal of Electrical Engineering Education, Cilt: 3, no., s:8 56, 006. [5] E. Yuce, S. Tokat, A. Kizilkaya, O. Cicekoglu, CCIIbased PID controllers employing grounded passive components, International Journal of Electronics and Communications, Cilt: 60, no. 5, s:399 03, 006. [6] E. Yuce, S. Tokat, S. Minaei, O. Cicekoglu, Lowcomponent-count insensitive current-mode and voltagemode PID, PI and PD controllers, Frequenz, Cilt: 60, no. 3-, s:9 33, 006. [7] E. Yuce, S. Minaei, New CCII-based versatile structure for realizing PID controller and instrumentation amplifier Current Backward Transconductance Amplifier, Microelectronics Journal, Cilt:, s:3 36, 00. [8] N. Herencsar, A. Lahiri, J. Koton, K. Vrba, Realizations of second-order inverse active filters using minimum passive components and DDCCs, in Proceedings of 33rd International Conference on Telecommunications and Signal Processing - TSP 00, Vienna, Austria, 00, s:38-. [9] S. S. Gupta, D. R. Bhaskar, R. Senani, New analogue inverse filters realized with current feedback op-amps, International Journal of Electronics, Cilt: 98, no. 8, s:03 3, 0. [0] S. S. Gupta, D. R. Bhaskar, R. Senani, A. K. Singh, Inverse active filters employing CFOAs, Electrical Engineering, Cilt: 9, s:3 6, 009. [] A. Leuciuc, Using nullors for realisation of inverse transfer functions and characteristics, Electronic Letters, Cilt: 33, s:99 95, 997. [] B. Chipipop, W. Surakampontorn, Realisation of current mode FTFN-based inverse filter, Electronic Letters, Cilt: 35, s:690 69, 999. [3] H. Y. Wang, C. T. Lee, Using nullors for realisation of current mode FTFN-based inverse filters, Electronic Letters, Cilt: 35, s:889 890, 999. [] M. T. Abuelma atti, Identification of cascadable currentmode filters and inverse-filters using single FTFN, Frequenz, Cilt: 5, s:, 999. [5] Analog Devices, Linear products data book, Norwood, Ma, 990. [6] B. C. Kuo, Automatic Control Systems, Prentice-Hall, Upper Saddle River, NJ, 997. [7] M. Sagbas, M. Koksal, and U. E. Ayten, Design of dominantly proportional pid controller using single commercially available active component, Proc. of TSP 03-36 th Int. Conf. on Telecommunications and Signal Processing, IEEE, Czechinvest, pp. 7-30, Rome, Italy, July -, 03. 85
Otomatik Kontrol Ulusal Toplantısı, TOK03, 6-8 Eylül 03, Malatya Kesir Dereceli PID Denetleyicisinin Elektronik Devre Tasarımı Özkan ATAN, Mustafa TÜRK, Remzi TUNTAŞ Elektronik Haberleşme Bölümü Yüzüncü Yıl Üniversitesi, Van oatan@yyu.edu.tr,rtu Elektrik Elektronik Mühendisliği Bölümü Fırat Üniversitesi, Elazığ mturk@firat.edu.tr Özetçe Bu çalışmada kesir dereceli PID (KDPID) denetleyicisi elektronik devre elemanlarıyla gerçekleştirilmiştir. Kesir dereceli sistemlerin analog olarak gerçekleştirilmesi için Crone yaklaşımı kullanılarak elde edilen transfer fonksiyonu, direnç ve kondansatör gibi pasif devre elemanları kullanılarak elde edilmiştir. Yine bu devre modelinden yola çıkarak, kesir dereceli bir kaotik lorenz sisteminin devre modeli oluşturulmuş ve bu kaotik devrelerin senkronizasyon denetimi yapılmıştır. Denetleyicinin katsayı ve derecelerinin belirlenmesi için bulanık parçacık sürü optimizasyon modeli kullanılmıştır. Elde edilen modelin uygulanabilir olduğu ve senkronizasyon denetiminde iyi sonuçlar verdiği gözlenmektedir.. Giriş Kesir dereceli (KD) sistemlerin 7yy dan beri bilinmesine rağmen, mühendislik alanında ilk uygulamaları yy ın başlarında gerçekleştirilmiştir []. KD sistemler; nonlineer sistemler, sinyal işleme, kontrol sistemleri gibi birçok alanda uygulamaları bulunmaktadır. KD sistemlerin üzerine yapılan araştırmalar; KD kaotik sistemler, kaotik senkronizasyon ve kaos denetimi ve KD denetleyici üzerinde yoğunlaşmaktadır. KD sistemlerin denetim sistemlerinde ki uygulamaları; kararlık, parametre belirlenmesi ve tasarımı gibi sıralanabilir [-7]. KD sistemlerin lineer olmayan devre modellemeleri ve gerçekleştirmeleri üzerine araştırmalar ise hala sürmektedir. Literatürde; KD kontrol sistemlerinin en yaygın türü KDPID ve KD kayan kip kontrol yöntemleridir [8-]. KDPID denetleyicide bulunan türev veya integral operatörünün tam sayı dışında herhangi bir reel sayı olması prensibine dayanır. Bu kontrol sistemleri klasik kontrol sistemleriyle karşılaştırıldığında daha dayanıklı denetim sağladığı literatürde ki birçok çalışmada görülmektedir []. KDPID denetleyicilerin en önemli dezavantajları ise denetleyici parametrelerinin belirlenmesi ve denetleyicilerin gerçekleştirilmesidir [7,3]. KDPID tipi denetleyiciler lineer olmayan sistemlerin denetiminde iyi sonuçlar vermektedir. Bu nedenle kaotik sistemlerin denetiminde de iyi sonuçlar vermesi beklenmektedir. Bu tür denetleyicileri gerçekleştirilmesi için çeşitli yaklaşımlar kullanılmaktadır. Bunlardan biride crone yaklaşımından faydalanarak gerçekleştirilen devre modelidir[-7]. Bu çalışmaların temelinde Ahmad ve Sprott [8] tarafından yapılan çalışma bulunmaktadır. Bu yaklaşımlardan yola çıkarak kaotik sistemler tasarlanabilmektedir ve KD kaotik devre modelleri oluşturulabilmektedir. Bu çalışmada KD sistem Matlab/Simulink modelleri oluşturulup iki kaotik sistem arasında senkronizasyon denetimi gerçekleştirilmiştir. Denetleyici olarak KDPID kullanılmıştır. Ayrıca KD devre modelinden yararlanılarak KD iki kaotik sistem oluşturulmuş ve bu sistemlerin senkronizasyon denetimi için yine KDPID denetleyicinin devre modeli gerçekleştirmiştir elde edilen sonuçlar karşılaştırılmıştır.. Kesir Dereceli Hesaplama Yöntemi ve Kesir Dereceli Denetleyiciler.. Kesir Dereceli Hesaplama Yöntemi 7yy. KD sistemlerin keşfinden sonra bu tür sistemlerin analizi üzerine birçok farklı çalışma yapılmaktadır. Bunları en yaygın bilinenleri; Grunwald Letnikov un Denklem () de verilen, ayrık sistemler için kullanılan yöntem ve Denklem de verilen sürekli sistemler için kullanılan Riemann Liouville yöntemdir. [( t a)/ h] ( k) D a t f ( t) Lim f ( x kh) h () ( ) h k0 ( k ) m d t f( ) D a t f () t ( ) ( ) ( ) d () m dt a m t Bir başka çözüm yöntemi ise Laplace dönüşüm yöntemidir. Laplace dönüşüm yönteminde başlangıç değeri sıfır kabul edildiğinde; d f () t L s F() s dt ( ) L I f ( t) s F( (3), R 853
Otomatik Kontrol Ulusal Toplantısı, TOK03, 6-8 Eylül 03, Malatya şeklinde bir eşitlik elde edilir. Burada s µ ve s λ şeklindeki ifadenin değeri, Crone yaklaşımıyla transfer fonksiyonuna dönüştürülür. s N za, s C a s pa, (a ) ( h ) N za, l l (a ) ( h ) N pa, l l burada C 0, ω h ve ω l aşağıda verildiği gibi seçilmelidir. 0 l h C0 0, (0,).. KDPID Denetleyicileri KDPID, KDPID denetleyicisinde bulunan türev ve integral operatörlerinin derecesi herhangi bir reel sayı olan KD denetleyicidir. Klasik PID denetleyicisi de aslında türev ve integral derecesi eşit olan bir KDPID denetleyicisidir. KDPID denetleyicisi Denklem (6) de verilen transfer fonksiyonuna sahiptir. G() s K p s Td s T i, R, 0 Burada K p oransal katsayı, T i integral sabiti, T d türev sabiti ve µ, λ sırasıyla türev ve integral sabitleridir. KDPID denetleyici için bu parametrelerin ayarlanması, denetleyicinin performansı için önemli bir rol oynamaktadır. Bu katsayılar belirlenmesi için çeşitli yöntemler vardır. Bu yöntemlerden bazıları akıllı sistemlere dayalı hesaplama yöntemidir ki bunlar başarılı sonuçlar verdiği daha önceki çalışmalarda açıkça gözlenmektedir[9]. 3. Kesir Dereceli Sistemlerin Devre Modeli ve Denetleyicilerin Gerçekleştirilmesi 3.. Kesir Dereceli Sistemlerin Devre Modeli KD sistemin devre modelini oluşturmak için KD türev ve integralin Laplace yöntemine göre elde edilen transfer fonksiyonundan yararlanılır. Literatürde bu alanda yapılan çeşitli modeller bulunmaktadır. Bunlardan biride Şekil de verilen, Wang ve Liu tarafından oluşturulan devre modelidir. () (5) (6) Şekil : Kesir dereceli devre modeli Örnek olarak derecesi 0.9 olan bir sistemin transfer fonksiyonu Denklem 7 da verilmiştir. Bu transfer fonksiyonundan yola çıkarak elde edilen KD devre modeli Şekil 3 de verilmiştir. Devre 3 direnç ve 3 kondansatörden oluşmaktadır. Direnç ve kondansatör sayısı transfer fonksiyonuna göre seçilir. 0.9 ( s 0.09)( s.5)( s 359.) s.6( s.9)( s5.) Şekil : Derecesi 0.5 olan bir türev alıcı devrenin yapısı 3.. Kesir Dereceli Denetleyicilerinin Devre Modeli KD denetleyiciyi elektronik olarak tasarımı için literatürdede [0-] kullanılan yöntemle denetleyici modeli tasarlanmıştır. Burada kondansatör ve direnç değerleri FAPSO yöntemine [9] göre optimize edilen denetleyici katsayı ve derecelerine göre seçilmiştir. Bu model Şekil 3 de gösterilmiştir. (7) Şekil 3: KD PID denetleyicisinin devre modeli 85