DÜZCE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ

Transkript

1 DÜZCE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BM206 SAYISAL ELEKTRONİK DERSİ LABORATUVAR DENEY RAPORU Deney Tarihi Rapor Teslim Tarihi DENEY FÖYÜ 1 Grup Adı Grup Üyeleri Bilgileri (Numara Ad Soyad)

2

3 DENEY 1-1 VEYA DEĞİL Kapı Devresi DENEYİN AMACI 1. VEYA DEĞİL kapıları ile diğer lojik kapıların nasıl gerçekleştirildiğini anlamak. GENEL BİLGİLER VEYA DEĞİL kapısının sembolü, Şekil 2-1 de gösterilmiştir. VEYA DEĞİL kapısının Boolean ifadesi dir; De Morgan teoremi ile ifadesi elde edilir. A=B iken, olur. B=0 iken, 0 olur. Bundan dolayı VEYA DEĞİL kapısı, DEĞİL, VEYA, VE, VE DEĞİL ve ÖZEL VEYA kapılarını gerçekleştirmek için kullanılabilir. Bununla birlikte, bu deneyde VEYA DEĞİL kapılarını değişik şekillerde bağlayarak, çeşitli lojik kapıları gerçekleştirmeye çalışılmayacaktır. Şekil 2-1 VEYA DEĞİL kapısının sembolü KULLANILACAK ELEMANLAR 1. KL Dijital Lojik Lab. 2. KL Modülü DENEYİN YAPILIŞI 1. Bu bölümde DEĞİL kapısı elde etmek için Şekil 2-2 (a) daki U1a kapısı kullanılacaktır. 2. A, B girişlerini, SW0, SW1 veri anahtarlarına ve F1 çıkışını L1 Lojik Göstergesine bağlayın. SW0="0" yapın, SW1="0" ve SW1="1" iken F1'in durumunu gözleyin. Devre DEĞİL kapısı gibi davranıyor mu? (Şekil 2-2(b) de olduğu gibi) 3. A ve B arasına bir bağlantı klipsi yerleştirin. A girişini SW0 anahtarına, F1 çıkışını ise L1 lojik göstergesine bağlayın. F1 çıkışını SW0= 0 ve SW0= 1 durumları için gözlemleyiniz. Devre DEĞİL kapısı gibi davranıyor mu? 2-3

4 Şekil 2-2 (a) Şekil 2-2 (b) DEĞİL VEYA kapısının DEĞİL kapısı olarak kullanılması 4. Bu bölümde Şekil 2-2 (c) nin sol tarafında gösterilen tamponu elde etmek için U1a U1c kapılarını kullanın. A~B; F1~A1 ve A1~B1 arasına bağlantı klipslerini yerleştirin. A girişini SW0 anahtarına, F3 çıkışını ise L1 lojik göstergesine bağlayın. F3 çıkışını SW0= 0 ve SW0= 1 durumları için gözlemleyin. Devre tampon gibi davranıyor mu? Şekil 2-2 (c) VEYA DEĞİL kapısının sürücü ve VEYA kapısı olarak kullanılması 5. Bu bölümde Şekil 2-2 (c) nin sağ tarafında gösterilen VEYA kapısını elde etmek için U1a ve U1c kapılarını kullanın. F1~A1 ve A1~B1 arasına bağlantı klipslerini yerleştirin. A, B girişlerini SW0, SW1 anahtarlarına, F3 çıkışını ise L1 lojik göstergesine bağlayın. Aşağıdaki giriş sırasını takip ederek çıkışları Tablo 2-1 e kaydedin. SW1(B) SW0(A) Tablo 2-1 F 2-4

5 6. Bağlantı klipslerini aşağıdaki şekle göre yerleştirin. Devre VE kapısı gibi davranacaktır. (1) A, D girişlerini SW0, SW1 anahtarlarına, F1, F2 çıkışlarını A1, B1 girişlerine, F3 çıkışını ise L1 lojik göstergesine bağlayın. (2) Aşağıda verilen giriş sırasını takip ederek çıkışları Tablo 2-2 ye kaydedin. SONUÇLAR SW1(D) SW0(A) F Tablo VEYA DEĞİL kapısı, hemen hemen tüm temel lojik kapıları gerçekleştirmek için kullanılabilir. 2. VEYA DEĞİL kapısını, değilleyici olarak kullanmanın iki yolu vardır. TTL kapılar, girişi topraklandığında daha yüksek akıma sahip olacağı için, eğer TTL VEYA DEĞİL kapısı değilleyici olarak kullanılacaksa, iki girişi birbirine bağlanmalıdır. HATA BENZETİMİ 1. U1a ve U1c kapıları tampon olarak kullanılırken çıkış sürekli yüksek seviyede kalmaktadır. Hata ne olabilir? 2. U1a ve U1c kapıları tampon olarak kullanılırken çıkış sürekli düşük seviyede kalmaktadır. Hata ne olabilir? 3. U1a, U1b ve U1c kapıları VE kapısı olarak kullanılırken F çıkışını sadece A girişi etkilemektedir. Hata ne olabilir? 2-5

6 ALIŞTIRMALAR 1. Çeşitli temel lojik kapıları CMOS VEYA kapılarıyla gerçekleyin. 2. VEYA DEĞİL kapısı, iki girişinden biri lojik 0 durumundayken DEĞİL kapısı gibi davranır. Kapının iki girişinden biri lojik 1 durumunda olursa ne olur? ÇOKTAN SEÇMELİ SORULAR ( ) 1. VEYA DEĞİL kapısının simgesi aşağıdakilerden hangisidir? ( ) 2. DEĞİL kapısının simgesi aşağıdakilerden hangisidir? ( ) 3. VEYA DEĞİL kapıları aşağıdakilerden hangisi olarak kullanılabilir? 1. İşlemsel yükselteç 2. Tampon 3. Dağıtıcı ( ) 4. Aşağıdaki kapının F çıkışı nedir? 1. A 2. A 3. 1 ( ) 5. Aşağıdaki kapının F çıkışı nedir? 1. A 2. A 3. 0 ( ) 6. Aşağıdaki kapının F çıkışı nedir? 1. A 2. A

7 DENEY 1-2 VE DEĞİL Kapı Devresi DENEYİN AMACI 1. VE DEĞİL kapıları ile diğer lojik kapıların nasıl gerçekleştirildiğini anlamak. GENEL BİLGİLER VE DEĞİL kapısının simgesi Şekil 2-4 te gösterilmiştir. VE DEĞİL kapısının Boolean ifadesi dir; De Morgan teoremi ile ifadesi elde edilir. A=B iken, olur. B=1 iken,.1 olur. VEYA DEĞİL kapıları gibi, VE DEĞİL kapıları da hemen hemen tüm temel lojik kapıları gerçekleştirmek için kullanılabilir. Bu deneyde VE DEĞİL kapılarını farklı şekillerde bağlayarak, çeşitli lojik kapılar gerçekleştirilmeye çalışılacaktır. KULLANILACAK ELEMANLAR 1. KL Dijital Lojik Lab 2. KL Modülü DENEYİN YAPILIŞI Şekil 2-4 VE DEĞİL kapısının sembolü 1. Bağlantı klipslerini Şekil 2-5 (a) ya göre yerleştirin. Bu bölümde Şekil 2-5 (b) nin sol tarafında gösterilen DEĞİL kapısını gerçeklemek için U2c ve U2d kapıları kullanılacaktır. Şekil 2-5 (a) 2-8

8 (b) VE DEĞİL kapısı ile gerçeklenmiş DEĞİL kapısı 1. A girişini, SW1 veri anahtarına ve F2 çıkışını L1 Lojik Göstergesine bağlayın. Çıkış durumlarını gözleyin ve kaydedin. SW1="0" iken, F2= SW1="1" iken, F2= Devre, DEĞİL kapısı gibi çalışıyor mu? 2. A ve A1 arasındaki klipsi kaldırın. Şekil 2-5 (b)'nin sağ yanında gösterilen DEĞİL kapısını gerçekleştirmek için, A1 girişini Vcc ("1") bağlayın. Diğer bağlantıları değiştirmeyin. Çıkış durumlarını gözleyin. SW1="0" iken, F2= SW1="1" iken, F2= Devre, DEĞİL kapısı gibi çalışıyor mu? 3. Şekil 2-6(a)'daki bağlantı diyagramı ve Şekil 2-6(b)'deki devreye göre gerekli bağlantıları yapın. A'yı SW1'e, A1'i SW2'ye ve F4'ü L1'e bağlayın. Devre VE kapısı gibi davranıyor mu (F=A x B)? Şekil 2-6 (a) 2-9

9 SW2(A1) SW1(A) F (b) Tablo Şekil 2-7 (b) deki devreyi kurmak için bağlantı klipslerini Şekil 2-7 (a) ya göre yerleştirin. A girişini SW1 ve D girişini SW2 anahtarlarına, F4 çıkışını ise L1 lojik göstergesine bağlayın. Aşağıda verilen giriş katarını takip ederek çıkışları Tablo 2-5 e kaydedin. Devre VEYA kapısı gibi davranıyor mu (F=A+B)? Şekil 2-7 (a) (b) VE DEĞİL kapılarıyla gerçeklenmiş VEYA kapısı SW2(D) SW1(A) Tablo 2-5 F4 2-10

10 SONUÇLAR 1. Temel lojik kapılar, VE DEĞİL kapıları kullanılarak gerçekleştirilebilir. 2. VE DEĞİL kapıları ile değilleyici gerçekleştirmek için iki yol vardır. TTL, yüksek durumda hemen hemen hiç akım çekmediği için, değilleyici gerçekleştirmek için VE DEĞİL kapıları kullanılıyorsa, boşta kalan giriş yüksek seviye potansiyele bağlanmalıdır. HATA BENZETİMİ 1. DEĞİL kapısı elde etmek için U2b kapısı kullanılırken F2 çıkışı sürekli düşük seviyede kalmaktadır. Hata ne olabilir? 2. U2b, U2c ve U2d kapıları, VEYA kapısı olarak kullanılırken F çıkışı sürekli yüksek seviyede kalmaktadır. Hata ne olabilir? ALIŞTIRMALAR 1. Çeşitli temel lojik kapıları CMOS VE DEĞİL kapılarıyla gerçekleyin. 2. VE DEĞİL kapısı, iki girişinden biri lojik 1 durumundayken DEĞİL kapısı gibi davranır. Kapının iki girişinden biri lojik 0 durumunda olursa ne olur? ÇOKTAN SEÇMELİ SORULAR ( ) 1. VE DEĞİL kapısının F çıkışı aşağıdakilerden hangisine eşittir? 1. A+B 2. AB 3. A B ( ) 2. Aşağıdaki kapılardan hangisi DEĞİL kapısı elde etmek için kullanılabilir? ( ) 3. aşağıdakilerden hangisine eşdeğerdir? 2-11

11 ( ) 4. aşağıdakilerden hangisine eşdeğerdir? ( ) 5. Aşağıdaki kapılardan hangisi VEYA DEĞİL kapısı elde etmek için kullanılabilir? ( ) 6. Aşağıdakilerden hangisi sürücüdür? ( ) 7. Aşağıdakilerden hangisi VEYA DEĞİL kapısıdır? 2-12

12 DENEY 1-3 ÖZEL VEYA Kapı Devresi DENEYİN AMACI 1. ÖZEL VEYA kapısının karakteristiklerini anlamak. GENEL BİLGİLER ÖZEL VEYA kapısının sembolü Şekil 2-8 de gösterilmiştir. F çıkışı, ifadesine eşittir. Şekil 2-9 (a) ve (b)'de gösterildiği gibi, ÖZEL VEYA kapıları, DEĞİL, VEYA, VE, VEYA DEĞİL ya da VE DEĞİL kapıları kullanılarak veya dört adet VE DEĞİL kapısı kullanılarak gerçekleştirilebilir. Şekil 2-8 ÖZEL VEYA kapısının sembolü (a) Temel kapılar ile oluşturulmuş (b) VE DEĞİL kapıları ile oluşturulmuş Şekil 2-9 ÖZEL VEYA kapısı devreleri olduğu için, B=0 iken, olur ve devre tampon gibi davranır. B=1 iken, olur ve devre değilleyici gibi davranır. Diğer bir deyişle, ÖZEL VEYA kapısının giriş durumu, kapının tampon ya da değilleyici gibi davranacağını belirler. Bu deneyde, ÖZEL VEYA kapıları gerçekleştirmek ve giriş ve çıkışlar arasındaki ilişkiyi incelemek için temel lojik kapılar kullanılacaktır. KULLANILACAK ELEMANLAR 1. KL Dijital Lojik Lab. 2. KL Modülü DENEYİN YAPILIŞI A. VE DEĞİL Kapıları ile ÖZEL VEYA Kapısı Gerçekleştirilmesi (Modül KL Blok b) 1. Şekil 2-10 (b) deki devreyi kurmak için bağlantı klipslerini Şekil 2-10 (a) ya göre yerleştirin. A'yı SW1'e, D'yi SW2'ye, F1'i L1'e, F2'yi L2'ye, F3'ü L3'e ve F4'ü L4'e bağlayın. 2-13

13 Şekil 2-10 (a) (b) eşdeğer devre 2. A ve D girişleri için giriş sırasını takip ederek çıkışları Tablo 2-6 ya kaydedin. INPUT OUTPUT D A F1 F2 F3 F Tablo F1, F2, F3, F4, çıkışlarının Boolean ifadelerini belirleyin. 2-14

14 B. Temel Kapılar ile ÖZEL VEYA Kapısı Gerçekleştirilmesi (Modül KL blok c) 1. Şekil 2-11 (b) deki devreyi kurmak için bağlantı klipslerini Şekil 2-11 (a) ya göre yerleştirin. 2. A girişini SW1 ve B girişini SW2'ye, F1, F2, F3 çıkışlarını ise L1, L2 ve L3'e bağlayın. Şekil 2-11 (a) (b) eşdeğer devre 3. A ve B girişleri için giriş katarını takip ederek çıkışları Tablo 2-7 ya kaydedin. INPUT OUTPUT SW2(B) SW1(A) F1 F2 F Tablo

15 SONUÇLAR 1. ÖZEL VEYA kapısı, temel lojik kapılarla ya da 4 adet VE DEĞİL kapısıyla gerçekleştirilebilir. Bununla birlikte, 4 adet VE DEĞİL kapısı kullanmak daha basittir. 2. ÖZEL VEYA kapısı, çıkışına bir DEĞİL kapısı eklenerek, ÖZEL VEYA DEĞİL (XNOR) kapısına dönüştürülebilir. HATA BENZETİMİ 1. 4 adet VE DEĞİL kapısı ile ÖZEL VEYA kapısı gerçeklenmişse ve çıkış F=D ise sorun ne olabilir? 2. Temel lojik kapılarla gerçeklenmiş bir ÖZEL VEYA kapısının F3 çıkışının sürekli yüksek seviyede kalmasının sebebi ne olabilir? ALIŞTIRMALAR 1. Yalnızca bir adet VEYA DEĞİL kapısı kullanarak ÖZEL VEYA kapısı gerçeklenebilir mi? Devre şemasını çizin ve devreyi kurarak çözümünüzün doğruluğunu ispat edin. 2. ÖZEL VEYA kapısının girişlerinden biri lojik 1 durumundaysa kapının F çıkışı ne olur? 2-16

16 ÇOKTAN SEÇMELİ SORULAR ( ) 1. Aşağıdakilerden hangisi YA DA kapısının simgesidir? ( ) 2. Aşağıdakilerden hangisinin 4 tanesi ile ÖZEL VEYA kapısı gerçeklenebilir? 1. VEYA kapısı 2. DEĞİL kapısı 3. VE DEĞİL kapısı. ( ) 3. Aşağıdaki kapılardan hangisi YA DA kapısı elde etmek için kullanılabilir? 1. VEYA kapısı 2. DEĞİL kapısı 3. VE kapısı. ( ) 4. Şekildeki kapının F çıkışının lojik ifadesi aşağıdakilerden hangisidir? 1. A + B 2. A 3. +AB ( ) 5. ÖZEL VEYA kapısının F çıkışının lojik ifadesi aşağıdakilerden hangisidir? 1. A + B 2. AB+ 3. +AB 2-17

17 DENEY 1-4 VE-VEYA-DEĞİL (AOI) Kapı Devreleri DENEYİN AMACI 1. Birleşik lojiğin temel prensibini anlamak. GENEL BİLGİLER VE-VEYA-DEĞİL (AOI) kapısı, iki VE kapısı, bir VEYA kapısı ve bir DEĞİL kapısından oluşur. AOI nın sembolü Şekil 2-12 de gösterilmiştir. F çıkışı için Boolean ifadesi: F AB CD (1) De Morgan teoremi uygulanırsa: Şekil 2-12 AOI kapısı F (A B) (C D) (2) Denklem (1) aynı zamanda Çarpımlar Toplamı olarak ifade edilir. Denklem (2) aynı zamanda Toplamlar Çarpımı olarak ifade edilir. Temel olarak, AOI kapısı bir Çarpımlar Toplamı lojik kombinasyonudur. KULLANILACAK ELEMANLAR 1. KL Dijital Lojik Lab. 2. KL Modülü DENEYİN YAPILIŞI 1. Şekil 2-13(a) da gösterilen KL Modülünün c bloğundaki U3a, U3b, U3c, U4c kapılarını kullanarak Şekil 2-13(b) deki AOI kapısını gerçekleyin. Şekil 2-13(c) de U3a, U3b, U3c kapılarını VEYA kapısı olarak kullanan eşdeğer AOI devresi gösterilmiştir. 2-19

18 (a) (b) gerçek devre (c) eşdeğer devre Şekil 2-13 AOI devresi 2. A, A1, B ve B1 girişlerini sırasıyla SW0, SW1, SW2 ve SW3 veri anahtarlarına bağlayın. F3, F4 çıkışlarını ise L1, L2 lojik göstergelerine bağlayın. 3. B B1 değerini lojik 0 olarak ayarlayın. A ve A1 için verilen giriş katarını takip ederek çıkışları kaydedin. 2-20

19 A1 A F3 F Tablo 2-8 F3 çıkışı, girişleri A ve A1 olan bir VE kapısı çıkışı gibi davranıyor mu (F3=A A1)? 4. B B1 0 iken F3 çıkışı, girişleri A ve A1 olan bir VE kapısı çıkışı gibi davranıyor mu (F3=A A1)? 5. A=A1=0 iken, Tablo 2-9 da B, B1 için verilen giriş katarını takip ederek çıkışları kaydedin. B1 B F3 F Tablo 2-9 F3 çıkışı, girişleri B ve B1 olan bir VE kapısı çıkışı gibi davranıyor mu (F3=A A1)? 6. A A1 0 iken F3 çıkışı, girişleri A ve A1 olan bir VE kapısı çıkışı gibi davranıyor mu (F3=A A1)? 7. F3 çıkışı, A A1+B B1 ifadesine eşit mi? 2-21

20 SONUÇLAR 1. AOI kapısı, iki VE kapısı ve bir VEYA DEĞİL kapısı kullanılarak gerçekleştirilebilir. 2. Aşağıdaki TTL tümdevreler AOI işlevine sahiptir: 7450, 7451, 7453, 7454, 7460, 7464 ve Bunların bazıları iki girişli, bazıları ise çok girişli VEYA kapılarıdır. Bazıları da, lojik kombinasyonları mümkün kılmak için, çoğaltılmış giriş uçlarına ya da açık çıkış kapılarına sahiptir. HATA BENZETİMİ 1. F4 çıkışı, A, A1, B, B1 girişlerinin durumları ne olursa olsun düşük seviyede kalmaktadır. Hata ne olabilir? ALIŞTIRMALAR 1. CMOS temel lojik kapılarıyla bir A-O-I kapısı gerçekleyiniz. 2. Lojik fonksiyonu F (A B) (C D) olan bir Toplamların Çarpımı devresi kurunuz. 3. Bir A-O-I kapısının çıkışı AB CD dir. C A ve D B iken kapının çıkışı ne olur? ÇOKTAN SEÇMELİ SORULAR ( ) 1. A-O-I kapısındaki A neyi temsil eder? 1. VE 2. VE DEĞİL 3. AN ( ) 2. A-O-I kapısının çıkışı aşağıdakilerden hangisidir? 1. AB CD 2. (A+B) (C+D) 3. ABCD ( ) 3. Çarpımların Toplamı nasıl ifade edilir? 1. AB+CD 2. (A+B) (C+D) 3. ABCD 2-22

21 ( ) 4. Çarpımların Toplamı ifadesinin kısaltması aşağıdakilerden hangisidir? 1. POS 2. SOP 3. PSO ( ) 5. Toplamların Çarpımı ifadesinin kısaltması aşağıdakilerden hangisidir? 1. POS 2. SOP 3. PSO ( ) 6. AOI temelde bir: 1. POS kapısıdır 2. SOP kapısıdır 3. Hem POS hem SOP kapısıdır ( ) 7. F çıkışı AB CD olan bir A-O-I kapısı için C A ve D B ise bu kapı aşağıdakilerden hangisinin eşdeğeridir? 1. VEYA kapısıdır 2. YA DA kapısıdır 3. VE DEĞİL kapısıdır ( ) 8. A-O-I kapısındaki A neyi temsil eder? 1. ON 2. VEYA 3. OF 2-23

22

23 DÜZCE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BM206 SAYISAL ELEKTRONİK DERSİ LABORATUVAR DENEY RAPORU Deney Tarihi Rapor Teslim Tarihi DENEY FÖYÜ 2 Grup Adı Grup Üyeleri Bilgileri (Numara Ad Soyad)

24

25 DENEY 2-1 Yarım Toplayıcı ve Tam Toplayıcı Devresi DENEYİN AMACI 1. Aritmetik birimdeki yarım ve tam toplayıcıların karakteristiklerini anlamak. GENEL BİLGİLER Toplama devreleri, Yarım Toplayıcı (YT) ve Tam Toplayıcı (TT) olarak ikiye ayrılır. Yarım toplayıcılar, 2 li toplama kurallarını takip eder ve sadece 1 bitin toplanmasını dikkate alır. Toplama sonucunda bir elde ve bir toplam elde edilir. 2 li toplamada, iki sayının toplamı 1 den büyükse elde meydana gelir. Aşağıdaki yarım toplayıcı ile yapılan 2 li toplama işlemlerini inceleyin. 1 ile 1 toplandığında, toplam 0 ve elde 1 olur. Yarım-toplayıcının toplama işlemi, 1-bitlik sayılarla sınırlıdır. Tam toplayıcı, 2-bitten daha uzun sayılar için toplama işlemi gerçekleştirebilir. Aşağıda gösterilen tam toplayıcı işlemlerini inceleyin. Tam toplayıcı, iki adet yarım toplayıcı kullanılarak gerçekleştirilebilir. Şekil 2-37 (a) ve (b) de, yarım ve tam toplayıcıların devreleri ve sembolleri gösterilmiştir. (a) Yarım Toplayıcı (b) Tam Toplayıcı Şekil 2-37 Yarım toplayıcı/tam toplayıcı 2-50

26 2 bitten daha uzun sayıları toplarken, toplamları eşzamanlı olarak üretmek için, Şekil 2-38'de gösterilen bağlantı yada Paralel Giriş kullanılmalıdır. Bununla birlikte, bir sonraki toplayıcının çıkışı ancak, bir önceki toplayıcının eldesi belli olduktan sonra kesin olarak belirlenebilir. Örneğin Şekil 2-38 de, FA1 in eldesi belli olmadıkça, FA2 nin toplam sonucu kesin olarak belirlenemez. Şekil 2-38 FA1, A1 ile B1 i topladığı zaman, S1 toplamı ve C1 eldesi elde edilir. Bu elde FA2 tarafından A2 ve B2 ye eklenerek yeni bir S2 toplamı ve C2 eldesi üretilir. Şekil deki durumda, dört toplayıcının toplam sonucu aynı anda belirlenemez ve toplama işlemi gecikmeye uğrar. Bu gecikme, Look-Ahead (Öngörülü) toplayıcı kullanılarak ortadan kaldırılabilir. Look-Ahead toplayıcılar, bir sonraki toplama işlemini gerçekleştirmek için bir önceki toplayıcıyı beklemek zorunda değildir ve böylece zamandan kazanılır. Boolean ifadesi aşağıdaki gibidir: Pi = Ai Bi Gi = Ai x Bi Çıkış ve elde aşağıdaki gibi ifade edilebilir: Si = Pi Ci Ci+1 = Gi + PiCi Gi, "Elde Üreteci" olarak adlandırılır. Ai ve Bi 1 iken, Gi 1 dir ve elde girişinden bağımsızdır. Pi, Elde Taşıyıcı olarak adlandırılır ve Ci ile Ci+1 arasındaki elde iletir. Eğer her adımın elde fonksiyonunda, bir önceki elde C1 yerine konulursa: C2 = G1 + P1 C1 C3 = G2 + P2 C2 = G2 + P2 G1 + P2 P1 C1 C4 = G3 + P3 C3 = G3 + P3 P2 G1 + P3 P2 P1 C1 2-51

27 Şekil 2-39 da, öngörülü elde üretecinin elde devresi gösterilmiştir tümdevresi, bir TTL öngörülü elde üretecidir. Şekil li toplayıcılar, BCD toplayıcılara dönüştürülebilir. 4 bitlik en büyük BCD sayı 9 ve en büyük 4-bitlik ikili sayı, 15 sayısına eşdeğer olduğu için, ikili toplayıcılar ile BCD toplayıcılar arasında 6 sayılık bir fark vardır. İkili toplayıcılar, BCD sayıları toplamak için kullanıldıklarında, aşağıdaki koşullar altında sonuca 6 sayısı eklenmelidir: 1. Elde varken 2. Toplam 9 dan büyükken Eğer ağırlık sırası S8, S4, S2, S1 ise ve toplam 9 dan büyükse, sonuç S8xS4 + S8xS2 dir. Eğer elde (CY) oluşmuşsa, sonuca 6 sayısı eklenmelidir: Cn=CY + S8xS4 + S8xS2 2-52

28 Şekil 2-40 da, BCD toplayıcı devresi gösterilmiştir. Şekil 2-40 KULLANILACAK ELEMANLAR 1. KL Dijital Lojik Lab 2. KL Modülü DENEYİN YAPILIŞI A. Temel Lojik Kapılar ile Yarım Toplayıcı Gerçekleştirilmesi 1. Bağlantı klipslerini Şekil 2-41 e göre yerleştirin. Şekil 2-42 deki yarım toplayıcı devresini kurmak için U2a ve U3a kapıları kullanılacaktır. Vcc yi +5V a bağlayın. Şekil

29 2. A ve B girişlerini SW0, SW1 veri anahtarlarına, F1, F2 çıkışlarını L1, L2 lojik göstergelerine bağlayın. A ve B girişleri için Tablo 2-16 da verilen giriş sırasını takip ederek çıkış durumlarını kaydedin. Hangi çıkışın toplam, hangi çıkışın elde çıkışı olduğunu belirleyin. Şekil 2-42 Tablo Şekil 2-43 (b) deki tam toplayıcıyı kurmak için devreyi Şekil 2-43 (a) ya göre tekrar düzenleyin. A, B, C girişlerini SW1, SW2, SW3 veri anahtarlarına bağlayın. A ve B toplananlar, C ise önceki elde girişleridir. F3, F5 çıkışlarını L1, L2 lojik göstergelerine bağlayın. Tablo 2-17 de verilen giriş sırasını takip ederek çıkış durumlarını kaydedin. Hangi çıkışın toplam, hangi çıkışın elde çıkışı olduğunu belirleyin. OUTPUT OUT SW3(C) SW2(B) SW1(A) F3 F Tablo

30 (a) (b) Şekil 2-43 Tam Toplayıcı Devresi (b) Tümdevre ile Tam Toplayıcı Gerçekleştirmesi 1. KL modülünün b bloğundaki U5 tümdevresi 4-bitlik toplayıcı olarak kullanılacaktır. Y5 girişini 0 değerine getirerek Y0~Y3 girişlerine bağlanmış olan U6a~U6d ÖZEL VEYA kapılarının tampon gibi davranmalarını sağlayın. X0~X3 ve Y0~Y3 girişlerini sırasıyla DIP2.0~2.3 ve DIP1.0~1.3 lojik anahtarlara bağlayın. F1, Σ0, Σ1, Σ2, Σ3 çıkışlarını ise L1~L5 lojik göstergelerine bağlayın. Tablo 2-18 de verilen giriş sırasını takip ederek F1 ve Σ için çıkış durumlarını 16 tabanına göre kaydedin. X = X3 X2 X1 X0 Y = Y3 Y2 Y1 Y0 =

31 Şekil 2-44 INPUT OUTPUT Y X Σ F1(CARRY) F F A B C E F F Tablo

32 (c) BCD Kod Toplayıcı Devresi 1. Şekil 2-46 da gösterilen devre BCD kodunda toplayıcı olarak görev yapar. Şekil X0~X3 ve Y0~Y3 girişlerini sırasıyla DIP1.0~1.3 ve DIP2.0~2.3 lojik anahtarlara bağlayın. Şekil 2-47 de eşdeğer devre gösterilmiştir. 2-60

33 Şekil 2-47 U5 ve U9 tümdevreleri bitlik look-ahead (Öngörülü) toplayıcılardır. U5 tümdevresinin F8~F11 çıkışlarını 7 kollu göstergelerden birinin girişlerine bağlayın. F8~F11 çıkışlarını aynı zamanda L1~L4 lojik göstergelerine, F1, F2 çıkışlarını ise L5, L6 lojik göstergelerine bağlayın. F4~F7 çıkışlarını diğer 7 kollu göstergeye bağlayın. F8~F11 çıkışlarını aynı zamanda L1~L4 lojik göstergelerine de bağlayın. 3. F8~F11 çıkışları, X0~X3 ve Y0~Y3 girişlerinin toplamı, F1 ise eldedir. X0~X3 ve Y0~Y3 girişleri için Tablo 2-20 de verilen giriş sırasını takip ederek çıkış durumlarını kaydedin. 2-61

34 GİRİŞ ÇIKIŞ(U5) SON(U9) X3 X2 X1 X0 Y3 Y2 Y1 Y0 F1 F11 F10 F9 F8 F2 F3 F7 F6 F5 F Tablo X0~X3 ve Y0~Y3 girişlerini çevirmeli anahtarlara, F7~F4 çıkışlarını 7 kollu göstergeye bağlayın. Girişleri gelişigüzel seçerek çıkışları gözlemleyin. SONUÇLAR 1. Toplayıcılar tam-toplayıcı ve yarım-toplayıcı olarak sınıflandırılırlar tabanında toplayıcılar BCD kodunda toplayıcılara dönüştürülebilirler 3. look-ahead (Öngörülü) toplama devresinin devre yapısı oldukça karmaşıktır. Çok yüksek hızlara gereksinim duyulmadığı sürece pek kullanılmazlar. HATA BENZETİMİ 1. Bir tam-toplayıcı için F1 çıkışı sürekli lojik 1 seviyesinde kalıyorsa hata ne olabilir? 2. BCD kodunda toplama işleminde F1=1 iken F2 1 olmaktadır. Hata ne olabilir? 2-62

35 ÇOKTAN SEÇMELİ SORULAR ( ) 1. Bir adet ÖZEL VEYA ve bir adet VE kapısıyla aşağıdakilerden hangisi gerçeklenebilir? 1. Tam çıkarma devresi 2. Yarım toplayıcı 3. Tam toplayıcı ( ) 2. T.T. neyin kısaltmasıdır? 1. Yarım çıkarma devresi 2. Tam toplayıcı 3. Tam çıkarma devresi ( ) 3. 2 tabanında toplama işlemini BCD kodunda toplamaya dönüştürmek için yapılan düzenleme nedir? 1. 6 eklemek 2. 6 çıkarmak 3. 9 çıkarmak ( ) 4. Bir yarım-toplayıcı için S= A C=A B ise S toplamı aşağıdakilerden hangisi olarak ifade edilir? 1. S AB AB 2. S AB AB 3. S AB AB ( ) 5. Bir tam-toplayıcı için A, B ve önceki elde değerleri 1 ise toplam (S) ve elde (C) değerleri ne olur? 1. C = 1, S =1 2. C = 0, S =1 3. C = 1, S =0 ( ) 6. Aşağıdaki denklemlerden hangisi A, B girişleri, S toplamı ve C eldesi için doğrudur? 1. S A B,C A B 2. S A B,C A B 3. S A B,C A B 2-63

36 ( ) 7. Aşağıdakilerden hangisi BCD kodunda toplama için doğrudur? 1. 2 tabanında toplama işlemi kullanılarak gerçekleştirilemez tabanında toplama işlemi kullanılarak gerçekleştirilebilir ancak birtakım düzenlemeler yapılmalıdır. 3. Yeni bir 10 tabanında toplama devresi tasarlanmalıdır 2-64

37 DENEY 2-2 Yarım Çıkarıcı ve Tam Çıkarıcı Devresi DENEYİN AMACI 1. Tümleyen teorisini ve çıkarıcı devre yapılarını anlamak. GENEL BİLGİLER Yarım çıkarıcı ve tam çıkarıcı devreleri, lojik kapıların doğruluk tabloları ve Boolean ifadeleri ya da Karnaugh diyagramlarına bakılarak gerçekleştirilebilir. Bu deneyde, tam ve yarım-çıkarıcı devrelerini düzenlemek için, tümleyen teorisi kullanılacaktır. 2 li çıkarma işlemi genellikle 2 ye tümleme kullanılarak gerçekleştirilir. Bir sayının 2 ye tümleyenini elde etmek için iki adım uygulanır. Birinci adımda, çıkan sayının 1 e tümleyeni alınır ( 0 lar 1, 1 ler 0 yapılır). İkinci adımda ise çıkan sayının 1 e tümleyenine 1 eklenir. Normal çıkarma işleminde, çıkan sayı, doğrudan çıkartılan sayıdan çıkarılırken, 2 ye tümleme yönteminde, iki sayı toplanır. Böylece, bir toplayıcı, çıkarıcı olarak da kullanılabilir. Örnek: 10 tabanında işlemini, 2 ye tümleme yöntemiyle gerçekleştirin. Çıkartılan : 11 (Desimal) = 1011 (ikili) Çıkan : 10 (Desimal) = 1010 (ikili) = 0101 (1 e tümleyeni) = 0110 (2 ye tümleyeni) Desimal İkili 1 e tümleyen 2 ye tümleyen ye tümleme yöntemiyle yapılan çıkarma işleminde, elde olarak 1 üretilir. 2-65

38 Yarım çıkarıcı, çıkarılanın çıkandan büyük ya da küçük olmasına bakmaksızın, bir anda 1-bitlik çıkarma işlemi gerçekleştirir. Yarım çıkarıcının doğruluk tablosu ve lojik diyagramı, Şekil 2-48 de gösterilmiştir. Bir önceki çıkarma işleminde alınan borç, yarım çıkarıcı devresinde dikkate alınmaz. (a) Doğruluk Tablosu (b) Lojik diyagramı Şekil 2-48 Yarım çıkarıcı Yarım çıkarıcının lojik diyagramı yarım toplayıcı ile karşılaştırılırsa, tek farkın yarım çıkarıcının girişindeki DEĞİL kapısı olduğu görülür. Tam çıkarıcı devresi, önceki adımlarda alınmış borçları dikkate almak zorundadır. Tam çıkarıcı devresinin doğruluk tablosu ve lojik diyagramı, Şekil 2-49 da gösterilmiştir. C= 0 iken, tam çıkarıcı devresi yarım çıkarıcı devresine eşdeğerdir. (a) Doğruluk Tablosu (b) Lojik diyagramı Şekil 2-49 Tam çıkarıcı 2-66

39 4-bitlik bir toplayıcı devresi ile 4 veya daha fazla bitlik çıkarma devreleri gerçekleştirilebilir. Şekil 2-50 de, çift-amaçlı bir toplayıcı/çıkarıcı devresi gösterilmiştir. Bn-1 = 0 iken, toplama işlemi gerçekleştirilir ve tüm ÖZEL VEYA kapıları tampon gibi davranır. Bn-1 = 1 iken, çıkarma işlemi gerçekleştirilir ve tüm ÖZEL VEYA kapıları DEĞİL kapısı gibi davranır. Y girişleri 1 e tümleyeni kullanır ve Cin girişindeki 1 ile toplar. Cn (elde) ve Bn (borç) çıkışları, Bn-1 e bağlıdır. Şekil 2-50 KULLANILACAK ELEMANLAR 1. KL Dijital Lojik Lab 2. KL Modülü DENEYİN YAPILIŞI A. Temel Lojik Kapılar ile Çıkarıcı Devresi Gerçekleştirilmesi 1. Bağlantı klipslerini Şekil 2-51 e göre yerleştirin. 2. A~C girişlerini SW0~SW2 veri anahtarlarına ve F1, F2, F3, F5 çıkışlarını sırasıyla L2, L1, L3, L4 lojik göstergelerine bağlayın. C=0 iken devre yarımçıkarma devresidir. F1 borç çıkışıdır, F2 farktır ve F5=F2; F4=0; F3=F1 dir. C=1 iken devre tam-çıkarma devresidir. F1 borç çıkışı ve F3 fark çıkışıdır. 2-67

40 Şekil 2-51 Yarım/Tam Toplama Devresi 3. Tablo 2-21 deki giriş sırasını takip ederek çıkış durumlarını kaydedin. (b) Tam Toplayıcı ve Evirici Devresi 1. KL modülünün b bloğundaki devre (Şekil 2-52), Şekil 2-53 teki toplama/çıkarma devresinin eşdeğeridir. 2-68

41 Şekil 2-52 Şekil 2-53 Toplama/Çıkarma devresi 2. X0~X3 ve Y0~Y3 girişlerini sırasıyla DIP1.0~1.3 ve DIP2.0~2.3 lojik anahtarlarına, Y5'i ise SW0 anahtarına bağlayın. F1 çıkışını L1, F11~F8 çıkışlarını ise L5~L2 lojik göstergelerine bağlayın. Çıkarma işlemi gerçekleştirmek için Y5 girişine 1 uygulayın (veya U5 tümdevresinin Cin girişine 1 uygulayın) Tablo 2-22 de verilen giriş sırasını takip ederek çıkış durumlarını kaydedin. 2-69

42 Tablo 2-22 SONUÇLAR 1. Yarım çıkarma devresi çıkartılan girişi tümlenmiş bir yarım toplayıcıdır. 2. Tam çıkarma devresi çıkartılan girişi tümlenmiş bir tam toplayıcıdır. 3. Toplayıcı tümdevreler 2 ye tümleme yöntemini kullanırlar. HATA BENZETİMİ Y5= 1 iken Şekil 2-52 deki devrenin çıkarma işlemi yapması beklenir. Y5= 0 iken toplama işleminin yapılması beklenir. Y5= 0 ise ve fazladan bir 1 üretilmişse hata ne olabilir? ÇOKTAN SEÇMELİ SORULAR ( ) 1. Bir yarım çıkarma devresinin A ve B girişlerinin D farkı aşağıdakilerden hangisidir? 1. AB 2. AB 3. AB ( ) 2. Bir yarım çıkarma devresi yarım-toplayıcıya aşağıdakilerden hangisinin eklenmesiyle elde edilir? 1. EVİRİCİ kapısı 2. VE kapısı 3. ÖZEL VEYA kapısı 2-70

43 ( ) 3. 2 tabanında 1101 sayısının 1 e tümleyeni kaçtır? ( ) 4. A-B = A+B sonucunu elde etmek için hangi tümleme yöntemi kullanılmalıdır? 1. 1 e tümleme 2. 2 ye tümleme 3. 3 e tümleme ( ) 5. 2 tabanında 1110 sayısının 2 e tümleyeni kaçtır? ( ) 6. Bir yarım-toplayıcı A çıkartılan ve B çıkan olacak şekilde yarım çıkarma devresi olarak kullanılacaktır, buna göre aşağıdaki ifadelerden hangisi doğrudur? 1. A girişi tümlenmelidir 2. B girişi tümlenmelidir 3. değişiklik yapmaya gerek yoktur ( ) 7. Tam çıkarma devresinin girişleri aşağıdakilerden hangisini kapsar? 1. borç, çıkartılan 2. çıkan, borç 3. çıkartılan, çıkan, borç ( ) 8. Tam toplayıcıyı tam çıkarma devresine dönüştürmek için aşağıdaki kapılardan hangisi kullanılır? 1. VE kapısı 2. VEYA kapısı 3. ÖZEL VEYA kapısı 2-71

44

45 DÜZCE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BM206 SAYISAL ELEKTRONİK DERSİ LABORATUVAR DENEY RAPORU Deney Tarihi Rapor Teslim Tarihi DENEY FÖYÜ 3 Grup Adı Grup Üyeleri Bilgileri (Numara Ad Soyad)

46

47 DENEY 3-2 Kod Çözücü Devreler DENEYİN AMACI 1. Kod çözücü devrelerin çalışma prensibini anlamak. GENEL BİLGİLER Kod çözücü, belirli bir ikili sayı yada kelimenin varlığını belirlemek için kullanılan lojik bir devredir. Kod çözücünün girişi paralel ikili sayıdır ve çıkışı, özel bir sayının bulunup bulunmadığını gösteren ikili sinyaldir. VE kapısı, sadece tüm girişleri 1 iken 1 çıkışına sahip olduğu için, temel bir kod çözücü olarak kullanılabilir. VE kapısı girişlerinin veriye uygun şekilde bağlanmasıyla, bütün ikili sayıların belirlenmesi sağlanabilir. İkiliden-Sekizliye Kod Çözücü İkiliden-sekizliye kod çözücü, Şekil 2-67'de gösterilmiştir. Üç ikili girişe (A, B,C) ve 8 adet sekizli çıkışa (Q0~Q8) sahiptir. CBA= 010 iken çıkış Q2= 1 olur. CBA= 111 iken, çıkış Q7= 1 olur. Şekil

48 KULLANILACAK ELEMANLAR 1. KL Dijital Lojik Lab. 2. KL Modülü 3. KL Modülü DENEYİN YAPILIŞI A. Temel Kapılar ile 2x4 Kod Çözücü Gerçekleştirilmesi 1. Deneyin bu bölümünde KL modülünün c bloğu kullanılacaktır. Vcc yi +5V a bağlayın. Şekil A, B girişlerini SW0, SW1 veri anahtarlarına, F1~F4 çıkışlarını L0~L3 lojik göstergelerine bağlayın. 3. A ve B için Tablo 2-31 deki giriş katarını takip ederek çıkışları kaydedin. Tablo 2-31 B. TTL Tümdevre ile 4x10 Kod Çözücü Gerçekleştirilmesi 1. Deneyin bu bölümünde KL modülünün c bloğundaki U10 (7442) tümdevresi kullanılacaktır tümdevresi bir 4:10 kod çözücüdür. 2-91

49 Şekil A1, B1, C1, D1 girişlerini çevirmeli anahtarlardan birinin 1, 2, 4, 8 BCD çıkışlarına, 0~9 çıkışlarını L0~L9 lojik göstergelerine bağlayın. Çevirmeli anahtar, sayıları BCD kodlara dönüştüren mekanik bir araçtır. 3. Çevirmeli anahtarlarını Tablo 2-32 ye göre ayarlayarak A, B, C, D girişlerindeki gerilimleri multimetre ile ölçün. Girişlerde gerilimin bulunması yüksek seviye durumunu ( 1 ), gerilimin bulunmaması ise düşük seviye durumunu ( 0 ) göstermektedir. L0~L1 daki çıkış durumlarını gözlemleyin. Tablo 2-32 deki giriş ve çıkış durumlarını kaydedin. Tablo

50 * Çevirmeli anahtar aşağıdaki parçalardan meydana gelmektedir. C. BCD den-7 Parçalı Göstergeye Kod Çözücü Gerçekleştirilmesi Şekil KL modülünün b bloğundaki U5 (7448) tümdevresinin A, B, C, D girişlerini SW3, SW2, SW1, SW0 veri anahtarlarına bağlayın tümdevresi bir BCD den-7 parçalı gösterge kod çözücü/sürücüdür. RB1 girişini DIP 1.0 lojik anahtarına, B1/RB0 i L0 lojik göstergesine, LT girişini ise DIP 1.1 lojik anahtarına bağlayıp DIP 1.0 ve DIP 1.1 anahtarlarını yüksek seviye durumuna getirin. 2. Tablo 2-33 teki giriş sırasını takip ederek 7 parçalı göstergenin çıkışlarını kaydedin. 3. DIP 1.1 lojik anahtarını düşük seviye konumuna getirip 2. adımı tekrarlayın. Elde ettiğiniz çıkışlar 2. adımdaki çıkışlardan farklı mı? 2-93

51 Tablo DIP 1.0 lojik anahtarını düşük seviye konumuna, DIP 1.1 lojik anahtarını ise yüksek seviye konumuna getirip 2. adımı tekrarlayın. Elde ettiğiniz çıkışları 2. adımdaki çıkışlarla DCBA=0000~1001 arasında karşılaştırın. Fark var mı? SONUÇLAR 1. Kod çözücü, kodlayıcının tam tersi fonksiyonlara sahiptir. 2. Kod çözücülerin en direkt iki uygulaması, sayılar ve kelimeler iledir tümdevresi, D=0 iken, 3x8 kod çözücü olarak çalışır. HATA BENZETİMİ 1. Şekil 2-68 deki kod çözücü için iki ayrı giriş/çıkış sırası aşağıda verilmiştir. Her bir durumdaki hataları belirleyin. 2. U8 devresi kod çözücü olarak kullanılırsa ve çıkışlar doğru değilse hata ne olabilir? 3. BCD den-7 parçalı kod çözücünün çıkışları doğru değilse hata ne olabilir? 2-94

52 UYGULAMA 1. Aşağıda gösterilen devreyi kurun. Tablo 2-33 teki giriş katarını takip ederek çıkışları kaydediniz. Çıkışlar Gray kodunun varyasyonlarına benziyor mu? 2. Aşağıda gösterilen kod çözücülerinden hangisinin bit önceliği daha fazladır? 3. Çevirmeli anahtarlardan birinin X1 çıkışlarını, KL üzerindeki dijital göstergelerden birinin girişine bağlayın. 8 i A ya, 4 ü B ye, 2 yi C ye, 1 i D ye bağlayın. Çevirmeli anahtarın konumunu değiştirerek göstergeyi gözlemleyin. ÇOKTAN SEÇMELİ SORULAR ( ) 1. Aşağıdakilerden hangisinin 4 girişi, 16 çıkışı vardır? 1. Kod Çözücü 2. Kodlayıcı kollu gösterge ( ) ikili kodda 1010 sayısının 5421 kodunda eşdeğeri nedir?

53 ( ) 3. 2 tabanındaki sayıları 10 tabanına aşağıdakilerden hangisi dönüştürür? parçalı gösterge 2. Kodlayıcı 3. Kod çözücü ( ) 4. BCD kodları aşağıdakilerden hangisine dönüştürülebilir? 1. 7 parçalı gösterge /2 rakamlı gösterge 3. 5X7 gösterge ( ) 5. Göstergelerin önünde bulunan dirençlerin görevi nedir? 1. Uyum göstermek 2. Akımı sınırlandırmak 3. Parlaklığı arttırmak ( ) 6. Aşağıdaki ifadelerden hangisi doğrudur? 1. Göstergelerin tümü ortak katotludur 2. Göstergelerin tümü ortak anotludur 3. Göstergelerin ortak katotlu ve ortak anotlu olanları vardır ( ) tabanında sayılar BCD koduna dönüştürülüyorsa ve 6 sayısı girilmişse çıkış ne olur? ( ) 8. Göstergelerin kullanılma amacı aşağıdakilerden hangisine yöneliktir? 1. Makinelere 2. İnsanlara 3. Devrenin işleyişine 2-96

54 DENEY 3-3 Multiplexer Devresi DENEYİN AMACI 1. Multiplexer ın çalışma prensiplerini ve yapısını anlamak. GENEL BİLGİLER Multiplexer (MUX), çok sayıda girişten birini seçip çıkışa gönderen lojik bir devredir. Çoklu girişlerden biri, seçme girişleri tarafından seçilir ve tek çıkışa gönderilir. Seçme girişlerinin sayısı multiplexer ın kapasitesini belirler. Örneğin tek seçme girişine sahip multiplexer, 2 den 1 e multiplexer olarak adlandırılır ve bir seçme girişi, sadece iki giriş arasında seçim yapabilir. Üç seçme girişli bir MUX, 3 seçme girişi, 8 girişten (2 3 =8) bir çıkış seçebileceği için, 8 den 1 e multiplexer olarak adlandırılır. MUX, bir çok giriş arasından bir çıkış seçtiği için, aynı zamanda Veri Seçici olarak da adlandırılır. F (CBA)=Σ(0, 1, 2, 6, 7) gibi lojik fonksiyonlar, multiplexer kullanılarak kolaylıkla gerçekleştirilebilir. F fonksiyonu, 0, 1, 2, 6, 7 durumlarından, çarpımlar toplamı ifadesini üretir. Aşağıdaki şekildeki 4 ten 1 e MUX kullanılarak, çıkış, A, B seçme girişleri ve C tarafından belirlenir. CBA=000, 001, 010, 110, 111 olduğunda F çıkışı 1, diğer durumlarda ise 0 olur. 2-97

55 KULLANILACAK ELEMANLAR 1. KL Dijital Lojik Lab. 2. KL Modülü DENEYİN YAPILIŞI A. Lojik Kapılar ile 2 den 1 e Multiplexer Gerçekleştirmek 1. Deneyin bu bölümünde KL modülünün e bloğu 2:1 veri seçici olarak kullanılacaktır. Şekil A, B girişlerini SW0, SW1 veri anahtarlarına, C seçme girişini SW2 veri anahtarına, F3 çıkışını L0 lojik göstergesine bağlayın. 3. Tablo 2-34 teki giriş katarını takip ederek F3 çıkışının durumlarını kaydedin. Girişlerden hangisi (A mı B mi?) çıkışı belirlemektedir? Tablo 2-34 B. Multiplexer Kullanarak Fonksiyon Oluşturmak 1. Deneyin bu bölümünde fonksiyonları tasarlamak için KL modülünün f bloğu kullanılacaktır. 2-98

56 Şekil Aşağıdaki fonksiyonu tasarlamak için U6 (74151) tümdevresini kullanın. F (D, C, B, A) = Σ (0, 2, 4, 5, 7, 8, 10, 11, 15) Yukarıdaki verilen fonksiyonu tamamlamak için bağlantı kablolarını Şekil 2-72 ye göre yerleştirin. D, C, B, A girişlerini 16 farklı varyasyonun olması ve tümdevresinin sadece 8 girişi olduğu için D veri girişi olarak kullanılacaktır. 3. D, C, B, A girişlerini SW3, SW2, SW1, SW0 veri girişlerine, Y çıkışını L0 lojik göstergesine bağlayın. Aşağıdaki giriş sırasını takip ederek çıkış durumlarını kaydedin. 2-99

57 C. TTL Tümdevre ile 8 den 1 e Multiplexer Gerçekleştirmek 1. Deneyin bu bölümünde KL modülünün f bloğundaki U6 (74151) tümdevresi kullanılacaktır. Şekil tümdevresinin ayrıntılı tanımlamalarının olduğu veri kitabına bakın. CBA = 000 iken, D0 daki veri F çıkışına gönderilir. CBA = 010 iken, D2 deki veri F çıkışına gönderilir. CBA = 111 iken, D7 deki veri F çıkışına gönderilir. Tümdevre ancak STOBE girişi 0 iken düzgün çalışır. STROBE = "1" olduğunda Y çıkışı 0 olarak kalacaktır. 3. D0~D7 girişlerini DIP 1.0~1.7 lojik anahtarlarına, C, B, A girişlerini SW2, SW1, SW0 veri anahtarlarına bağlayın. Tablo 2-35 teki giriş katarını takip ederek çıkış durumlarını kaydedin. F çıkışının D0~D7 girişlerinden hangisine bağlı olduğunu belirleyin. Tablo

58 SONUÇLAR 1. Multiplexer devreleri birden çok girişe sahiptir, ancak, bir anda, sadece bir giriş seçilir. 2. Standart MSI multiplexer elemanlar kullanılırsa, Boolean fonksiyonların gerçekleştirilmesi çok daha basit olur. Aynı zamanda SSI kapı bağlantılarına gerek kalmadığı için, gerekli tümdevre sayısı ve güç tüketimi de azalır. 3. TTL multiplexer tümdevrelerinden bazıları şunlardır: 7497, 74167, 74164, 74153, 74157, 74151, ve HATA BENZETİMLERİ KL modülünün e bloğundaki U5A, U5b, U5c devreleri veri seçici olarak kullanılmaktadır. C= 0 iken B girişindeki veri seçilmemektedir ve F3 çıkışı 0 durumunda kalmaktadır. Hata ne olabilir? ALIŞTIRMALAR 1. Aşağıda verilen fonksiyonu tasarlamak için tümdevresini kullanın. F (D, C, B, A) = Ç (1, 2, 4, 8, 13, 14) 2. Veri seçiciler kullanarak 4-bitlik bir sayıcı tasarlayınız. Devre şemasını çizip devrenin avantajlarını ve dezavantajlarını belirleyin

59 ÇOKTAN SEÇMELİ SORULAR ( ) 1. 4:1 MUX'un kaç tane veri girişi vardır? ( ) 2. 4:1 MUX kaç tane seçme girişi vardır? ( ) 3. 5 tane 4:1 veri seçici birleştirilirse aşağıdakilerden hangisi elde edilir? 1. 16:1 veri seçici 2. 32:1 veri seçici 3. 64:1 veri seçici ( ) 4. Aşağıdaki cihazlardan hangisi aynı zamanda veri seçici olarak adlandırılır? 1. Demultiplexer 2. Multiplexer 3. Kodlayıcı ( ) 5. Aşağıdaki cihazlardan hangisi ile çarpımların toplamı fonksiyonları tasarlanabilir? 1. Multiplexer 2. Kodlayıcı 3. Demultiplexer 2-102

60 DENEY 3-5 Karşılaştırıcı Devre DENEYİN AMACI 1. Dijital karşılaştırıcıların çalışma prensiplerini ve yapısını anlamak. GENEL BİLGİLER Bir karşılaştırma yapabilmek için en az iki sayı gereklidir. En basit karşılaştırıcı iki girişe sahiptir. Girişler A ve B olarak adlandırılırsa, üç olası çıkış söz konusudur: A>B; A=B; A<B. Şekil 2-14 te, basit bir karşılaştırıcının lojik diyagramı ve sembolü gösterilmiştir. (a) (b) Şekil 2-14 Karşılaştırıcılar Şekil 2-14 te, 1-bitlik bir karşılaştırıcı gösterilmiştir. Gerçek uygulamalarda çoğunlukla 4-bitlik karşılaştırıcılar kullanılır. Daha büyük ya da küçük olan girişleri belirleyen 4-bitlik karşılaştırıcı tümdevrelerden ikisi TTL7485 ve CMOS4063 tür. TTL 74689, sadece girişlerin eşit olup olmadığına bakan bir tümdevredir. 2-24

61 4-bitlik bir karşılaştırıcıda, her bit 2 0, 2 1, 2 2, 2 3 basamaklarını temsil eder. Karşılaştırma en anlamlı bitten (2 3 ) başlar, eğer A girişinin en anlamlı biti B girişininkinden büyükse, A>B çıkışı yüksek durumunda olur. Eğer A ve B girişlerinin en anlamlı bitleri eşitse, karşılaştırmaya bir sonraki anlamlı bitle (2 2 ) devam edilir. Eğer yine sonuç alınamazsa, aynı işlem bir sonraki bitte tekrarlanır. En anlamsız bitte (2 0 ) girişler hala eşitse, A=B çıkışı yüksek durumunda olur. (a) Dört adet 1-bitlik karşılaştırıcı ile gerçekleştirilmiş (b) 4-bitlik karşılaştırıcı sembolü Şekil

62 KULLANILACAK ELEMANLAR 1. KL Dijital Lojik Lab 2. KL Modülü DENEYİN YAPILIŞI A. Temel Lojik Kapılar ile Karşılaştırıcı Gerçekleştirilmesi 1. Bağlantı klipslerini Şekil 2-16 (a)'ya göre yerleştirin. Şekil 2-16 (b) de gösterilen 1-bitlik karşılaştırıcıyı gerçeklemek için U3a, U3b, U3c, U4a, U4b, U4c ve U5 kapıları kullanılacaktır. (a) (b) Şekil bitlik karşılaştırıcı 2. Girişler yüksek seviye gerilimiyle tetiklenir. A, B girişlerini SW1, SW2 veri anahtarlarına bağlayın. Çıkışlar düşük seviye gerilimiyle tetiklenir. F1, F2, F5, çıkışlarını sırasıyla L1, L2, L3 lojik göstergelerine bağlayın. 2-26

63 3. Tablo 2-10 daki giriş sırasını takip ederek çıkışları ölçüp kaydedin. INPUT OUTPUT SW2(B) SW1(A) F1 F2 F5 0 0 A=B 0 1 A>B 1 0 A<B 1 1 A=B Tablo 2-10 B. TTL Tümdevre ile Karşılaştırıcı Gerçekleştirilmesi 1. Bu bölümde KL Modülünün d bloğu kullanılacaktır. U6 tümdevresi bir bitlik karşılaştırıcıdır tümdevresinin bacak bağlantıları ve doğruluk tablosu aşağıda verilmiştir. Şekil doğruluk tablosu 2-27

64 2. A>B girişini SW1 anahtarına, A=B girişini SW2 anahtarına, A<B girişini ise SW3 anahtarına bağlayın tümdevresinin A1~A4 ve B1~B4 arasındaki girişlerini KL in üzerindeki DIP Switchin DIP.1 0,1,2,3 ve DIP.2 0,1,2,3 çıkışlarına bağlayın. 3. A1~A4 girişlerinin A1~A4=0, B1~B4 girişlerinin B1~B4=0 yaparak Tablo 2-11 deki giriş katarını takip edin ve çıkışları kaydedin. GİRİŞ ÇIKIŞ SW3 SW2 SW1 A>B A=B A<B A<B A=B A>B Tablo SW3 anahtarını 0, SW2 anahtarını 1, SW1 anahtarını 0 konumuna getirerek, aşağıdaki koşullarda çıkışları gözlemleyin ve kaydedin. SONUÇLAR (1) A4A3A2A1>B4B3B2B1 (2) A4A3A2A1=B4B3B2B1 (3) A4A3A2A1<B4B3B2B bitlik karşılaştırıcının üç çıkışı vardır: A<B; A=B; A<B tümdevresi 4-bitlik bir karşılaştırıcıdır. A<B; A=B; A<B seri girişleri düşük anlamlı bit karşılaştırmalarının sonuçlarıdır. Yüksek anlamlı bitler eşit değilse bu girişlerin bir etkisi yoktur. ALIŞTIRMALAR 1. iki adet 7485s tümdevresiyle 8-bitlik karşılaştırıcı devre kurun. Karşılaştırıcıyı kumanda etmek için DIP anahtarlarını kullanın tümdevresinin aynı anda birden fazla girişi Lojik 1 yapılırsa çıkışlar nasıl etkilenir? 2-28

65 3. Çevirmeli anahtardaki en büyük sayının 2 tabanındaki eşdeğeri nedir? 4. 2 bitlik sayıları karşılaştırmak için en basit çözümü hangi kapılarla gerçekleştirebiliriz? ÇOKTAN SEÇMELİ SORULAR ( ) 1. 1-bitlik karşılaştırıcıların kaç girişi vardır? ( ) 2. 1-bitlik karşılaştırıcıların sahip olabileceği maksimum çıkış durumu sayısı kaçtır? ( ) 3. 4-bitlik karşılaştırıcıların sahip olabileceği maksimum çıkış durumu sayısı kaçtır? ( ) tümdevresi : 1. 2-bitlik karşılaştırıcıdır bitlik karşılaştırıcıdır bitlik karşılaştırıcıdır. ( ) 5. 4-bitlik bir karşılaştırıcının en yüksek anlamlı bitindeki karşılaştırmanın sonucunda girişlerden biri diğer bütün girişlerden büyükse hangi çıkış yüksek seviye durumuna geçer? 1. > 2. < 3. Düşük anlamlı bitlerdeki karşılaştırmalara bağlıdır. ( ) 6. Karşılaştırıcının çıkışı hangi koşulda = dir? 1. En yüksek anlamlı bit eşit 2. En düşük anlamlı bit eşit 3. Bütün bitler eşit 2-29

66

67 DÜZCE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BM206 SAYISAL ELEKTRONİK DERSİ LABORATUVAR DENEY RAPORU Deney Tarihi Rapor Teslim Tarihi DENEY FÖYÜ 4 Grup Adı Grup Üyeleri Bilgileri (Numara Ad Soyad)

68

69 Şekil 4-2 İki NOR kapısı ile oluşturulan RS flip-flop IC1 in çıkışı Q (normal çıkış) olarak adlandırılırken, IC2 nin çıkışı ise (tümleyen çıkış) olarak adlandırılır. Flip-flop, uygun bir lojik giriş uygulandığında durum değiştirir, güç sağlandığı sürece ya da girişi değişene kadar kararlı durumda kalır. Çoğu durumda, flip-floplar NOR ya da NAND kapılarıyla gerçekleştirilir. Şekil 4-3, NOR kapılarıyla gerçekleştirilmiş bir pozitif lojik RS flip-flopu, Şekil 4-4 ise, NAND kapılarıyla gerçekleştirilmiş bir negatif lojik RS flip-flopu göstermektedir. RS flip-flop, en basit flip-flop olup diğer flip-flopları gerçekleştirmek için kullanılabilir. Bu yüzden RS flip-flop, temel-flip-flop olarak da adlandırılır. Tablo 4-1 de, RS flip-flopun doğruluk tablosu gösterilmiştir. Qn şimdiki çıkış durumunu ifade ederken, Qn+1 ise bir sonraki çıkış durumunu ifade eder. Şekil 4-3 NOR RS flip-flop Şekil 4-4 NAND RS flip-flop Tablo 4-1 RS flip-flop doğruluk tablosu RS flip-flopun doğruluk tablosundan aşağıdaki sonuçlar çıkarılabilir: (1) R=0 ve S=0 iken Qn+1=Qn dir, yani Qn+1 bir önceki Qn durumuna ( 0 yada 1 olabilir) eşittir. (2) R=0 ve S=1 iken, flip-flop birlenir (Qn+1= 1 ). 4-3

70 (3) R=1 ve S=0 iken, flip-flop sıfırlanır (Qn+1= 0 ). (4) R=1 ve S=1 iken, Qn+1 aynı anda hem 0 hem 1 olmaya çalışır. Çıkış aynı anda iki duruma sahip olamayacağı için, R=S=1 durumunda Qn+1 tanımsız yada belirsiz dir. Şekil 4-5 te, RS flip-flopun tam sembolü gösterilmiştir. CK saat sinyalidir ve flipflop, saat sinyali mevcut ise, durum değiştirecektir. PR = Preset ; Saat sinyaline bakmaksızın, Q çıkışını 1 yapar. CL = Clear (Sil) ; Saat sinyaline bakmaksızın, Q çıkışını 0 yapar. Şekil 4-5 RS flip-flop Bir RS flip-flop kullanılarak, D flip-flop gerçekleştirilebilir. D flip-flopun sembolü ve RS flip-flop ile gerçekleştirilme şeması sırasıyla Şekil 4-6 (a) ve (b) de gösterilmiştir. (a) Sembol (b) RS flip-flop ile gerçekleştirilmesi Şekil 4-6 D flip-flop 4-4

71 D flip-flop, genellikle veri iletimi için kullanılır. Doğruluk tablosu Tablo 4-2 de gösterilmiştir. Tablo 4-2 D flip-flop doğruluk tablosu Bir D flip-flop kullanılarak, T flip-flopu gerçekleştirilebilir. T flip-flopun sembolü ve D flip-flop ile gerçekleştirilme şeması sırasıyla Şekil 4-7 (a) ve (b) de gösterilmiştir. T flip-flopun doğruluk tablosu Tablo 4-3 te gösterilmiştir. (a) Sembol (b) D flip-flop ile gerçekleştirilmesi Şekil 4-7 T flip-flop Tablo 4-3 Tablo 4-3 ten görüldüğü gibi, T flip-flopun çıkış durumu sadece T=1 ve CK=1 iken değişir. Başlangıçta Qn= 0 kabul edilirse, T=1 ve CK=1 olduğunda, T flipflopun çıkışı 1 olur. T flip-flopun çıkışı, tekrar T=1 ve CK=1 oluncaya kadar, 1 durumunda kalır ve koşul sağlanınca tekrar 0 durumuna döner. T flip-flopun çıkışı, T=1, CK=1 olduğu zaman, 0 ve 1 arasında durum değiştirir. T flip-flopun bu benzersiz karakteristiğinden yararlanılarak, 2 ye bölme devreleri gerçekleştirilebilir. Şekil 4-8 e bakılacak olursa, iki giriş dalga şekline karşılık, sadece bir çıkış dalga şekli vardır. T flip-floplar genellikle sayıcıların gecikme devrelerinde kullanılır. Şekil 4-8 T flip-flopun giriş ve çıkışı 4-5

72 JK flip-flop, RS flip-flopun belirsiz durumunu ortadan kaldırabilir. JK flip-flopun sembolü, Şekil 4-9 da gösterilmiştir. Şekil 4-9 JK flip-flop Şekil 4-10 RS flip-flop ile gerçekleştirilmesi Şekil 4-10 da, RS flip-flopla gerçekleştirilmiş bir JK flip-flop eşdeğeri gösterilmiştir. Tablo 4-4 teki doğruluk tablosuna bakılacak olursa, JK flip-flopun, J=1, K=1 ve CK=1 durumu dışında, SR flip-flopuyla aynı olduğu,bu durumda da T flip-flopa benzediği görülür. Tablo 4-4 JK flip-flop doğruluk tablosu JK flip-flop, belirsiz duruma sahip olmadığı ve hemen hemen tüm flip-flopları gerçekleştirmek için kullanılabildiği için, genel flip-flop olarak da adlandırılır. 4-6

73 Şekil 4-11 de, bir Master/Slave JK flip-flop devresi gösterilmiştir. Şekil 4-11 Master/Slave JK flip-flop CK=0 iken, master flip-flop yeni giriş kabul etmez ve Q ve Q çıkışları aynı kalır, Q ve Q, uydu flip-flopun Q ve Q çıkışlarına iletilir. CK=1 iken master flip-flop yeni giriş kabul edebilir, ancak slave flip-flopun Q ve Q çıkışları değişmez. Şekil 4-12 de, master/slave flip-flopun zamanlama diyagramı verilmiştir. CK=1 iken, CK nın düşen kenarıyla son giriş değeri tutuluncaya kadar, giriş sürekli olarak değişir. CK=0 iken, slave flip-flop CK nın düşen kenarıyla tetiklendiği için, master flip-flopun çıkışı, slave flip flopa gönderilir. Şekil 4-12 Master/slave flip-flopun zamanlama diyagramı 4-7

74 KULLANILACAK ELEMANLAR 1. KL Dijital Lojik Lab. 2. KL Modülü DENEYİN YAPILIŞI A. Temel Lojik Kapılar ile RS Flip-Flop Gerçekleştirme 1. A3, A4 girişlerini SWA A', SWB B' darbe üretici anahtarlarına, F6, F7 çıkışlarını L1, L2 lojik göstergelerine bağlayın. F6 ve F7 çıkışlarının durumları nasıldır? Güç kaynağını birkaç saniye kapatıp tekrar açın. F6 ve F7 çıkışlarının durumlarını tekrar gözlemleyin? Şekil 4-13 Şekil

75 2. Tablo 4-5 te verilen giriş katarını takip ederek F6 ve F7 çıkışlarının durumlarını gözlemleyin ve kaydedin. Tablo Q, Q çıkışlarını ve R, S girişlerini belirleyin. (Darbe üretici anahtarı önce 1 e, sonra 0 a, daha sonra tekrar 1 e getirin) 4. Şekil 4-15 teki devreyi kurmak için bağlantı klipslerini Şekil 4-13 e göre yerleştirin. A1, A5 girişlerini SWA A, SWB B darbe üretici anahtarlarına bağlayın. Şekil 4-15 Tablo 4-6 da verilen giriş katarını takip ederek F6 ve F7 çıkışlarının durumlarını gözlemleyin ve kaydedin. Tablo

76 B. RS Flip-Flop Kullanarak D Flip-Flop Gerçekleştirme 1. Şekil 4-17 deki D flip-flopu devresini kurmak için bağlantı klipslerini Şekil 4-16 ya göre yerleştirin. Şekil 4-16 Şekil A1 girişini SW1 anahtarına, CK2 girişini SWA A anahtarına, F6 çıkışını ise L1 lojik göstergesine bağlayın. 3. Tablo 4-7 te verilen giriş katarını takip ederek çıkış durumlarını gözlemleyin ve kaydedin. Tablo

77 D. RS Flip-Flop Kullanarak JK Flip-Flop Gerçekleştirme 1. Şekil 4-21 deki JK flip-flopu devresini kurmak için bağlantı klipslerini Şekil 4-20 ye göre yerleştirin. J, K girişlerini SW0, SW1 anahtarlarına, CK1 girişini SWB B anahtarına, F1, F2, F6, F7 çıkışlarını ise L0, L1, L2, L3 lojik göstergelerine bağlayın. Şekil 4-20 Şekil Tablo 4-9 da verilen giriş sırasını takip ederek çıkış durumlarını gözlemleyin ve kaydedin. Tablo

78 E. D Flip-Floplar ile Kaydırmalı Kaydedici Gerçekleştirme 1. Deneyin bu bölümünde KL modülünün c bloğu kullanılacaktır. Şekil B girişini (CLEAR) SW0 anahtarına, A(I/P) girişini SW1 anahtarına, CK girişini SWA A anahtarına, F1, F2, F3, F4 çıkışlarını ise L1, L2, L3, L4 lojik göstergelerine bağlayın. 3. B yi silmek için SW0 anahtarını 0 konumuna getirip daha sonra tekrar 1 konumuna getirin. 4. Aşağıda A(I/P) için verilen giriş katarını takip edin. (1) A= 1 iken, CK girişine bir saat işareti gönderin (2) A= 0 iken, CK girişine bir saat işareti gönderin (3) A= 0 iken, CK girişine bir saat işareti gönderin (4) A= 1 iken, CK girişine bir saat işareti gönderin 4 tane saat işareti gönderdikten sonra çıkış göstergesini gözlemleyin. Göstergelerin durumu giriş katarına karşılık geliyor mu? Bu, Seri-Giriş, Paralel-Çıkış bağlantısıdır. F4 çıkışına bağlı göstergeyi gözlemleyiniz. Göstergenin durumu ilk I/P girişine karşılık geliyor mu? Bir saat işareti daha göndererek F4 çıkışını tekrar gözlemleyin. Göstergenin durumu bu sefer ikinci I/P girişine karşılık geliyor mu? Bu, Seri- Giriş Seri-Çıkış bağlantısıdır. 4-13

79 F. Önceden Belirlenmiş Sol/Sağ Kaydedici 1. Deneyin bu bölümünde KL modülünün b bloğu kullanılacaktır. Şekil Aşağıdaki bağlantıları gerçekleştirin. A, B, C, D girişleri SW0, SW1, SW2, SW3 anahtarlarına F1, F2, F3, F4 çıkışları L0, L1, L2, L3 lojik göstergelerine D1 (LOAD) girişi SWA A anahtarına C1 (CK) girişi SWB B anahtarına B1 (I/P) girişi DIP 2.0 anahtarına A1 (MODE) girişi DIP 2.1 anahtarına Tablo Tablo 4-11 de A1 için verilen giriş sırasını takip ederek çıkış durumlarını gözlemleyiniz ve kaydedin. Tablo

80 4. A1 girişine 1 uygulayarak Tablo 4-12 de A, B, C ve D için verilen giriş sırasını takip ederek çıkış durumlarını gözlemleyin ve kaydedin. Tablo 4-12 G. RS Flip-Floplar ile Gürültü Giderme Devresi Gerçekleştirme 1. Deneyin bu bölümünde Şekil 4-25 teki RS flip-flopu devresi kullanılacaktır. Şekil 4-24 Şekil

81 2. A4 girişini SW0 anahtarına, A3 girişini darbe üretecinin çıkışına bağlayın. Darbe üretecinin çıkışı RS flip-flopu için gürültü kaynağı olarak kullanılacaktır. 3. A4= 1 iken F6 çıkışını ölçün. F6 =. 4. A3 girişini SW0 anahtarına, A4 girişini darbe üretecine bağlayın. A3= 1 iken F6 çıkışını ölçün. F6 =. SONUÇLAR 1. Flip-flopun çıkışı yalnızca uygun bir giriş uygulandığında değişir. Güç kaynağı açık tutulduğu veya girişler değişmediği sürece çıkış aynı kalır. 2. VEYA DEĞİL kapıları kullanılarak gerçeklenmiş RS flip-flopları çıkan-kenarla, VE DEĞİL kapıları kullanılarak gerçeklenmiş RS flip-flopları ise inen-kenarla tetiklenir. 3. Flip-floplar çoğu zaman VEYA DEĞİL ve VE DEĞİL kapılarıyla gerçeklenir. HATA BENZETİMİ 1. KL modülünün d bloğundaki devrede A1 ve A2 giriş olarak kullanıldığında F6 ve F7 çıkışları (a) da gösterildiği gibi olmaktadır. A3 ve A4 giriş olarak kullanıldığında ise F6 ve F7 çıkışları (b) da gösterildiği gibi olmaktadır. Çıkışlardan hangisinin yanlış olduğunu belirleyin. 2. Bir JK flip-flopunun CK1 girişinde pozitif işaret varsa ve CK2= 0 ise olası hataları belirleyin. 3. KL modülünün d bloğundaki devrede U2 ve U3 kapılarıyla VE DEĞİL flip-flopu gerçeklenince F6=1 ve F7=A4 olmaktadır. Hata ne olabilir? 4. KL modülünün c bloğunda, U6 nın çıkışları 0000 olmaktadır. Hata ne olabilir? 4-16

82 5. KL modülünün c bloğunda, U6 nın F1 çıkışı rastgele değerler almaktadır.. Hata ne olabilir? 6. KL modülünün b bloğunda U7 ye giren girişler hatalıysa hata ne olabilir? ALIŞTIRMALAR 1. Aşağıda gösterilen flip-flopu gerçeklemek için CMOS VEYA DEĞİL kapıları kullanın. 2. Aşağıda gösterilen flip-flop devresini kurun. A=1, B=0 ve A=0, B=1 için çıkışta oluşan dalga şekillerini çizin. 4-17

83 ÇOKTAN SEÇMELİ SORULAR ( ) 1. Bir lojik devrenin herhangi bir geri besleme bağlantısı yoksa ve çıkışı sadece giriş durumlarına bağlıysa, bu nasıl bir lojik devredir? ( ) 2. Flip-flop bir: 1. Kombinasyonel lojik devre 2. Ardışıl lojik devre 3. Gecikmeli lojik devre 1. Tek kararlı devredir. 2. Kararsız devredir. 3. İki kararlı devredir. ( ) 3. Tek bir flip-flop kaç bitlik bilgiyi saklayabilir? ( ) 4. Aşağı lojik devrelerden hangisi bellek görevi görür? 1. Flip-flop 2. VEYA kapısı 3. VEYA DEĞİL kapısı ( ) 5. Hangi flip-flop ikiye bölme işlevini gerçekleştirir? 1. RS flip-flopu 2. D flip-flopu 3. T flip-flopu 4-18

84 DENEY 4-2 JK Flip-Flop Devreleri DENEYİN AMACI 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi. GENEL BİLGİLER Sayıcılar flip-floplar ve temel lojik kapılar kullanılarak gerçeklenirler. Bir önceki deneyde T flip-flopunun T=1 ve CK=1 olduğunda 0 ile 1 durumları arasında gidip geldiğini görmüştük. Şekil 4-26 Üç tane T flip-flopunun art arda bağlandığı Şekil 4-26 daki devreye bakalım. Öndeki flip-flopların Q çıkışları kendilerinden sonra gelen flip-flopun saat girişine (CK) bağlanmıştır. Art arda bağlanan flip-flop sayısını n kabul edersek, n tane giriş vardır ve en son flip-flopun çıkışı n/2 n olacaktır. Şekil 4-27 de çıkışların dalga şekilleri gösterilmiştir. 4-21

85 Şekil 4-27 Şekil 4-27 de A, B, C normal çıkışları yukarı doğru sayarken, A, B, C tümleyen çıkışları aşağı doğru saymaktadır ve CK inen-kenarla tetiklemektedir. A nın döngü süresi CK nın iki katı, frekansı ise yarısıdır. B nın döngü süresi A nın iki katı, frekansı ise yarısıdır. C nın döngü süresi B nin iki katı, frekansı ise yarısıdır. CK çıkan-kenarla tetiklerse çıkışların dalga şekli Şekil 4-28 de gösterildiği şekilde olur. Burada A, B ve C nin yukarı doğru saydığı açık olarak görülmektedir. Şekil 4-26 daki devre CK Q çıkışına bağlıyken yukarı doğru, Q çıkışına bağlıyken aşağı doğru sayacaktır. 4-22

86 Şekil 4-28 JK flip-flopu, bu deneyde temel sayıcı devrelerini gerçeklemek için kullanılan genel bir flip-floptur. Şekil 2-29 da gösterilen devre JK flip-floplarının art arda bağlanmasıyla gerçeklenmiş bir yukarı/aşağı sayıcıdır. Şekil 4-29 M=0 iken, CK Q çıkışına bağlanır ve devre YUKARI doğru sayar. M=1 iken, CK Q çıkışına bağlanır ve devre AŞAĞI doğru sayar. Şekil 4-29 daki devrede olduğu gibi art arda bağlamayla gerçeklenen devreler Asenkron Sayma yapar. n e bölme etkisi ni elde etmek için çıkış SİL girişine bağlanmalıdır. 4-23

87 Şekil 4-30 (a) da 5 e bölme devresi gösterilmiştir. Devrenin doğruluk tablosundan (Şekil 4-30 (b)) 0 ile 5 durumunun eşit olduğu ve bu şekilde bir çevrim oluşturarak 5 e bölme devresini meydana getirdiği görülmektedir. Şekil 4-30 (a) Şekil 4-30 (b) Şekil 4-30 (a) da A ve C çıkışları bir VE kapısıyla CL (SİL) girişine bağlanmıştır. Böylece, 5 durumu 2 tabanında 101 e eşit olduğu için, CBA=101 olduğunda sayıcı sıfırlanır. Asenkron n e bölme işlemini elde etmenin bir başka yöntemi de, bir 5 e bölen sayıcı devresi olan Şekil 4-31 deki devrede gösterilmiştir. CBA=100 durumunda C çıkışı CL girişine bir VE kapısıyla bağlanmıştır. Silme işlemini uzatmak için CL girişlerine bir kondansatör bağlanmıştır. Kondansatör burada 1 durumunu devam ettirerek CK düşerken flip-flopun Clear (Sil) modunda kalmasını sağlar. Saat işaretinin inen-kenarında sayıcı hala engellenmiş haldedir. Şekil

88 2 ye bölme ve 5 e bölme devreleri art arda bağlanarak BCD kodunda sayıcı devre gerçeklenir. 10 a bölme ve 6 ya bölme devreleri 60Hz frekansındaki AC gerilimle birleştirilerek 1Hz lik zamanlama işareti elde edilir. Eğer bütün saat girişleri birlikte bağlanırsa bir senkron sayıcı elde edilir. Böyle devrelerin çalışma hızlı art arda bağlanarak elde edilmiş asenkron sayıcılarınkinden çok daha fazladır, ancak senkron sayıcılarla 2 n sayıcılar tasarlamak oldukça karmaşıktır. Şekil 4-32 de 4-bitlik 16 ya bölen sayıcı devresi gösterilmiştir. Şekil 4-32 Şekil 4-33 te senkron 5 e bölen sayıcı devresi gösterilmiştir. Bu devrenin yapısının asenkron sayıcıdan daha karmaşık olduğu açıktır. KULLANILACAK ELEMANLAR Şekil 4-33 Senkron 5 e Bölen Sayıcı 1. KL Dijital Lojik Lab. 2. KL Modülü 3. KL Modülü 4. Osiloskop DENEYİN YAPILIŞI (a) Asenkron İki Tabanında Yukarı Sayıcı 1. Şekil 4-35 teki devreyi kurmak için bağlantı klipslerini Şekil 4-34 e göre yerleştirin. 4-25

89 Şekil 4-34 Şekil A2 (Clear) girişini SW0 anahtarına, A1 girişini +5V a, F1, F3, F5, F7 çıkışlarını L1~L4 lojik göstergelerine, B1(CK) saat girişini darbe üretecine bağlayın ve frekansı 1KHz olarak ayarlayın. 3. Başlangıçta SW0 anahtarını 1 konumuna getirerek çıkışı sıfırlayın. Daha sonra saymaya başlamak için SW0 anahtarını 0 konumuna getirin. Saat işaretini ve çıkışları osiloskop ile ölçüp, çıkışları Şekil 4-36 ya kaydedin. 4-26

90 Şekil Sayma sürecinde SW0 anahtarı 1 konumuna getirilirse ne olur? (b) Asenkron On Tabanında Yukarı Sayıcı 1. Deneyin bu bölümünde KL modülünün d bloğundaki U4 tümdevresi (7490) kullanılacaktır. Şekil 4-38 de tümdevrenin blok diyagramı verilmiştir. Şekil 4-37 Şekil

91 2. C3, C4, D1, D2 bacaklarını SW0, SW1, SW2, SW3 anahtarlarına, F1~F4 çıkışlarını L1~L4 lojik göstergelerine, A2 girişini SWA anahtarının Q çıkışına, B2 girişini SWB anahtarının Q çıkışına bağlayın. 3. (A) C3, C4, D1, D2 yi toprağa bağlayınız ve A2 ye SWA Q dan işaret gönderin. Çıkıştaki dalga şekillerini ölçüp Şekil 4-39 a kaydedin. (B) C3, C4, D1, D2 yi toprağa bağlayınız ve B2 ye SWB Q dan işaret gönderin. Çıkıştaki dalga şekillerini ölçüp Şekil 4-40 a kaydedin. Şekil 4-39 Şekil

92 4. F1 i B2 ye, A2 yi ise 1KHz frekansındaki darbe üretecine bağlayın. A2 (CK), F1, F2, F3, F4 ü ölçüp Şekil 4-41 e kaydedin. Şekil C3, C4 ü +5V a, D1, D2 yi toprağa bağlayın. Çıkışlar nasıldır? 6. D1, D2 yi +5V a, C3, C4 ü toprağa bağlayın. Çıkışlar nasıldır? 4-29

93 (d) Asenkron İki Tabanında Aşağı Sayıcı 1. Şekil 4-45 teki D flip-flopu devresini kurmak için bağlantı klipslerini Şekil 4-44 e göre yerleştirin. Şekil 4-44 Şekil

94 2. A2 (Clear) girişini SW0 anahtarına, A1 girişini +5V a, B1(CK) saat girişini darbe üretecine bağlayın ve frekansı 1KHz olarak ayarlayın. F2, F4, F6, F8 çıkışlarını ise L5~L8 lojik göstergelerine bağlayın. Çıkışları osiloskop ile ölçüp, çıkıştaki dalga şekillerini Şekil 4-46 ya çizin. Şekil

95 (f) Senkron İki Tabanında Yukarı/Aşağı Sayıcı 1. Şekil 4-51 deki devreyi kurmak için bağlantı klipslerini Şekil 4-50 ye göre yerleştirin. Şekil 4-50 Şekil A2 (Clear), A1 girişlerini SW1, SW2 anahtarlarına, B1(CK) saat girişini darbe üretecine bağlayınız ve frekansı 1KHz olarak ayarlayın. (A) A1 girişine 1 uygulayarak CK, F1, F3, F5, F7 i osiloskop ile ölçüp, çıkıştaki dalga şekillerini Şekil 4-52 ye çizin. 4-35