Ders hakkında" İletişim" Bu derste" Bellek" 12/3/12. BBM 231 Zamanuyumlu dizisel devreler (synchronous sequential logic)"

Benzer belgeler
BBM 231 Zamanuyumlu dizisel devreler (synchronous sequential logic)" Hacettepe Üniversitesi Bilgisayar Müh. Bölümü

Geçtiğimiz hafta# Dizisel devrelerin tasarımı# Bu hafta# Örnek: Sekans algılayıcı# Örnek: Sekans algılayıcı# 12/11/12

BBM 231 Yazmaçların Aktarımı Seviyesinde Tasarım! Hacettepe Üniversitesi Bilgisayar Müh. Bölümü

Bu derste! BBM 231 Yazmaçların Aktarımı Seviyesinde Tasarım! Yazmaç Aktarımı Düzeyi! Büyük Sayısal Sistemler! 12/25/12

Bir devrede bellek elemanı olarak kullanılmak üzere tutucuları inceledik.

Y.Doç.Dr.Tuncay UZUN 6. Ardışıl Lojik Devreler 2. Kombinezonsal devre. Bellek. Bellek nedir? Bir bellek şu üç önemli özelliği sağlamalıdır:

(I) şimdiki. durum (S) belleği. saat. girşi

Bir devrede bellek elemanı olarak kullanılmak üzere latch leri inceledik.

Bilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi

Ardışıl Devre Sentezi (Sequential Circuit Design)

BİL 201 Birleşimsel Mantık (Combinational Logic) Bilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi

BLM 221 MANTIK DEVRELERİ

BÖLÜM 8 MANDAL(LATCH) VE FLİP-FLOPLAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır

ARDIŞIL DEVRELER (Sequential Circuits)

Yrd.Doç.Dr. Celal Murat KANDEMİR. Kodlama (Coding) : Bir nesneler kümesinin bir dizgi (bit dizisi) kümesi ile temsil edilmesidir.

Boole Cebiri ve Temel Geçitler

Sayısal Devreler ve Sistemler (EE203) Ders Detayları

FORMEL DİLLER VE SOYUT MAKİNALAR. Hafta 2

Bölüm 4 Ardışıl Lojik Devre Deneyleri

18. FLİP FLOP LAR (FLIP FLOPS)

BİL 201 Geçit düzeyinde yalınlaştırma (Gate-Level Minimization) Hacettepe Üniversitesi Bilgisayar Müh. Bölümü

Ders Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans:

BLM 221 MANTIK DEVRELERİ

Digital Design HDL. Dr. Cahit Karakuş, February-2018

ARDIŞIL DEVRELER. Çıkışlar. Kombinezonsal devre. Girişler. Bellek

Logical signals. Active high or asserted logic. Logic threshold, yaklasik 1.4 volts. Read H&P sections B.3, B.4, B.5 Read H&P sections 5.1 and 5.

SAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı

DOĞU AKDENİZ ÜNİVERSİTESİ BAHAR BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BLGM-324 BİLGİSAYAR MİMARİSİ

BÖLÜM 9 (COUNTERS) SAYICILAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır

SAYISAL TASARIM. Ege Üniversitesi Ege MYO Mekatronik Programı

yaratırdı), sayma dizisi içinde, bir bit geçişini tetiklemek için kullanılabilecek, bazı diğer biçim düzenleri bulmak zorundayız:

OTOMATİK KONTROL SİSTEMLERİ BLOK DİYAGRAM İNDİRGEME KURALLARI

HDL ile Gelişmiş Sayısal Tasarım (EE 425) Ders Detayları

BÖLÜM Mikrodenetleyicisine Giriş

HDL Dilleri VHDL. Son olarak, spesifik ASIC teknolojisi için devrenin yerleşimi netlist tanımlamalarından gelen diğer araçlarla oluşturulmuş olunur.

Mikroişlemcili Sistemler ve Laboratuvarı

BÖLÜM 1: MADDESEL NOKTANIN KİNEMATİĞİ

BLGM BÖLÜM. Problem Çözme Kavramları (Algoritma ve Akış Şemaları)

ARDIŞIL DEVRELER SENKRON ARDIŞIL DEVRELER

BÖLÜM 10 KAYDEDİCİLER (REGİSTERS) SAYISAL TASARIM. Bu bölümde aşağıdaki konular anlatılacaktır

FPGA ile Gömülü Sistem Tasarımı (EE 525) Ders Detayları

Bu ders boyunca, ilk önce sayısal kontrol sistemlerinin temellerini tanıtıp, daha sonra birkaç temel pratik uygulamasından bahsedeceğiz.

FPGA ile Gömülü Sistem Tasarımı (EE 525) Ders Detayları

Sayısal Tümleşik Devreler ve Sistemler (EE 312) Ders Detayları

Bölüm 4 Yoğunluk Dönüşümleri ve Histogram İşleme

Sayısal Sistemler (MECE 305) Ders Detayları

SAYISAL ELEKTRONİK BÖLÜM 6 BİRLEŞİK DEVRELER (COMBİNATIONAL)

ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY RAPORU. Deney No: 3 FF Devreleri

BÖLÜM 2 SAYI SİSTEMLERİ

SAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı

Otomata Teorisi (BİL 2114)

Bölüm 7 Ardışıl Lojik Devreler

Bölüm 1 Ürüne Genel Bakış

EGE ÜNİVERSİTESİ EGE MYO MEKATRONİK PROGRAMI

Haberleşme Ağları (EE 403) Ders Detayları

BÖLÜM 9 - SENKRON SIRALI / ARDIŞIL MANTIK DEVRELERİ (SYNCHRONOUS SEQUENTİAL LOGİC)

Yrd.Doç.Dr. Celal Murat KANDEMİR

Her bir kapının girişine sinyal verilmesi zamanı ile çıkışın alınması zamanı arasında çok kısa da olsa fark bulunmaktadır -> kapı gecikmesi

Verilog HDL e Giriş Bilg. Yük. Müh. Selçuk BAŞAK

5. LOJİK KAPILAR (LOGIC GATES)

Bölüm Bazı Temel Konseptler

SAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı

Bu deney çalışmasında kombinasyonel lojik devrelerden decoder incelenecektir.

BM312 Ders Notları

x86 Ailesi Mikroişlemciler ve Mikrobilgisayarlar

BM-311 Bilgisayar Mimarisi

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

BSE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits)

İSTANBUL TEKNİK ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRELERİ LABORATUVARI DENEY RAPORU

BM-311 Bilgisayar Mimarisi

Bölüm 4 Ardışıl Lojik Devre Deneyleri

Çoktan Seçmeli Değerlendirme Soruları Akış Şemaları İle Algoritma Geliştirme Örnekleri Giriş 39 1.Gündelik Hayattan Algoritma Örnekleri 39 2.Say

Elektronik Devreler I (EE 201) Ders Detayları

C++ Programming: Program Design Including Data Structures, Third Edition. Bölüm 1: Bilgisayarlar ve Programlama Dillerine Kısa Bakış

KENAR TETİKLEMELİ D FLİP-FLOP

ÖDEV (Vize Dönemi) CEVAPLAR. 1. Ekrana Merhaba Dünya! yazdıran algoritmanın akış diyagramını çiziniz ve sözde kod olarak yazınız.

EEM122SAYISAL MANTIK SAYICILAR. Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol

C-Serisi PLC İleri Seviye Eğitim

Algoritma ve Akış Diyagramları

KAYNAK KİTAP: 1-DIGITAL DESIGN PRINCIPLES & PRACTICES PRINCIPLES & PRACTICES PRINCIPLES & PRACTICES. PRENTICE HALL. Yazar: JOHN F.

NECMETTİN ERBAKAN ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY FÖYÜ

Fatih Üniversitesi Elektrik ve Elektronik Mühendisliği Bölümü EEM 316 Haberleşme I LAB SINAVI DARBE GENLİK MODÜLASYONU (PWM)

BÖL-1B. Fatih University- Faculty of Engineering- Electric and Electronic Dept.

Fatih University- Faculty of Engineering- Electric and Electronic Dept.

BİÇİMSEL DİLLER VE OTOMATLAR

Ek 20: Digital Design Bologna


Bilgisayar Mimarisi ve Organizasyonu Giriş

HACETTEPE ÜNİVERSİTESİ BAHAR DÖNEMİ

C PROGRAMLAMA YRD.DOÇ.DR. BUKET DOĞAN PROGRAM - ALGORİTMA AKIŞ ŞEMASI

Bilgisayarların Gelişimi

Bilişim Sistemleri. Modelleme, Analiz ve Tasarım. Yrd. Doç. Dr. Alper GÖKSU

Programlanabilir Devreler

DOĞU AKDENİZ ÜNİVERSİTESİ BAHAR BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BLGM-324 BİLGİSAYAR MİMARİSİ DENEY #6

DİNAMİK - 7. Yrd. Doç. Dr. Mehmet Ali Dayıoğlu Ankara Üniversitesi Ziraat Fakültesi. Tarım Makinaları ve Teknolojileri Mühendisliği Bölümü

DOKUZ EYLÜL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ DEKANLIĞI DERS/MODÜL/BLOK TANITIM FORMU. Dersin Kodu: CME 2006

DENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi

Fonksiyon Blokları Açıklamaları

TEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI

İTKİLİ MOTORLU UÇAĞIN YATAY UÇUŞ HIZI

Transkript:

2/3/2 ers hakkında" ykut Erdem aykut@cs.hacettepe.edu.tr Oda: el: 297 75 / 46 Ofis Saati: Carşamba 5:-6: M 23 Zamanuyumlu dizisel devreler (synchronous sequential logic)" etbook: Mano and Ciletti, igital esign Pearson, 4th Edition Hacettepe Üniversitesi ilgisayar Müh. ölümü İletişim" u derste" ers hakkındaki duyurular ve mesajlaşma için yı kullanacağız: https://www.piazza.com/hacettepe.edu.tr/fall22/bbm23 izisel devreler (sequential circuits) Mandallar (latches) İkidurumlular (flip-flops) izisel devrelerin analizi izisel devrelerin tasarımı 4 ellek" izisel devreler (sequential circuits)" irleşimsel devreler (combinational circuit), şimdiki çıkışları yalnız şimdiki girişlerine bağlı devrelerdir. izisel devreler (sequential circuits), şimdiki çıkışları sadece şimdiki girişlerine değil aynı zamanda önceki girişlere de bağlı olan devrelerdir. u tür devreler bellek öğeleri barındırırlar. Inputs Outputs circuit ir sayıyı bilgisayarda nasıl saklayabiliriz? En basit durum: bir bit lik bilginin saklanması C Önceki C Sınraki C bit lik bir belleğin bir kara kutu olarak gösterimi : ontrol girişi = olduğu sürece C nin değeri aynı kalır Eğer = ise, C nin değeri dan veya den a değişir u devre istendiği gibi çalışmaz! Neden? - salınır (oscillates).. Memory elements 5 6 Source: ichard Feynman, Lectures on Computa>on Figure Number: 5 Mano/Ciletti igital esign, 4e CFLPV 27 by Prentice Hall, Inc. Pearson Company

2/3/2 Saatli dizisel devreler" Saatli dizisel devrelerin tasarımında N, O, NO,.. gibi geçitlerin yanı sıra ikidurumlular (flip-flops) diye adlandırılan bellek öğeleri de kullanılır. ir ikidurumlu tek bitlik bilgiyi saklayabilen bellek ögeleridir. Inputs circuit pulses (a) lock diagram (b) iming diagram of clock pulses Flip-flops Outputs 7 Mandallar (latches)" Mandallar (latches) (sinyal seviyesindeki değişim yerine) sinyal seviyesi ile tetiklenen ve saat kullanmayan bellek öğeleridir. Mandallar ikidurumluların oluşturulmasında kullanılan temel devrelerdir. S türü mandal (S: Set, : eset, : Çıktı) (reset) S (set) (a) Logic diagram S (after S, ) (after S, ) (forbidden) (b) Function table 8 Mandallar (latches)" NN geçitler ile S türü mandal S (set) (reset) (a) Logic diagram S türü mandal olarak da gösterilmektedir. S (after S, ) (after S, ) (forbidden) (b) Function table Mandallar (latches)" S türü mandalın işleyişi mandalın durumunun ne zaman değişeceğini kontrol eden ek bir giriş sinyalı ile ayarlanabilir. S En (a) Logic diagram En S X X Net state of No change No change ; reset state ; set state Indeterminate (b) Function table 9 Mandallar (latches)" türü mandal (şeffaf (transparent) mandal) Mandallar (latches)" Mandalların grafik gösterimleri En Net state of En X No change ; reset state ; set state S S (a) Logic diagram (b) Function table türü mandalda S and girişlerini aynı anda hiçbir zaman değeri alamamaktadır. Çıkışı, Enable girişi olduğu sürece veri girişindeki değişimleri yansıtmaktadır. S S En 2 2

2/3/2 ir mandalın durumu En = olduğu zaman değişmektedir. ir mandalın kontrol girişi (En) bir saat sinyali üreticisine bağlandığında, durum değişimleri En = olur olmaz başlar. ir mandalın durumu, saat vuruşu (clock pulse) aktif seviyede kaldığı sürede sürekli değişip durabilir. (a) esponse to positive level İkidurumlular (flip-flops), ortak bir saat barındıran dizisel devrelerin düzgün çalışabilmeler için tasarlanmıştır. 3 İkidurumlular, mandalların tersine ancak sinyal seviyesindeki değişimler ile tetiklenebilirler. (b) Positive-edge response (c) Negative-edge response türü ikidurumulu (iki türü mandal ile) En latch (master) Y En latch (slave) 4 türü pozitif kenarlar ile tetiklenen (positiveedge-triggered) ikidurumlu (üç S türü mandal ile) türü ikidurumluların grafik gösterimleri S (a) Positive-edge (a) Negative-edge 5 6 türü ikidurumlu türü ikidurumlu (a) From flip-flop (b) From flip-flop (c) Graphic symbol (a) Circuit diagram = + (b) Graphic symbol =, = => =? =, = => =? = = => =? = = => =? 7 = = + = => =? = => =? 8 3

2/3/2 İkidurumluların sonraki durum çizelgeleri" İkidurumluların sonraki durum çizelgeleri" İkidurumluların mantıksal özellikleri, işleyişlerini belirten çizelgeler ile ifade edilebilir. (t): şimdiki durum (saat kenarı uygulanması öncesindeki) (t +): sonraki durum (bir saat vuruşu sonrasındaki) 9 2 İkidurumluların sonraki durum denklemleri" Sonraki durum çizelgeleri, ilgili denklemler ile de ifade edilebilir: Zamanuyumsuz (asynchronous) girişlere sahip ikidurumlular" üşük-düzey zamanuyumsuz reset e sahip pozitif kenarlar ile tetiklenen türü bir ikidurumlu ata türü ikidurumlu (t +) = türü ikidurumlu (t +) = + türü ikidurumlu (t +) = S eset (b) Graphic symbol X X 2 eset (b) Function table 22 Saatli dizisel devrelerin analizi" Örnek: Saatli dizisel devrelerin analizi" Saatli bir dizisel devrenin davranışı, giriş, çıkış ve sahip olduğu ikidurumluların durumlarından belirlenir. urum denklemi, S(t +) = f (S(t), (t)) S(t+): sonraki durum S(t): şimdiki durum (t): şimdiki girişler (t+) =(t)(t)+(t)(t) (t+)= (t)(t) y(t)=((t)+(t)) (t) Şimdiki çıktı, y(t) = g(s(t), (t)) y (t+) =+ (t+)= 23 y(t)=(+) 24 4

2/3/2 Örnek: Saatli dizisel devrelerin analizi" (t+) =+ (t+)= y(t)=(+) Örnek: Saatli dizisel devrelerin analizi" m ikidurumlu ve n girişe sahip dizisel bir devre 2 m+n sıra barındıran bir çizelge ile ifade edilir. oplam 2 n sıralı başka bir çizelge de kullanılabilir. 25 26 urum çizeneği (state diagram)" ir durum çizelgesi grafiksel olarak bir durum çizeneği (state diagram) ile de gösterilebilir. türü ikidurumlular ile analiz" Örnek: = y Present state Net Inputs state / / / / / / / y (a) Circuit diagram y (b) State table,,, / 27, (c) State diagram 28 türü ikidurumlular ile analiz". İkidurumlu giriş denklemlerini şimdiki durum ve giriş değişkenleri cinsinden belirle. 2. (a) arşılık gelen ikidurumluların sonraki durum çizelgesini kullanarak durum çizelgesi için sonraki durum değerlerini belirle, veya 2. (b) Giriş denklerini ikidurumluların sonraki durum denklemlerine koy ve karşılık gelen durum denklemlerini elde et. aha sonra durum çizelgesinden sonraki durum değerlerini belirle. 29 türü ikidurumlular ile analiz" = = = = + = 3 5

2/3/2 türü ikidurumlular ile analiz" türü ikidurumlular ile analiz" (t+) = + (t+) = + = + ( ) = + + = + ( ) = + + 3 32 türü ikidurumlular ile analiz" urum çizeneği (state diagram) S S3 türü ikidurumlular ile analiz" y S S2 33 reset (t+) = = + = = y = / / (t+) = () + () (a) Circuit diagram ( = + + 34 (t+) = türü ikidurumlular ile analiz" / / Mealy ve Moore modelleri" izisel devreler, sonlu özdevinir modelinin (finite state machine) iki alt türü ile ifade edilebilir: Mealy modelinde çıkış hem şimdiki durum hem de girişin bir fonksiyonudur. Moore modelinde çıkış sadece şimdiki durumun bir fonksiyonudur. Mealy Machine Inputs Net State Logic State egister Output Logic Outputs (Mealy-type) / / (a) Moore Machine (b) State diagram Inputs Net State Logic State egister Output Logic Outputs (Moore-type) 35 (b) 36 6

2/3/2 Mealy ve Moore modelleri" Moore modelinde çıkışlar bir saat yardımıyla eşzamanlanırlar. Mealy modelinde çıkışlar eğer girişler saat döngüsü (clock cycle) boyunca değişebilir. ir Meali modeli devreyi eşzamanlamak için girişlerin saat ile eşzamanlı olması ve çıkışların da daima bir saat kenarından hemen önce örneklenmesi gerekmektedir. 37 urum indirgemesi (state reduction)" Eğer iki durum her bir olası giriş için aynı çıkışı veriyor ve devreyi aynı veya eş bir duruma sürüklüyor ise o iki durum eş (equivalent) durumlar olarak adlandırılır. irbirine eş iki durum varsa, bu durumlardan herhangi biri giriş-çıkış ilişkilerini değiştirmeden çıkartılabilir. urum sayısının azaltılması niçin önemlidir? ir devrenin gerçekleştirilmesi sırasında kullanılması gereken ikidurumlu sayısında azaltmaya gidilebilir (ancak bu durumda devrenin birleşimsel (combinatorial) kısmı daha karmaşık bir hal alabileceği göz önüne alınmalıdır). 38 Örnek: Örnek: urum indirgemesi" / / a / / / / b c Örnek: Örnek: urum indirgemesi" g / / / / d / / f / e state input output / a b c d s f f 39 e ve g durumları birbirine eş! g durumunu çıkar. 4 Örnek: urum indirgemesi" Yeni durum çizelgesi: Örnek: urum indirgemesi" İndirgenmiş durum çizelgesi: d ve f durumları birbirine eş! f durumunu çıkar. rtık hiçbir durum birbirine eş değil! ur.. 4 42 7

2/3/2 Örnek: urum indirgemesi" / / a / / / / b a / / / c / / / / / e b g d e / / / / / / f / d / / / 43 c urum ataması (state assignment)" urumlara birbirinden farklı ikili değerler ataması oplam m duruma sahip bir devre için kullanılacak kodlar n bit (2 n m) içermelidir. (2 n m kullanılmayan durum sayısıs) Çeşitli seçenekler: he resulting combinatorial circuit will be different! 44 Örnek: urum ataması " ir önceki örnek için durum sayısı indirgenmiş durum çizelgesi için ikili atamalar e / a / / b / / / d / / / / c izisel devrelerin tasarımı" Verilen tanımdan durum çizeneğini ve durum çizgesini oluştur. Gerekiyorsa durum sayısını azalt. İkili kodlanmış (binary coded) durum çizgesini elde etmek için durumlara ikili sayı değerleri ata. ullanılacak olarak ikidurumluların türünü belirle. asitleştirilmiş ikidurumlu giriş ve çıkış denklemlerini elde et. evre şemasını çiz. 45 46 Örnek: Sekans algılayıcı" Üç veya daha fazla ardışık gelen leri içeren bit dizgilerini algılayan bir devrenin tasarımı evrenin durum çizeneği: S / S / Örnek: Sekans algılayıcı" türü ikidurumlular kullanarak gerçekleştirme ört farklı durumu ifade etmek için iki türü ikidurumlu S / S / S 3 / S 2 / 47 S 3/ S 2/ 48 8

2/3/2 Örnek: Sekans algılayıcı" Örnek: Sekans algılayıcı" m m m 3 m 2 m m m 3 m 2 m 4 m 5 m 7 m 6 (t+) = (,, ) = Σ(3,5,7) (t+) = (,, ) = Σ(,5,7) y(,, ) = Σ(6,7) 49 m m m 3 m 2 y 5 Örnek: Sekans algılayıcı" Uyarma gereksinimi çizelgesi (ecitation tables)" evre tasarımında türü ikidurumlular kullanıldığında, giriş denklemleri doğrudan sonraki durumlardan hesaplanabilir. ncak ve türü ikidurumlular kullanıldığında bu kolay yol izlenemez. u amaçla durum çizelgesi ve giriş denklemleri arasındaki fonksiyonel ilişkiyi gösteren ve uyarma gereksinimi çizelgesi (ecitation tables) olarak adlandırılan bir çizelge kullanılmalıdır. y 5 52 Uyarma gereksinimi çizelgesi (ecitation tables)" ve tipi ikidurumlular için uyarma gereksinimi çizelgeleri türü ikidurumlular ile İkidurumlu girişleri, durum çizelgesi ve tipi ikidurumlunun uyarma gereksinimi çizelgesinden bulunur. 53 54 9

2/3/2 türü ikidurumlular ile m m m3 m2 m m m 3 m 2 X X X X türü ikidurumlular ile X X X X m 4 m 5 m 7 m 6 m m m 3 m 2 X X m m m 3 m 2 X X m 4 m 5 m 2 m 6 X X X X ( ) 55 56 türü ikidurumlular ile 3 bit lik ikili sayaç urum çizeneği: türü ikidurumlular ile dan a olan değişimi incele 57 58 2 m m m3 m2 türü ikidurumlular ile 2 m m m 3 m 2 2 m m m 3 m 2 2 2 2 2 2 59