SAYISAL DEVRELER. Analog - Sayısal (Dijital) İşaretler:

SYISL DEVRELER Yrd.Doç.Dr. Feza UZLU İstanbul Teknik Üniversitesi ilgisayar Mühendisliği ölümü www.buzluca.info/sayisal. nalog - Sayısal (Dijital) İşaretler: Gerçek dünyada karşılaştığımız bir çok fiziksel büyüklüğün (akım, gerilim, sıcaklık, ışık şiddeti vb.) değeri sürekli bir aralık içinde değişmektedir. Sınırlar arasındaki her türlü olası değeri alabilen bu tür işaretlere analog işaretler denir. İkili (binary) sayısal işaretler ise belli bir anda sadece olası iki değerden birini alabilirler: -, yüksek alçak, doğru yanlış, açık - kapalı. V V H L t t nalog işaret İkili sayısal işaret.2

Sayısal Sistemlerin vantajları: Eskiden analog sistemlerin kullanıldığı bir çok alanda günümüzde daha avantajlı olduğundan sayısal sistemler kullanılmaktadır. Örnekler: Fotoğrafçılık, video, ses kayıtları, otomobil motorları, telefon sistemleri vb. Sayısal Sistemlerin vantajları: ir sayısal sisteme belli bir giriş kümesi defalarca uygulandığında hep aynı çıkış kümesi elde edilir. urada aynı giriş kümesinin uygulanması demek her defasında aynı değer dizisinin aynı sırada uygulanması demektir. nalog sistemler ise çevre koşullarından daha çok etkilenirler. Sayısal tasarım (lojik tasarım) dayandığı matematiksel temeller açısından daha kolaydır. yrıca sayısal sistemleri test etmek ve hatalardan arındırmak da analog sistemlere göre daha kolaydır. Esneklik ve programlanabilirlik. Günümüzde sayısal sistemleri programlanabilir bilgisayarlar şeklinde gerçeklemek mümkündür. u sayede aynı tasarım yeni gereksinimlere göre yeniden programlanarak tekrar kullanılabilmektedir. Sayısal verileri bilgisayar ortamında saklamak ve işlemek mümkündür. Sayısal sistemler daha hızlı çalışmaktadır. Sayısal sistemler küçülmekte ve ucuzlamaktadır. Sayısal sistemler gelişmeye devam ediyor..3 Sayısal Devre Gerçekleme şamaları: Gerilim Sıcaklık kım asınç Hız Görüntü nahtar Gerçek Dünya Fiziksel Dünya Problem Domeni, ve, veya tümleme Matematiksel Dünya HDL Program (Hardware Description Language) Modelleme,soyutlama Tasarım Gerçekleme.4

Sayısal Kodlama: Sayısal sistemler ikili sayısal işaretler üzerinde işlemler yaptıklarından sadece iki farklı değeri işleyebilirler. u nedenle sayısal devreler yardımıyla üzerinde işlem yapılacak olan fiziksel büyüklüklere (gerilim, sıcaklık vs.) ve her türlü veriye (harf, sayı, renk, ses) ikili sayılar karşı düşürülür. Örneğin 8 basamaklı (8 bitlik inary digit ) bir ikili sayı kullanarak 2 8 tane (256) farklı şey ifade edebiliriz. unlar 256 farklı renk, 256 sembol, ile 255 arası tamsayılar, ile 256 arası tamsayılar, -28 ile +27 arası tamsayılar olabilir. ir ikili değerin (Örneğin ) ne anlama geldiğine o değeri kullanacak olan sistem (donanım ya da yazılım sistemi olabilir) ya da kişi belirler. u değer bir sayı da olabilir bir renk de. Özellikle sayıların kodlanması büyük önem taşır. u konu mikroişlemci sistemleri dersinde ele alınacaktır. u derste bazı temel kodlama yöntemlerine ilişkin bilgiler verilecektir..5 D (inary oded Decimal) İkili kodlanmış onlu sayılar: -9 arasındaki rakamlara 4 bitlik bir ikili kod karşı düşürülür. Doğal D: Sayı: Kod: : : 2: 3: 4: Sayı: Kod: 5: 6: 7: 8: 9: Örnek: Sayı: 85 Kod: rtıklı kodlamadır. Çünkü 4 bit ile 6 farklı kodlama yapılabilmekte ancak bunlardan sadece tanesi kullanılmaktadır. D sayılar üzerinde işlem yapmak zor olduğundan günümüz bilgisayarlarında sayıları göstermek için bu kodlama kullanılmamaktadır..6

ğırlıklı Kodlama: itlerin konumlarına birer ağırlık verilir. Doğal ikili kodlama: Sayıların ağırlıklı kodlama ile 2 tabanında gösterilmesidir. Örneğin: = 2 4 + 2 3 + 2 2 + 2 + 2 = 26 Soldaki ilk basamağa yüksek anlamlı bit (Most Significant it MS) Sondaki basmağa düşük anlamlı bit (Least Significant it LS) denir. ilgisayarlarda sayıları göstermek için doğal ikili kodlama kullanılır. Hamming uzaklığı: n uzunluğundaki iki kod sözcüğünün arasındaki Hamming uzaklığı, o sözcüklerdeki aynı sırada olup değerleri farklı olan bileşenlerin sayısıdır. Örneğin: ile arasındaki uzaklık 2 dir. itişik kodlar: ir birini izleyen sayılara karşı gelen kodlar arasındaki uzaklık ise o kodlama bitişiktir. yrıca son sayı ile ilk sayı arasındaki uzaklık da olursa kod çevrimlidir..7 Örnek: Çevrimli bir D kodu (doğal D den farklı) Sayı: Kod: Sayı: Kod: : 5: : 6: 2: 7: 3: 8: 4: 9: Gray Kodu: 2 n elemanlı bir küme için 2 tabanında artıksız ve çevrimli bir kodlama yapılırsa gray kodu elde edilir. Örnek: 2 bitlik bir Gray kodu: Sayı: Kod: : : 2: 3:.8

Sayıların ilgisayarda Gösterilimi u derste tamsayıların gösterilimine ilişkin bilgiler verilecektir. Kayan noktalı (floating point) sayıların gösterilimi ilgisayar Mimarisi dersinde ele alınmaktadır (kz. http://www.buzluca.info/mimari). Sayılar kodlanmadan önce işaretsiz ya da işaretli sayılarla çalışılacağı belirlenmelidir. Çünkü işaretsiz ve işaretli sayıların kodlanmasında farklı yöntemler kullanılmaktadır. İşaretsiz (Unsigned) Sayıların Kodlanması: ilgisayarlarda işaretsiz tamsayıların ifade edilmesinde doğal ağırlıklı ikili kodlama kullanılır. Örnek: 25 = ( ) 2 = 2 7 + 2 6 + 2 5 + 2 4 + 2 3 + 2 2 + 2 + 2 25/2 = 7 kalan (düşük anlamlı bit Least Significant it LS ) son basmak 7/2 = 53 kalan 53/2 = 26 kalan 26/2 = 3 kalan 3/2 = 6 kalan 8 bit ile ifade edilebilecek en büyük işaretsiz sayı: 2 = 255 8 bit ile ifade edilebilecek en küçük işaretsiz sayı: 6/2 = 3 kalan 2 = 3/2 = kalan /2 = kalan (yüksek anlamlı bit Most Significant it MS ) ilk basamak.9 İşaretli (Signed) Sayıların Kodlanması: Pozitif ve negatif sayıları ayırt etmek için ikili sayının ilk basamaktaki en yüksek anlamlı bitine bakılır. ile başlayan sayıların pozitif, ile başlayan sayıların negatif olduğu kabul edilir. Pozitif sayıların kodlanmasında (işaretsiz sayılarda olduğu gibi) doğal ağırlıklı ikili kodlama kullanılır. Dikkat edilmesi gereken nokta sayının ile başlamasıdır. una göre 8 bit ile temsil edilebilecek pozitif işretli sayılar: ile arasında (yani ile +27 arasında) değişecektir. Negatif sayıların kodlanmasında 2 ye tümleme yöntemi kullanılmaktadır. u yöntemde pozitif bir sayının 2 ye tümleyeni hesaplandığında o sayının negatif gösterilimi elde edilmiş olur. ir sayının 2 ye tümleyenini elde etmek için Önce sayı e tümlenir, yani lar, ler yapılır, e tümlenmiş sayıya eklenir. 2 ye tümleme yöntemi aritmetik işlemlerde kolaylık sağladığı için tercih edilmektedir..

Negatif Sayılara Örnekler: 8 bitlik +5 : e tümleme : ekleme : + Sonuç -5 : 4 bitlik +7 : e tümleme : ekleme : + Sonuç -7 : 2 ye tümleme işlemi bir sayının işaretini değiştirmek için kullanılır. ir negatif sayıya 2 ye tümleme işlemi uygulandığında o sayının pozitif değeri elde edilmiş olur. Negatif bir sayının pozitif yapılması: 8 bitlik -5 : e tümleme : ekleme : + Sonuç -5 :. İşaretli sayılar bir grafik üzerinde gösterilebilir. şağıda 4 bitlik sayılar gösterilmiştir. Çıkarma yönü Toplama yönü 4 bit ile ifade edilebilecek mutlak değeri en büyük negatif sayı = -8 Mutlak değeri en küçük negatif sayı = - 8 bit mutlak değeri en büyük negatif sayı = -28 Mutlak değeri en küçük negatif sayı = -.2

İkili Sayıların Uzatılması Sayısal istemlerde ikili sayılar için belli uzunlukta yerler (bellek gözleri) ayrılır. azı durumlarda daha az bit ile ifade edilebilen bir sayıyı daha büyük bir yere yazmak ya da daha uzun bir sayı ile işleme sokmak gerekebilir. u durumda kısa olan sayı uzatılır. Örneğin 4 bitten 8 bite veya 8 bitten 6 bite uzatma. Uzatma işleminde sayının işaretsiz ya da işaretli olmasına göre farklı yollar izlenir. İşaretsiz Sayılar: Sayının başına (yüksek anlamlı kısmına) gerektiği kadar sıfır eklenir. Örnek: 4 bitlik 3 : 8 bitlik 3 : Örnek: 4 bitlik 9 : 8 bitlik 9 : İşaretli Sayılar: Sayının başına (yüksek anlamlı kısmına) sayının işareti gerektiği kadar eklenir. una işaret uzatma (sign extension) denir. Örnek: 4 bitlik +3 : 8 bitlik +3 : Örnek: 4 bitlik -7 : 8 bitlik -7 : Örnek: 4 bitlik - : 8 bitlik - :.3 6 Tabanının Kullanılması Decimal inary Hexadecimal Sayısal devrelerin yapıları 2 li sayıların kullanılmasını zorunlu hale getirmiştir. ncak 2 li sayıların yazılması ve okunması uzunlukları nedeniyle zor olmaktadır. u nedenle kağıt üstündeki gösterilimlerde kolaylık sağladığı için 6 tabanında (hexadecimal) sayılar kullanılmaktadır. 2 li 6 lı Dönüşüm: 2 li sayı 4 bitlik gruplar halinde yazılır, Her dörtlüiçin 6 lık karşılığı yazılır. Örnek: 2 = (İkili - inary) = 5 D (Onaltılı - Hexadecimal) tabanına dönüşüm : 5D 6 = (5 x 6) + 3 = 93 Sonuç: 2 = 5D 6 = 93 2 2 3 3 4 4 5 5 6 6 7 7 8 8 9 9 2 3 D 4 E 5 F 6 tabanındaki sayıları göstermek için genellikle $ ve h simgeleri kullanılır. Örnek: $5D veya 5Dh..4

Sayısal Sistemlerde Toplama ve Çıkarma İşlemleri ilgisayarlarda tamsayı aritmetik işlemleri ritmetik/lojik irim (L) tarafından yapılır (rithmetic Logic Unit LU). Tamsayı toplama ve çıkarma işlemleri işaretsiz ve işaretli sayılar üzerinde aynı şekilde yapılır. ncak çıkan sonucun yorumlanması işaretsiz ve işaretli sayılarda farklı olmaktadır. Farklı uzunluklarda sayılar ile işlem yaparken kısa sayının uzatılması gerekir. Uzatma işlemi işaretsiz ve işretli sayılarda farklı olur. (kz..3) Toplama: İşaretsiz Tamsayılar: n bitlik iki işaretsiz sayının toplanması sonucu n+ bitlik bir sayı oluşabilir. (n+). bit elde (carry) adını alır. Örnek: 8 bitlik işaretsiz sayıların toplanması : 7 + : 99 : 26 Elde oluşmadı. : 255 + : : 256 Elde oluştu. a b Elde Sonuç.5 Toplama: İşaretli Tamsayılar: İşlem işaretsiz sayılarda olduğu gibi yapılır. ncak sonucun yorumlanması farklıdır. n bitlik işaretli iki sayının toplanması sonucu (n+). bit oluşursa bu bit göz ardı edilir. Örnek: 8 bitlik işaretli sayıların toplanması : - + : + : : - + : - : -2 Göz ardı edilir. İşaret (+) Göz ardı edilir. İşaret (-) Dikkat: Eğer n bitlik sayılarla çalışılıyorsa işaret her zaman (sağdan sola doğru sayıldığında) n. bittir (n+. değil)..6

Taşma (Overflow): İşaretli sayılarda toplama sonucu oluşan değer n bit ile gösterilemeyebilir. Örneğin 8 bit ile gösterilebilecek sayılar -28, +27 arasındadır. Oluşan sonuç bu aralığın dışına çıkıyorsa taşma oluşur. Toplama sonucunda taşma oluştuğu toplanan sayıların ve sonucun işaretinden anlaşılır. Toplamada iki durumda taşma oluşabilir: poz + poz neg ve neg + neg poz Örnek: :+27 + : +2 : Gösterilemiyor İki pozitif sayı toplandı. Sonuç negatif çıktı. Taşma vardır. Not: n+. bit oluşmadı. u bit göz ardı edilir. :-28 + : - :Gösterilemiyor İki negatif sayı toplandı. Sonuç pozitif çıktı. Taşma vardır. Not: n+. bit oluştu. u bit göz ardı edilir..7 Çıkarma: ilgisayarlar, çıkarma işlemi için çıkartılacak olan sayının işaretini değiştirip (2 ye tümleyip) diğer sayı ile toplarlar. öylece tek bir toplama devresi ile hem toplama hem çıkarma yapmak mümkün olur. İşaretsiz Tamsayılar: n bitlik iki işaretsiz sayı arasında 2 ye tümleyen yöntemine göre çıkarma yapıldığında n+. bit oluşursa sonuç geçerlidir, borç (borrow) yoktur. Eğer n+. bit oluşmazsa (sıfırsa) birinci sayı ikinciden küçüktür, borç vardır. Örnek: 8 bitlik işaretsiz sayılar ile çıkarma : 5 - : : - : 5 2 ye tümleme 2 ye tümleme : 5 + :- : 4 Elde oluştu : orç Yok : + :-5 : orç(sonuç negatif) Elde oluşmadı : orç Var.8

Çıkarma: İşaretli Tamsayılar: İşaretli tamsayılar arasındaki çıkarma da işaretsizlerde olduğu gibi 2 ye tümleyen yöntemine göre yapılır. Elde biti göz ardı edilir. Toplama da olduğu gibi işaretli sayıların çıkarılmasında da taşma olabilir. Çıkarmada iki durumda taşma oluşabilir: poz - neg neg ve neg - poz poz Örnek: 8 bitlik işaretli sayılar ile çıkarma : 5 - :2 2 ye tümleme : 5 + :-2 : 2 ye tüm.::-7 İşaret sonuç negatif : -3 - : 27 2 ye tümleme Neg poz = poz. Taşma vardır. : -3 + :-27 : İşaret biti, Sonuç pozitif..9 Elde (arry), orç (orrow), Taşma (Overflow) Kavramlarının Özeti Elde: İşaretsiz sayıların toplanmasında oluşabilir. Sonucun n bite sığmadığını (n+). bitin gerekli olduğunu gösterir. orç: İşaretsiz sayıların çıkartılmasında oluşabilir. irinci sayının ikinciden küçük olduğunu, sonucun negatif çıktığını gösterir. 2 ye tümleyen yöntemine göre yapılan çıkarmada n+. bit oluşursa borç yoktur. Taşma: Sadece işaretli sayılar üzerinde yapılan toplama ve çıkarma işlemlerinde oluşur. Sonucun, ayrılan bit sayısı ile ifade edilemediğini gösterir. Taşma olduğu, işleme giren sayıların ve sonucun işareti incelenerek anlaşılır. şağıdaki durumlar oluştuğunda taşma var demektir: poz + poz neg poz neg neg neg + neg poz neg poz poz.2

oole ebri ={,} kümesi üzerinde tanımlı İkili işlemler: VEY, VE { +, } irli işlem: Tümleme { ' } ksiyomlar: a b b a a + b b a Tümleme a a'.kapalılık: a + b a b 2.Değişme: a + b = b + a a b = b a 3.irleşme: a + (b + c) = (a + b) + c a (b c) = (a b) c 4.Etkisiz eleman: a + = a a = a 5.Dağılma: a + (b c) = (a + b) (a + c) a (b + c) = (a b) + (a c) 6.Tümleme: a + a' = a a' =.2 Özellikler ve Teoremler: urada gösterilen tüm özellikler ve teoremler oole cebrinin tanımında yer alan işlemler ve aksiyomlar ile kanıtlanabilirler.. Yutma: a + = a = 2. Dönüşme (Involution): (a')' = a 3. Sabit kuvvet (Idempotency): a+a+a+.+a = a 4. Soğurma (bsorption): a + a b = a a a a a = a a (a+b) = a 5. De Morgan Teoremi: (a + b +...)' = a' b'... (a b...)' = a' + b' +... Genel De Morgan Teoremi: f'(,2,...,n,,,+, ) = f(',2',...,n',,,,+) İkili işlemler arasında ilişki sağlar: ve + arasında.22

6.Düalite ir lojik ifadenin düali, yerine +, + yerine, yerine, yerine, koyarak ve değişkenler değiştirilmeden elde edilir. Kanıtlanan her teorem düali için de geçerlidir. a + b +... a b... Genelleştirilmiş düalite: f (,2,...,n,,,+, ) f(,2,...,n,,,,+) De Morgan Teoreminden farklıdır Teoremlerin kanıtları arasında ilişki sağlar Lojik ifadelerin dönüştürülmesini sağlayan bir yöntem değildir..23 İşlemler rası Öncelik: ir lojik ifade değerlendirilirken işlemler arasındaki öncelik yüksekten öncelikten başlayarak şöyledir:. Parantez, 2. Tümleme, 3. VE, 4. VEY Teoremlerin Kanıtlanması: a) ksiyomlar ile Teorem: Y + Y' = Dağılma Y + Y'= (Y + Y') Tümleme (Y + Y') = () Etkisiz () = Teorem: + Y = Etkisiz + Y = + Y Dağılma + Y = ( + Y) Yutma ( + Y) = () Etkisiz () =.24

Teoremlerin Kanıtlanması: b) Doğruluk Tablosu De Morgan: ( + Y)' = ' Y' ( Y)' = ' + Y' Y ' Y' ( + Y)' ' Y' Y ' Y' ( Y)' ' + Y'.25 Teoremler lojik ifadelerin sadeleştirilmesinde kullanılabilir. Örnek: Z = ' + ' + ' + = ' + ' + ' + + = ' + + ' + ' + = (' + ) + ' + ' + = () + ' + ' + = + ' + ' + + = + ' + + ' + = + (' + ) + ' + = + () + ' + = + + (' + ) = + + () = + +.26

Lojik İfadeler (Expressions) Lojik ifade, değişkenlerin, sabitlerin ve işlemlerin kurallara uygun şekilde yazılmış sonlu kombinezonudur. = (x, x 2,... x n ), Her x i {,} olmak üzere E() şeklinde gösterilir. E ve E 2 lojik ifade ise, E ', E 2 ', E + E 2, E E 2 gibi tüm kombinezonlar da birer lojik ifadedir. Lojik İfadelerin Yapıları: Monoform ifadelerde değişkenlerin sadece kendileri ya da sadece tümleyenleri bulunur. iform ifadeler belli bir x değişkenine göre tanımlanırlar. x'e göre biform bir ifadede hem x hem de tümleyeni bulunur. Çarpım ifadeleri, değişkenlerin sadece lojik çarpımlarından oluşurlar. Örnek: ab'cd Çarpım (product) yerine monom sözcüğü de kullanılır. Toplam ifadeleri, değişkenlerin sadece lojik toplamlarından oluşurlar. Örnek: a'+b'+c+d Toplam (sum) yerine monal sözcüğü de kullanılır. Çarpım böleni, bir çarpımdan (monomdan) bir ya da daha fazla değişken kaldırıldığında elde edilen çarpım ifadesidir. Örnek: ab'cd nin bazı bölenleri: a, b',c,d,ab', b'c, acd,b'd.27 İfadelerin yazılma şekilleri: ΣΠ: Lojik çarpımların lojik toplamı ya da monomların veya lanması bc'+ad+a'b gibi ΠΣ: Lojik toplamların lojik çarpımı ya da monalların "ve"lenmesi (a+b+c')(a+d)(a'+b) gibi ir lojik ifadenin değeri: E() ifadesi =(x,... x n ) vektörünün her değeri için ={,} kümesinden bir değer üretir. u değerler ifadenin doğruluk tablosunu oluşturur. Örnek: E() =x x 2 +x 3 ifadesinin doğruluk tablosu x x 2 x 3 E().28

Sıra bağıntısı: 'nin elemanları arasında şu sıra bağıntısı tanımlanır: <, 'den "önce gelir" ya da "küçüktür" diye okunur. una göre vektörleri arasında da bir sıra bağıntısı tanımlanabilir. Eğer vektörünün tüm elemanları 2 vektörünün aynı sıradaki elemanlarından yukarıda tanımlandığı anlamda "küçük"se (önce geliyorsa) ya da eşitse 2 sıralaması geçerlidir. Örnek: =, 2 = ise 2 dir. İki vektör arasında sıra bağıntısı olmayabilir. Örneğin, =, 2 = ise ile 2 arasında sıra bağıntısı yoktur..29 İfadeler üzerinde sıra bağıntısı: E () E 2 () yazılışı, 'in tüm kombinezonları için E 'in alacağı değerlerin E 2 'nin alacağı değerlere eşit ya da küçük olduğunu belirtir. Örnek : x x 2 x 3 E () E 2 () E () in değerini aldığı her giriş kombinezonu için E 2 () de değerini alır. Tüm giriş kombinezonları () uzayı E 2 E E 2 () nin değeri ürettiği (örttüğü) kombinezonlar E () nin değeri ürettiği (örttüğü) kombinezonlar E () E 2 () ise E (), E 2 () yi gerektirir, E () E 2 (), E 2 (), E () i örter..3

E F E ve F lojik ifadeler olmak üzere, E F E E+F ve E F F E+F eşitsizlikleri her zaman geçerlidir. Yutma özellikleri: E+E F = E ve düali E(E+F) = E Kanıt: E(E+F) = EE+EF = E+EF = E(+F) = E E+E' F = E+F ve düali E(E'+F) = E F Kanıt: E+E'F = (E+E')(E+F) = (E+F) = E+F.3 iform kareler: E ve E 2 içinde x olmayan iki ifade olsun: E (x 2,... x n ) ve E 2 (x 2,... x m ) E=x E +x 'E 2 ve düali E D = (x +E D )(x '+E 2D ) ifadeleri x in biform kareleridir. Örnek: x (x 2 +x 3 ')+x '(x 3 +x 4 ), (x +x 2 +x 3 ')(x '+x 3 +x 4 ) ve (x +x 2 x 3 ')(x '+x 3 x 4 ) x 'in biform karelerine dair örneklerdir. Konsensüs: Çarpımların toplamı şeklinde yazılmış olan xe + x'e 2 biform karesinde E E 2 kesişimine konsensüs adı verilir. Toplamların çarpımı şeklinde yazılmış olan (x+e )(x'+e 2 ) biform karesinde E +E 2 toplamı konsensüstür. Teorem: iform kareler konsensüslerini yutarlar. xe + x'e 2 + E E 2 = xe + x'e 2 (x+e )(x'+e 2 )(E +E 2 ) = (x+e )(x'+e 2 ) Teorem: iform kareler arasında dönüşme özelliği vardır. xe + x'e 2 =(x+e 2 )(x'+e ).32

Lojik Fonksiyonlar Lojik fonksiyonlar n kümesi (n elemanlı 2'li kodların kümesi) üzerinde tanımlanırlar ve üçe ayrılırlar: Yalın fonksiyonlar: Çok girişli bir çıkışlı x x 2 x 3 y x x 2 x 3 f y.33 Genel fonksiyonlar: Çok girişli, çok çıkışlı x x 2 x 3 y y 2 x y x 2 f x 3 y 2.34

Tümüyle tanımlanmamış fonksiyonlar: azı giriş kombinezonları için fonksiyonun alacağı değer belirsizdir. Örnek D sayıları arttıran fonksiyon: I I2 I4 I8 O O2 O4 O8 u girişler için devrenin (fonksiyonun) çıkışlarının alacağı değer belirsizdir. elirsiz değerleri göstermek için yerine Φ sembolü de kullanılır. I8 I4 I2 I O8 O4 O2 O.35 Yalın Lojik Fonksiyonlar: n ;! y ; y=f() n kümesinden değer alan kombinezonuna f fonksiyonu uygulandığında kümesinden değer alan bir y değeri elde edilir ve bu değer tektir. Yalın lojik fonksiyonlar n kümesinin kombinezonlarını 2 sınıfa ayırırlar: a) Doğru kombinezonlar sınıfı. f() in değeri karşı düşürdüğü kombinezonlardan oluşur. b) Yanlış kombinezonlar sınıfı. f() in değeri karşı düşürdüğü kombinezonlardan oluşur. n girişli 2**(2**n) adet yalın lojik fonksiyon vardır. İki girişli 6 adet yalın lojik fonksiyon vardır: x y f z.36

2 girişli 6 adet yalın lojik fonksiyon (F F5) Y F F F2 F3 F4 F5 F6 F7 F8 F9 F F F2 F3 F4 F5 VE Y Y Y D Y VEY Y = Y TVEY Y ( VEY Y)' Y' ' TVE Y ( VE Y)'.37 Lojik Fonksiyonların Gösterilişi ynı lojik fonksiyon farklı yöntemler ile gösterilebilir. u fonksiyona ilişkin devre tasarlanırken bu gösterilimlerden uygun olanı kullanılır. Doğruluk Tablosu İle Gösterilim Tüm giriş kombinezonları için çıkışın (veya çıkışların) alacağı değerler tablo halinde yazılır. Sayısal Gösterilim Giriş kombinezonları 2'li sayılarla kodlandığına göre her kombinezona tabanında bir numara verilir. Fonksiyon hangi giriş kombinezonları için lojik "" değeri (ya da lojik "") üretiyorsa o kombinezonların numaraları listelenir..38

Örnek: Tümüyle tanımlanmış, yalın bir fonksiyonun gösterilimi: No x x 2 y 2 3 y=f(x,x 2 )= (,2) ynı fonksiyon lojik üreten kombinezonlar ile de gösterilebilir. y=f(x,x 2 )= (,3) Örnek: Tümüyle tanımlanmış, genel bir fonksiyonun gösterilimi: Her çıkış için yukarıdaki gösterilim uygulanır. No x x 2 y y 2 2 3 y =f(x,x 2 )= (,2) y 2 =f(x,x 2 )= (,) ynı fonksiyon lojik üreten kombinezonlar ile de gösterilebilir. y =f(x,x 2 )= (,3) y 2 =f(x,x 2 )= (2,3).39 Örnek: Tümüyle tanımlanmamış, genel bir fonksiyonun gösterilimi: u durumda sadece lojik "" veya lojik "" üreten çıkışları göstermek yeterli değildir. No x x 2 y y 2 Φ 2 Φ 3 Φ y =f(x,x 2 )= () + (,3) veya y =f(x,x 2 )= () + Φ (2) veya y =f(x,x 2 )= (,3) + Φ (2) y 2 =f(x,x 2 )= () + (2) veya y 2 = f(x,x 2 )= () + Φ (,3) veya y 2 = f(x,x 2 )= (2) + Φ (,3).4

Grafik Gösterilim Girişi kombinezonları n kümesinin elemanları olduklarına göre n boyutlu uzaydaki bir hiperküpün köşelerini oluştururlar. Fonksiyonun doğru noktalarını (lojik ) üreten kombinezonlar küp üzerinde işaretlenir. Fonksiyonun giriş sayısı küpün boyutunu belirler. n giriş n boyutlu küp oole Küpleri: -boyutlu Y 2-boyutlu 3-boyutlu Y Z Y Z W 4-boyutlu.4 Örnek: F Örnek: F Giriş sayısı arttıkça çizimin zorlaşması nedeniyle, oole küpleri lojik fonksiyonların gösterilmesi için pratikte kullanılan bir yöntem değildir. Grafik gösterilim lojik fonksiyonların anlaşılması ve bundan sonraki konuların anlatılması açısından yararlıdır..42

Karnaugh Diyagramları (Karnaugh Map) oole küplerinin düzlem üzerindeki iz düşümleri olarak düşünülebilir. No F 2 3 2 3 veya 2 3 Tabloların gözleri Gray koduna göre düzenlenir. Yan yana gözlere ait kombinezonların bitişik olması sağlanır. 4 5 3 2 7 6.43 4 girişli bir fonksiyona ilişkin Karnaugh diyagramı: Örnek: D 3 2 4 5 7 6 2 3 5 4 8 9 No F 2 3 4 5 6 7 3 2 4 5 7 6.44

ebirsel Gösterilim Çarpımların toplamı (ΣΠ) şeklindeki cebirsel gösterilime doğruluk tablosundan. kanonik açılım ile geçilir. Toplamların çarpımı (ΠΣ) şeklindeki cebirsel gösterilime doğruluk tablosundan 2. kanonik açılım ile geçilir.. Kanonik çılım: Çarpımların Toplamları ΣΠ şeklindeki gösterilim fonksiyonun "doğru" noktalarına ilişkin çarpımların (monomların) toplamından oluşur. u çarpımlara minterim denir. ir minterimde fonksiyonun tüm giriş değişkenleri bulunur ve her minterim sadece bir doğru kombinezona karşı gelir. "Doğru" değer üreten kombinezonlar: F = Minterimlerin Toplamı: F = '' + ' + ' + ' + F F' Fonksiyonun tümleyeni de benzer şekilde "yanlış" noktalardan hareket edilerek yazılır: F' = ''' + '' + ''.45 Minterimlerde her değişkenin ya kendisi ya da tümleyeni yer alır (İkisi aynı anda olamaz). Kanonik açılım fonksiyonun en basit cebirsel ifadesi değildir. Çoğunlukla kanonik açılımlar yalınlaştırılabilir (basitleştirilebilir). minterimler '''m '' m '' m2 ' m3 '' m4 ' m5 ' m6 m7 3 değişkenli minterimlerin simgesel gösterilimi F nin Kanonik açılımı: F(,, ) = Σm(,3,5,6,7) = m + m3 + m5 + m6 + m7 = '' + ' + ' + ' + F = Σ,, (,3,5,6,7) şeklinde de yazılabilir. Kanonik açılımın basitleştirilmesi F(,, ) = '' + ' + ' + + ' = ('' + ' + ' + ) + ' = ((' + )(' + )) + ' = + ' = ' + = +.46

2. Kanonik çılım: Toplamların Çarpımı ΠΣ şeklindeki gösterilim fonksiyonun "yanlış" noktalarına ilişkin maksterimlerin çarpımından oluşur. Maksterimler tüm değişkenleri içeren toplamlardır (monallardir). Maksterimler oluşturulurken, giriş kombinezonunda değerine karşı düşen değişkenlerin kendisi, değeri karşı düşenlerin tümleyeni alınır (Minterim oluşturmanın tersi). "Yanlış" değer üreten kombinezonlar: F = Maksterimlerin Çarpımı: F = ( + + ) ( + ' + ) (' + + ) F F' Fonksiyonun tümleyeninin 2.kanonik açılımı benzer şekilde doğru" noktalardan hareket edilerek yazılır: F' = ( + + ') ( + ' + ') (' + + ') (' + ' + ) (' + ' + ').47 Maksterimlerde her değişkenin ya kendisi ya da tümleyeni yer alır (İkisi aynı anda olamaz). Kanonik açılım fonksiyonun en basit cebirsel ifadesi değildir. Çoğunlukla kanonik açılımlar indirgenebilir (basitleştirilebilir). maksterimler ++ M ++' M +'+ M2 +'+' M3 '++ M4 '++' M5 '+'+ M6 '+'+' M7 3 değişkenli maksterimlerin simgesel gösterilimi F nin kanonik açılımı: F(,, ) = ΠM(,2,4) = M M2 M4 = ( + + ) ( + ' + ) (' + + ) F = Π,, (,2,4) şeklinde de yazılabilir. İndirgeme F(,, ) = ( + + ) ( + ' + ) (' + + ) = ( + + ) ( + ' + ) = ( + + ) (' + + ) = ( + ) ( + ).48

Kanonik çılımların Dönüştürülmesi Minterim'den maksterime dönüşüm. kanonik açılımda yer almayan minterimlerin indisleri maksterim olarak seçilir F(,,) = Σm(,3,5,6,7) = ΠM(,2,4) Maksterim'den minterime dönüşüm 2. kanonik açılımda yer almayan maksterimlerin indisleri minterim olarak seçilir F(,,) = ΠM(,2,4) = Σm(,3,5,6,7) Mintermier ile tümleyen ifadenin bulunması çılımda yer almayan minterimler seçilir F(,,) = Σm(,3,5,6,7) F'(,,) = Σm(,2,4) Maksterimler ile tümleyen ifadenin bulunması çılımda yer almayan maksterimler seçilir F(,,) = ΠM(,2,4) F'(,,) = ΠM(,3,5,6,7).49 Kanonik çılımlar ve De Morgan Teoremi Çarpımların Toplamı (Fonksiyonun tümleyeni) F' = ''' + '' + '' De Morgan (F')' = (''' + '' + '')' F = ( + + ) ( + ' + ) (' + + ) 2. kanonik açılım elde edildi Toplamların Çarpımı (Fonksiyonun tümleyeni) F' = ( + + ') ( + ' + ') (' + + ') (' + ' + ) (' + ' + ') De Morgan (F')' = ( ( + + ')( + ' + ')(' + + ')(' + ' + )(' + ' + ') )' F = '' + ' + ' + ' +. kanonik açılım elde edildi.5

Lojik ağlaçlar (Logic Gates) NSI/IEEE-973 NSI/IEEE-984 SÜRÜÜ (UFFER) Y= Y y Y TÜMLEME (NOT) ' Y y Y VE (ND) Y Y Z & y z Y Z VEY (OR) + Y Y Z y z Y Z 2. TVE (NND) (xy)' Y Z y & z Y Z TVEY (NOR) (x+y)' Y Z y z Y Z Y D (OR) xy'+x'y Y Y Z y = z Y Z EŞDEĞER (NOR) xy+x'y' Y Y Z y = z Y Z 2.2

." Tümdevreler ( Integrated ircuits I ) Lojik bağlaçlar, tümdevrelerin içinde yer alacak şekilde üretilir ve pazarlanırlar. ir tümdevrede, büyüklüğüne ve bağlacın giriş sayısına bağlı olarak birden fazla lojik bağlaç yer alır. Tümdevreler, farklı şekillerde üretilirler. Laboratuvar ortamında en çok karşılaşacağınız tip, dikdörtgen şeklinde olan, bacakları iki sıra halinde kenarlarda yer alan tümdevrelerdir. u tümdevreler dual in-line pin (DIP) olarak adlandırılırlar. Dual in-line Pin (DIP) Tümdevreler pin pin 28 pin pin 4 pin pin 2 pin 8." pin pin 5 (a).".3" (b).3" (c).6" 2.3 74xx Serisi Tümdevrelere Örnekler Tümdevreler ile ilgili bilgiler tümdevre kataloglarında yer alırlar. 2.4

Pozitif ve Negatif Lojik Sıfır ve değerini alan girişler ve çıkışlar, genel olarak, fiziksel bir büyüklüğün 2 farklı seviyesine karşı düşer: Gerilim, akım, basınç v.b. Yüksek seviyeye, alçak seviyeye karşı düşürülüyorsa buna pozitif lojik, aksi halde negatif lojik denir. L (Low) düşük seviye, H (High) yüksek seviye olmak üzere, 2 girişli çıkışlı bir kapının giriş-çıkış ilişkisi aşağıda gösterilmiştir. Pozitif lojik kullanıldığı takdirde fiziksel devre bir VE kapısı, negatif lojik kullanıldığı takdirde de bir VEY kapısı gerçeklemektedir. ir lojik devrenin tümünde ya pozitif ya da negatif lojik kullanılır. Fiziksel Devre Girişler: Çıkış: x x2 z L L L L H L H L L H H H Pozitif Lojik Girişler: Çıkış: x x2 z Negatif Lojik Girişler: Çıkış: x x2 z 2.5 Lojik Fonksiyonların ağlaçlar İle Gerçeklenmesi Çarpımların Toplamı VE (ND) kapıları çarpımları gerçekler VEY (OR) kapısı toplamayı gerçekleştirir Toplamların Çarpımı VEY (OR) kapıları toplamaları gerçekler VE (ND) kapısı çarpımı gerçekleştirir 2.6

F F' Doğruluk tablosu verilen fonksiyonun lojik bağlaçlar ile gerçeklenmesi F(,, )= Σm(,3,5,6,7). kanonik açılım = '' + ' + ' + ' + = F = + = F2 (sadeleştirilmiş) F(,, )= ΠM(,2,4) 2. kanonik açılım = ( + + ) ( + ' + ) (' + + ) = F3 = ( + ) ( + ) = F4 (sadeleştirilmiş) F = F2 = F3 = F4 F. kanonik açılım (çarpımların topl.) F2 indirgenmiş çarpımların topl. F3 2. kanonik açılım (toplamların çarp.) F4 indirgenmiş toplamların çarp. ir lojik ifade farklı şekillerde lojik bağlaçlar kullanılarak gerçeklenebilir. Örnek: Z = ' ' ( + D) = (' (' ( + D))) D Z 3 girişli kapı D Z '(+D) +D Sadece 2 girişli kapılar Elinizde var olan fiziksel kapılara göre lojik ifadeyi düzenlemek gerekir. 2.8

Yetkin İşlemler VE, VEY, TÜMLEME işlemleri ile tüm lojik fonksiyonları gerçeklemek mümkündür (oole cebrinin tanımından). u nedenle bu işlemler yetkin bir işlem kümesi oluştururlar. u işlemelerin dışında TVE (NND) işlemi de tek başına yetkin bir işlemdir. enzer şekilde TVEY (NOR) da yetkin bir işlemdir. VE, VEY, TÜMLEME işlemlerinin her birini sadece TVE veya TVEY kapıları kullanarak gerçekleştirmek mümkündür. simgesi TVE işlemini, / simgesi ise TVEY'yı göstermek için kullanılmıştır. una göre aşağıdaki eşitlikler yazılabilir. x'=x x = (x x)' = x' x'= x/x x x' x x' x y=(x y)' x y=(x' / y') de Morgan x+y=(x' y') de Morgan x+y=(x / y)' 2.9 TVE - TVEY rasındaki İlişki TVE - TVEY Dönüşümleri de Morgan: ( + )'= ' ' ( )' = ' + ' diğer bir yazım şekli: + = (' ')' ( ) = (' + ')' una göre: Girişleri tümlenmiş TVE kapısı, VEY kapısının eşdeğeridir. Girişleri tümlenmiş TVEY kapısı, VE kapısının eşdeğeridir. Girişleri tümlenmiş VEY kapısı, TVE kapısının eşdeğeridir. Girişleri tümlenmiş VE kapısı, TVEY kapısının eşdeğeridir. 2.

Lojik fonksiyonların TVE veya TVEY bağlaçları ile gerçeklenmesi TVE yetkin bir işlem olduğundan tüm lojik fonksiyonlar sadece TVE bağlaçları kullanılarak gerçeklenebilir. ynı durum TVEY bağlaçları için de geçerlidir. Çarpımların toplamı (VElerin VEYsı) şeklindeki fonksiyonların TVE ile gerçeklenmesi: u tür devrelerde tüm VE kapıları ve VEY kapılarının yerine TVE kapıları yerleştirilebilir. u değişiklik devrenin çıkış fonksiyonunu etkilemez. şağıda gösterildiği gibi VE kapılarının çıkışları, VEY kapılarının da girişlerine tümleme elemanı yerleştirilirse TVE kapıları elde edilir. ir hatta peş peşe iki tümleme elemanı yerleştirilmesi herhangi bir değişikliğe neden olmaz. Z Z D D 2. ebirsel olarak sınama: Z Z D D Z = [ ( )' ( D)' ]' = [ (' + ') (' + D') ]' = [ (' + ')' + (' + D')' ] = ( ) + ( D) 2.2

VE lerin VEY lanması şeklinde devreler sadece TVEY kullanılarak da gerçekleştirilebilir. u durumda girişlere ve çıkışa tümleme elemanları yerleştirmek gerekir. D Z NOR NOR D NOR Z D NOR NOR Z. dım 2. dım Hatırlatma: Tümleme bağlaçları TVE bağlaçları ile gerçeklenebilir. 2.3 Toplamların çarpımı (VEY ların VE si) şeklindeki fonksiyonların TVEY ile gerçeklenmesi: u tür devrelerde tüm VEY kapıları ve VE kapılarının yerine TVEY kapıları yerleştirilebilir. u değişiklik devrenin çıkış fonksiyonunu etkilemez. şağıda gösterildiği gibi VEY kapılarının çıkışlarına, VE kapılarının da girişlerine tümleme elemanı yerleştirilirse TVEY kapıları elde edilir. ir hatta peş peşe iki tümleme elemanı yerleştirilmesi herhangi bir değişikliğe neden olmaz. Z Z D D Z D 2.4

Lojik Fonksiyonların Yalınlaştırılması (İndirgenmesi) ir lojik fonksiyonun birçok cebirsel ifadesi vardır. Yalınlaştırmada amaç, belli bir maliyet kriterine göre bu cebirsel ifadeler içinden en uygun olanını seçmektir. Maliyet kriteri uygulamaya göre değişebilir. Örneğin tasarım aşamasında istenen özellikler şunlar olabilir: İfadenin az sayıda çarpım (ya da toplam) içermesi, her çarpımda az sayıda değişken olması, devrenin aynı tip bağlaçlar (örneğin TVE) ile tasarlanabilmesi, elde var olan bağlaçların kullanılabilmesi gibi. Yalınlaştırma İle İlgili Tanımlar sal Çarpım (Temel İçeren) Prime Implicant : ir fonksiyonun. kanonik açılımını oluşturan çarpımlar (minterimler) bu fonksiyon tarafından örtülürler (içerilirler). uradaki her çarpım sadece bir "doğru" noktaya karşı gelir. u çarpımlardan bazılarının bölenleri de o fonksiyon tarafından örtülürler. una göre. kanonik açılımda yer alan bazı çarpımlar birleştirerek daha az değişken içeren ve birden fazla "doğru" noktaya karşı gelen yeni çarpımlar elde edilebilir. 3. F F(,, )= Σm(,3,5,6,7). kanonik açılım = '' + ' + ' + ' + u çarpımlar, asal çarpım (temel içeren) değildir, çünkü onlardan daha az değişkene sahip olan bölenleri de bu fonksiyonun içinde yer almaktadır. u durum basitleştirme sonucu görülmüştü ve fonksiyon için aşağıdaki ifade elde edilmişti. F= + una göre asal çarpım (temel içeren) kendi bölenleri fonksiyonda yer almayan çarpımlardır. Örneğin yukarıdaki örnekte ' bir asal çarpım değildir, çünkü onun böleni olan de fonksiyon tarafından örtülmektedir. monomu ise bir asal çarpımdır, çünkü onun bölenleri ve fonksiyon tarafından örtülmez (daha fazla üretiyorlar, fonksiyonun ifadesinde yer alamazlar). Yalınlaştırma işlemi 2 aşamadan oluşmaktadır:. Tüm asal çarpımlar kümesinin (Tüm temel içerenlerin) bulunması 2. Fonksiyonun tüm "doğru" noktalarını örtecek şekilde, asal çarpımlardan en uygun olanların seçilmesi. 3.2

sal Çarpımların ulunması: Çarpım terimlerini (monomları) birleştirmek için oole cebrinden yararlanılır. u işlemi özellikle büyük fonksiyonlar için elle kağıt üstünde yapmak zor olur. u işlemler bilgisayar programları ile yapılır. Konuyu anlayabilmek için kağıt üzerinde uygulanabilecek bir yöntem ise doğruluk tablosunda "" üreten kombinezonları inceleyerek, bir veya daha fazla değişkenin sabit kaldığı kombinezonları birleştirmektir. Değeri sabit kalan değişkenler çarpımda kalır, değişenler çarpımdan çıkarılır. Örnek: F F = ''+' = ('+)' = ' sabit. Her ikisinde de =. değişkeni yeni çarpımda yer alacak. nın değeri değişiyor. yeni çarpımda olmayacak. = olduğu için yeni çarpım: ' 3.3 Yapılan işlemin oole küpünde gösterilmesi: Yapılan işlemin Karnaugh diyagramında gösterilmesi: F 2 3 oyutu olan iki nokta birleştirilerek boyutu olan bir çizgi elde edildi. u çizgi ='ı yani nin tümleyenini temsil etmektedir. u tür gruplamaları Karnaugh diyagramları ile yapmak daha kolaydır. itişiklilik özelliğinden yararlanılarak komşu noktalar gruplanabilir. Yukarıda gruplamanın yapıldığı sütunda = (sabit), ise değişkendir. u sütun nin tümleyenini temsil etmektedir. 3.4

ynı anda birden fazla değişken sabit kalıyorsa gruplama sonucu bu değişkenlerin çarpımı oluşur. Örnek: F =, = ve sabit. ise değişiyor. u gruplama sonucu çarpımı oluşur =, = ve sabit. ise değişiyor. u gruplama sonucu çarpımı oluşur 3.5 Gruplamalarda 2'den daha fazla nokta da birleştirilebilir. Örnek: F(,,) = Σ(4,5,6,7) = ve sabit. ve ise değişiyor. Küpün bu yüzü yı temsil ediyor. 4 5 3 2 7 6 3.6

sal Çarpımların Karnaugh Diyagramları İle ulunması: Karnaugh diyagramlarındaki bitişiklilik ve çevrimlilik özelliği nedeniyle komşu gözler arasındaki geçişlerde sadece değişken (giriş) değer değiştirir, diğerleri sabit kalır. Girişlerin sabit kaldığı komşu gözlerdeki "doğru" noktaları 2'li, 4'lü, 8'li gruplarda toplamak mümkündür. şağıda 3 ve 4 değişkenli Karnaugh diyagramları için girişlerin sabit kaldıkları alanlar gösterilmiştir ynı diyagram, değişkenler farklı şekillerde yerleştirilerek de 3 2 2 6 4 yandaki gibi oluşturulabilir. 4 5 7 6 3 7 5 D 3 2 4 5 7 6 2 3 5 4 8 9 D 3.7 Örnek: şağıda verilen fonksiyonun asal çarpımlarının bulunması F(,,,D) = Σ(,2,5,8,9,,,2,3,4,5) F D sal Çarpımlar:, 'D, 'D D sal çarpımlar bulunurken fonksiyonun "doğru" noktaları mümkün olan en büyük gruplara yerleştirilirler. ir grupta yer alan "doğru" nokta daha küçük bir gruba yerleştirilmez. Örneğin ayrı ayrı 4 'lü gruplarda bulunan iki nokta birleştirilerek 2'li yeni bir grup oluşturmaya gerek yoktur. ncak noktalardan biri daha büyük bir gruba ait değilse (yukarıdaki gibi) o nokta gruptaki başka bir nokta ile kümelenebilir. 3.8

Tüm sal Çarpımlar Kümesinin (Temel İçeren Tabanının) ulunması: Lojik devre tasarımında yalınlaştırma işlemi o fonksiyonun bütün asal çarpımlarının bulunmasıyla başlar. ütün asal çarpımların oluşturduğu kümeye tüm asal çarpımlar kümesi (tüm temel içeren tabanı) denir. İndirgemenin 2. aşamasında fonksiyonun bütün doğru noktalarını örtecek şekilde, tüm asal çarpımlar kümesinden en uygun asal çarpımlar seçilir. Fonksiyonun bütün doğru noktalarını örten asal çarpımların oluşturduğu kümeye yeterli taban denir. Yeterli tabandan bir asal çarpım kaldırılırsa fonksiyonun tüm doğru noktaları örtülmemiş olur. una göre bir fonksiyonu yalınlaştırma işlemi en uygun (ucuz) yeterli tabanı bulmak demektir. Örnek: şağıdaki fonksiyonun tüm asal çarpımlar kümesini bulunuz. sal Çarpımlar: ', ',',',',' 3.9 ynı fonksiyonun bir çok yeterli tabanı olabilir. F(,,)= ' F(,,)= ' + ' + ' + ' F(,,)= ' + ' + ' + ' + ' Yeterli tabandan bir asal çarpım kaldırıldığında tüm doğru noktalar kapsanmamış olur. F(,,)= ' + ' + ' + '

aşlıca Nokta ve Gerekli sal çarpım: azı fonksiyonlarda bazı doğru noktalar sadece bir asal çarpım tarafından örtülürler. u noktalara başlıca nokta denir. u noktaları örten asal çarpımlara da gerekli asal çarpım denir. Gerekli asal çarpımlar fonksiyonun yeterli tabanında mutlaka yer alırlar. Çünkü başlıca noktaların başka asal çarpımlar tarafından örtülmesi mümkün değildir. Örnek: F D D Tüm sal Çarpımlar Kümesi 'D, ', ', D', 'D', 'D aşlıca Noktalar Gerekli çarpımlar 'D 'D' ' D' 'D uradaki gerekli asal çarpımlar fonksiyonun tüm doğru noktalarını örtmektedir. F= 'D + 'D' + ' + D' + 'D 3. Örnek: ir fonksiyonun tüm asal çarpımlar kümesinin, başlıca noktalarının ve gerekli çarpımların bulunması. F D Tüm sal Çarpımlar Kümesi: D,, ',, 'D', D' D aşlıca Noktalar Gerekli çarpımlar 'D' D 3.2

Yalınlaştırma: Uygun sal Çarpımların Seçilmesi Tüm asal çarpımlar kümesi bulunduktan sonra, fonksiyonun tüm doğru noktalarını örtecek şekilde en uygun (ucuz) asal çarpımların seçilmesi gerekir. u seçimi yapmak için kullanılan yöntemlerden biri seçenekler tablosu yöntemidir. Seçenekler Tablosu: Fonksiyonun asal çarpımları bulunduktan sonra bu çarpımlara isimler verilir. Örneğin,,,.. gibi. Verilen bir maliyet kriterine göre her asal çarpımın maliyeti hesaplanır. Seçenekler tablosu bir matris şeklinde hazırlanır. Tablonun satırlarında, fonksiyonun asal çarpımlarının isimleri yer alır. Sütunlarda ise o fonksiyonun doğru noktalarının numaraları bulunur. En son sütuna asal çarpımların maliyetleri yazılır. ir asal çarpım bir noktayı örtüyorsa matrisin ilgili gözüne konur. 3.3 Örnek: Verilen fonksiyonun tüm asal çarpımlar kümesini bulunuz ve seçenekler tablosunu oluşturunuz. f(x, x 2, x 3, x 4 )=Σm(2, 4, 6, 8, 9,, 2, 3, 5) Maliyet hesabında her değişken 2 birim, her tümleme işlemi birim maliyete sahip olacaktır. f x x 3 3 x 4 x x 2 x x 2 x 4 Tüm sal Çarpımlar Kümesi: x x 3 ' x 2 x 3 ' x 4 ' x 'x 2 x 4 ' x x 2 x 4 x 'x 3 x 4 ' x 2 'x 3 x 4 ' x x 2 ' x 4 ' Semboller: D E F G Maliyetler: 5 8 8 6 8 8 8 Örttüğü Noktalar:8,9,2,3 4,2 4, 6 3, 5 2, 6 2, 8, 3.4

x x 3 ' Tüm sal Çarpımlar Kümesi: x 2 x 3 ' x 4 ' x 'x 2 x 4 ' x x 2 x 4 x 'x 3 x 4 ' x 2 'x 3 x 4 ' x x 2 ' x 4 ' Semboller: D E F G Maliyetler: 5 8 8 6 8 8 8 Örttüğü Noktalar:8,9,2,3 4,2 4, 6 3, 5 2, 6 2, 8, sal Çarpımlar D E F G Fonksiyonun "doğru" noktaları 2 4 6 8 9 2 3 5 Maliyet 5 8 8 6 8 8 8 3.5 Seçenekler Tablosunun İndirgenmesi. aşlıca noktalar belirlenir. ir sütunda sadece bir tane varsa o sütundaki nokta başlıca noktadır. aşlıca noktayı örten asal çarpım (gerekli asal çarpım) mutlaka fonksiyonun ifadesinde yer alacağından seçilir. u asal çarpıma ait satır ve onun örttüğü noktalara ait sütunlar tablodan kaldırılır. 2. Tabloda j. satırın olan her gözünde i. satırda da varsa i. satır, j. satırı örtüyor denir. Yani j. satırın örttüğü bütün noktaları i. satır da örtüyordur. Eğer i. satır j. satırı örtüyorsa ve i. satırdaki maliyet j. satırdaki maliyetten küçükse veya ona eşitse j. satır (örtülen satır) tablodan kaldırılır. 3. ir sütun başka bir sütunu örtüyorsa örten sütun (daha fazla 'e sahip olan) tablodan silinir. u kurallar peş peşe uygulanarak fonksiyonun doğru noktaları toplam maliyet en az olacak şekilde örtülmeye çalışılır. 3.6

Örnek: şağıda verilen fonksiyona ait seçenekler tablosunu indirgenmesi. f(x, x 2, x 3, x 4 )=Σm(2, 4, 6, 8, 9,, 2, 3, 5) x x 3 ' x 2 x 3 ' x 4 ' x 'x 2 x 4 ' x x 2 x 4 x 'x 3 x 4 ' x 2 'x 3 x 4 ' x x 2 ' x 4 ' D E F G Fonksiyonun "doğru" noktaları 2 4 6 8 9 2 3 5 Maliyet 5 8 8 6 8 8 8. dım: u tabloda 9 ve 5 başlıca noktalardır. ve D gerekli çarpımlar oldukları için onlara ait satır ve örttükleri sütunlar tablodan kaldırılır. u çarpımlar daha sonra sonucu oluştururken kullanılmak üzere işaretlenir. 3.7 x 2 x 3 ' x 4 ' x 'x 2 x 4 ' x 'x 3 x 4 ' x 2 'x 3 x 4 ' x x 2 ' x 4 ' 2 4 6 Maliyet x 8 x x 8 E x x 8 F x x 8 G x 8 2. dım: u tabloda, 'yi örter. Maliyetleri aynı olduğu için örtülen satır() tablodan silinir. enzer şekilde F, G'yi örter ve maliyetleri aynıdır. u nedenle G satırı tablodan silinir. u çarpımlar sonuç ifadede yer almayacaktır. 2 4 6 Maliyet x 'x 2 x 4 ' x x 8 x 'x 3 x 4 ' E x x 8 x 2 'x 3 x 4 ' F x x 8 3. dım: u tabloda 4 ve başlıca noktalardır. u nedenle ve F çarpımlarını almak gerekir. u iki asal çarpım seçildiğinde tüm noktalar örtülmüş olur. 3.8

Sonuç: İşaretlenmiş olan asal çarpımlar fonksiyonun en ucuz ifadesini oluştururlar. Seçilen asal çarpımlar: + D + + F Toplam Maliyet= 5 + 6 + 8 + 8 = 27 f(x, x 2, x 3, x 4 ) = x x 3 ' + x x 2 x 4 + x 'x 2 x 4 ' + x 2 'x 3 x 4 ' Karnaugh diyagramı ile hangi asal çarpımların seçildiğini görebiliriz. f x 3 x 4 x x 2 x 3 x x 4 x 2 u seçimde tüm ler örtülmeli ve bir fazlalık olmamalı. Seçilmiş olan asal çarpımlar bir yeterli taban oluşturmalı. Yani çarpımlardan biri kaldırıldığında tüm noktalar örtülememeli. x x 3 ' x 'x 2 x 4 ' x x 2 x 4 x 2 'x 3 x 4 ' 3.9 Tümüyle Tanımlanmamış Fonksiyonların Yalınlaştırılması Hatırlatma:Tümüyle tanımlanmamış fonksiyonlarda, bazı giriş kombinezonları için fonksiyonun alacağı değer belirsizdir (önemli değildir). Çünkü bu giriş kombinezonları ilgili devrede fiziksel olarak oluşamazlar ya da tasarımcı tarafından yasaklanmışlardır. Örnek D sayıları arttıran devre: I8 I4 I2 I O8 O4 O2 O I O I2 O2 I4 O4 I8 O8 u girişler için devrenin (fonksiyonun) çıkışlarının alacağı değer belirsizdir. elirsiz değerleri göstermek için yerine Φ sembolü de kullanılır. 3.2

Yalınlaştırma işleminde, belirsiz değerler (Φ) en ucuz ifadeyi elde edecek şekilde gerektiğinde lojik gerektiğinde lojik olarak seçilebilirler. Tüm asal çarpımlar kümesi bulunurken daha basit çarpımlar elde etmek için (Karnaugh diyagramında daha büyük gruplamalar yapabilmek için) Φ ler olarak seçilir. Seçenekler tablosunda kapsanması gereken noktalar yazılırken Φ ler olarak seçilir. Çünkü bu noktaların çarpımlar tarafından örtülmesine gerek yoktur. Örnek: şağıda verilen tümüyle tanımlanmamış fonksiyonu en düşük maliyetle tasarlayınız. f(x, x 2, x 3, x 4 )=Σ m (2, 4, 8, 9, 3, 5 ) + Σ Φ (6,,2) (Not: f(x, x 2, x 3, x 4 )= (2, 4, 8, 9, 3, 5 ) + Φ (6,,2) şeklinde de yazılabilir.) Maliyet hesabında her değişken 2 birim, her tümleme işlemi birim maliyete sahip olacaktır. 3.2 f x 3 x 4 x x 2 x x 3 Φ Φ Φ x 4 x 2 sal çarpımlar bulunurken Φ ler olarak seçilir. Tüm sal Çarpımlar Kümesi: x x 3 ' x 2 x 3 ' x 4 ' x 'x 2 x 4 ' x x 2 x 4 x 'x 3 x 4 ' x 2 'x 3 x 4 ' x x 2 ' x 4 ' Semboller: D E F G Maliyetler: 5 8 8 6 8 8 8 Örttüğü Noktalar: 8,9,3 4 4 3,5 2 2 8 3.22

x x 3 ' Tüm sal Çarpımlar Kümesi: x 2 x 3 ' x 4 ' x 'x 2 x 4 ' x x 2 x 4 x 'x 3 x 4 ' x 2 'x 3 x 4 ' x x 2 ' x 4 ' Semboller: D E F G Maliyetler: 5 8 8 6 8 8 8 Örttüğü Noktalar: 8,9,3 4 4 3,5 2 2 8 sal Çarpımlar Fonksiyonun "doğru" noktaları 2 4 8 9 3 5 Maliyet 5 8 8 D 6 E 8 F 8 G 8 Tablo oluşturulurken Φ ler olarak seçilir. u noktaların örtülmesine gerek olmadığından Φ ler seçenekler tablosunda yer almazlar. 3.23 sal Çarpımlar Fonksiyonun "doğru" noktaları 2 4 8 9 3 5 Maliyet 5 8 8 D 6 E 8 F 8 G 8. dım: u tabloda 9 ve 5 başlıca noktalardır. ve D gerekli çarpımlar oldukları için onlara ait satır ve örttükleri sütunlar tablodan kaldırılır. u çarpımlar daha sonra sonucu oluştururken kullanılmak üzere işaretlenir. 3.24

x 2 x 3 ' x 4 ' x 'x 2 x 4 ' x 'x 3 x 4 ' x 2 'x 3 x 4 ' 2 4 Maliyet x 8 x 8 E x 8 F x 8 2. dım: ve aynı noktaları örtmektedir ve maliyetleri eşittir. u nedenle bu iki çarpım arasında bir seçim yapmak mümkün değildir. Verilen maliyet kriterine göre herhangi biri seçilebilir. ynı durum E ve F çarpımları için de geçerlidir. una göre fonksiyon aşağıdaki ifadelerden herhangi biri kullanılarak gerçeklenebilir: f= + D + + E = x x 3 '+ x x 2 x 4 + x 2 x 3 ' x 4 '+ x 'x 3 x 4 ' f= + D + + F = x x 3 '+ x x 2 x 4 + x 2 x 3 ' x 4 '+ x 2 'x 3 x 4 ' f= + D + + E = x x 3 '+ x x 2 x 4 + x 'x 2 x 4 '+ x 'x 3 x 4 ' f= + D + + F = x x 3 '+ x x 2 x 4 + x 'x 2 x 4 '+ x 2 'x 3 x 4 ' Tüm tasarımların maliyeti eşittir (27). 3.25 Genel Fonksiyonların Yalınlaştırılması Hatırlatma: Genel fonksiyonların birden fazla çıkışı vardır. x x 2 x 3 y y 2 Φ Φ Φ Φ x y x 2 f x 3 y = f (x,x 2,x 3 ) y 2 = f 2 (x,x 2,x 3 ) y 2 Genel fonksiyonlar yalınlaştırılırken her çıkışa ait fonksiyon için ayrı ayrı tüm asal çarpımlar kümesi bulunur ve bunların içinden seçim yapılır. urada dikkat edilmesi gereken nokta her iki çıkış için ortak çarpımların kullanılmaya çalışılmasıdır. 3.26

Tüm sal Çarpımlar Kümesinin Tablo Yöntemiyle (uine-mcluskey) ulunması Karnaugh diyagramları görsel özellikleri nedeniyle az değişkenli fonksiyonlarla ilgili çalışmalarda kolaylık sağlarlar. ncak değişken sayısı 5 ve daha fazla olduğunda Karnaugh diyagramlarını çizmek ve bitişiklilik özelliğini kullanmak zorlaşır. Tablo yöntemi (uine-mcluskey) ise sistematik bazı işlemlerin peş peşe tekrarlanmasından oluşmaktadır. u işlemleri elle yapmak fazla zaman alabilir, ancak söz konusu işlemleri bilgisayar programı ile gerçekleştirmek kolaydır. Tablo Yöntemi: Hatırlanacağı gibi, asal çarpımları bulmak için değeri üreten ve bitişik olan giriş kombinezonları (minterimler) gruplanmaya çalışılıyordu. Sadece bir değişkenin değiştiği (bitişik) olan kombinezonlar aynı gruba alınıyordu. Tablo yönteminde değeri olan her kombinezon (minterim) diğer minterimler ile karşılaştırılır. Eğer iki kombinezon arasında sadece bir giriş (değişken) farklıysa o iki kombinezon gruplanır. Farklı olan değişken silinerek yeni terim elde edilir. u durum hiç gruplama yapılamayana kadar devam eder. Hiç bir gruba girmeyen terimler asal çarpımlardır. 3.27 Yöntem: Karşılaştırma kolaylığı sağlamak için içindeki 'lerin sayısına göre kombinezonları kümeleyin. Komşu kümlerdeki kombinezonları karşılaştırın. Tek girişin farklı olduğu kombinezonları gruplayıp yeni kombinezonlar oluşturun. Yeni kombinezonlarda değeri değişen giriş yer almayacaktır. ir gruba girmiş olan kombinezonları işaretleyin. Yeni oluşan kombinezonlar üzerinde de aynı gruplama işlemlerini yeni gruplar oluşmayıncaya kadar sürdürün. Hiç bir gruba girmemiş olan kombinezonlar (işaretsizler) tüm asal çarpımlar kümesini oluştururlar. uine-mcluskey yöntemi sadece tüm asal çarpımlar kümesini (tüm temel içeren tabanını) bulmamızı sağlar. Yalınlaştırma işlemi için yine seçenekler tablosunu kullanmamız gerekecektir. 3.28

Örnek: şağıda verilen fonksiyonun tüm asal çarpımlar kümesini uine-mcluskey yöntemiyle bulunuz. f(x, x 2, x 3, x 4 )= Σ m (,, 2, 8,,, 4, 5 ) K.No x x 2 x 3 x 4 2 8 4 5 K.No x x 2 x 3 x 4, -,2 -,8-2, - 8, -, -,4 -,5-4,5 - K.No x x 2 x 3 x 4,2,8, - -,8,2, - -,,4,5 - -,,4,5 - - ynı olanları yazmaya gerek yok Tüm asal çarpımlar kümesi (İşaretsiz olanlar): x ' x 2 ' x 3 ', x 2 ' x 4 ', x x 3 En ucuz çözümü elde etmek için bu aşamadan sonra seçenekler tablosu oluşturulur ve en ucuz yeterli taban bulunur. 3.29

Tümleştirilmiş Kombinezonsal Devre Elemanları Sayısal sistemlerin gerçekleştirilmesinde çokça kullanılan lojik devreler, klasik bağlaçların bir araya getirilmesiyle tümleştirilmiş devre olarak üretilirler ve satılırlar. ağlaçlar yerine bu devrelerin kullanılması tasarımları kolaylaştırır. Tümdevreler içerdikleri kapı sayısına göre çeşitli gruplara ayrılırlar. Tümleştirme düzeylerine göre gruplama: Küçük Ölçekli Tümleştirme (Small-Scale Integration SSI): u gruptaki tümdevreler taneden az lojik kapı içerirler. Örneğin 74 4 adet TVE kapısı içerir. Orta Ölçekli Tümleştirme (Medium-Scale Integration MSI): u gruptaki tümdevreler ile tane arasında lojik kapı içerirler. Toplayıcı, veri seçici, kod çözücü elemanlar bu gruba girer. üyük Ölçekli Tümleştirme (Large-Scale Integration LSI): u gruptaki tümdevreler binler mertebesinde lojik kapı içerirler. Mikroişlemciler, bellekler bu grupta yer alırlar. Çok üyük Ölçekli Tümleştirme (Veri Large-Scale Integration VLSI): u gruptaki tümdevreler yüzbinlerce ve daha fazla sayıda lojik kapı içerirler. Örnek: Gelişmiş mikroişlemciler ve büyük bellek tümdevreleri. 4. Yarım Toplayıcı (Half dder): İki adet birer bitlik sayıyı toplayan bir devredir. a b Yarım Toplayıcı s c a: irinci Sayı b: İkinci Sayı s: Sonuç c: Elde Çıkışı a b c s Doğruluk tablosundan devrenin ifadesi elde edilir. s= ab' + a'b c= ab a b a b a b s c u devre yanda gösterildiği gibi Y D (DRVEY) bağlacı kullanılarak da gerçeklenebilir. s= a b c= ab a b c s 4.2

Tam Toplayıcı (Full dder):: İki adet birer bitlik sayıyı eldeli olarak toplayan devredir. a b c i s bc i a a Tam Toplayıcı b c i s c o a: irinci Sayı b: İkinci Sayı c i : Elde Girişi s: Sonuç c o : Elde Çıkışı c o a bc i a a b c i c o s b s= a'b'c i + a'bc i '+ ab'c i '+ abc i c i s= a (b c i ) c o = ac i + bc i + ab s= a b c i 4.3 İki adet yarım toplayıcı ve bir adet VEY kapısı kullanarak bir tam toplayıcı gerçeklenebilir: a b a s Yarım b Toplayıcı c a 2 s 2 Yarım b 2 Toplayıcı c 2 2 c i c s a b a Yarım Toplayıcı s b a 2 b 2 c Yarım Toplayıcı 2 s 2 c2 s c o s= (a b) c i s= a b c i c o = (a b)c i + ab c o = (ab' + a'b)c i + ab c o = ab'c i + a'bc i + ab c o = ac i + bc i + ab c i 4.4

n-itlik İkili Paralel Toplayıcı: İki adet n bitlik 2 li sayıyı toplayan devredir. Toplanmak istenen sayıların basamak sayısına bağlı olarak bir bitlik tam toplayıcılar peş peşe bağlanarak ikili paralel toplayıcılar gerçeklenebilir. şağıda 4 bitlik bir ikili toplayıcı gösterilmiştir. 3 3 2 2 c o b a b a b a b a c c c TT 3 TT 2 TT c TT c i c c c o o c i o c o c i i s s s s c 4 S 3 S 2 S S. Sayı: 3 2 2.Sayı: 3 2 Sonuç: S 3 S 2 S S Elde Girişi: c Elde Çıkışı: c 4 Örnek:. Sayı: 2.Sayı: Sonuç: Elde : 7483 tümdevresi 4 bitlik bir ikili toplayıcıdır. u tümdevre MSI tipindedir. 4.5 Veri Seçiciler (Multiplexer): 2 n adet veri girişi, n adet seçme (denetim) girişi, adet çıkışı vardır. Seçme girişlerine gelen değere göre, veri girişlerinden birindeki değer çıkışa aktarılır. Seçme girişlerindeki n bitlik ikili sayı hangi veri girişinin seçileceğini belirler. Veri seçiciler giriş sayılarına göre m: olarak adlandırılır. urada m veri girişlerinin sayısını gösterir. Örnek: 2: Veri seçici ( İkiye bir veri seçici olarak okunur) I I 2: VS s Z İşlev Tablosu: s Z I I Lojik ifade: Z = s' I + s I Doğruluk Tablosu: I I s Z 4.6

I I I2 I3 Diğer Veri Seçici (MU) Örnekleri: 4: mux s s Z Lojik İfadeler: İşlev Tablosu: s s Z I I I 2 I 3 2: mux: Z = s' I + s I 4: mux: Z = s ' s ' I + s ' s I + s s ' I2 + s s I3 8: mux: Z = s 2 's 's ' I + s 2 's 's I + s 2 's s ' I2 + s 2 's s I3 + s 2 s 's ' I4 + s 2 s 's I5 + s 2 s s ' I6 + s 2 s s I7 I I I2 I3 I4 I5 I6 I7 8: mux s 2 s s İşlev Tablosu: s 2 s s Z I Z I I 2 I 3 I 4 I 5 I 6 I 7 Genel İfade (k: Mux): Z k = ( mi j j) j= k=2 n, m j = j. minterim 4.7 Veri Seçiciler lojik bağlaçlar kullanılarak aşağıdaki gibi gerçeklenebilirler. 2: mux I s I I s I s s s s I I 4: mux I I 2 I I 2 I 3 I 3 4.8

üyük boyutlardaki veri seçiciler, daha küçüklerin uygun şekilde bağlanmasıyla gerçeklenebilir. şağıda 8: veri seçicinin 2 farklı şekilde gerçeklenmesi gösterilmiştir.. Yöntem I I I2 I3 I4 I5 I6 I7 2 3 2 3 4: mux 4: mux s s urada s ve s seçme girişleri 4: veri seçicileri için ortaktır. İki veri seçicinin de aynı girişi seçilir. Hangi veri seçicinin çıkışının seçileceğini ise s 2 belirler. s 2 8: mux 2: mux Z I I I2 I3 I4 I5 I6 I7 2. Yöntem 2: mux 2: mux 2: mux 2: mux s 2 3 8: mux 4: mux s 2 s Z 4.9 Veri seçicilerin kullanımına bir örnek: ir toplayıcının girişine isteğe bağlı olarak farklı sayılar uygulanabilir. Sa s Y W Z MU MU 2 s Sb Sa Sb Sonuç +W +Z Y+W Y+Z Toplayıcı Sonuç 4.

Veri Seçiciler ile Genel maçlı Lojik Devre Tasarımı : 2 n : boyutlu bir adet veri seçici kullanılarak n girişli herhangi bir lojik devre başka bir bağlaç kullanmadan gerçeklenebilir. Yöntem: Tasarlanacak olan fonksiyonun değişkenleri (devrenin girişleri) veri seçicinin seçme uçlarına bağlanır. Her seçme değeri bir giriş kombinezonuna karşı düştüğüne göre, tasarlanmak istenen fonksiyonun doğruluk tablosuna göre veri seçicinin veri girişlerine lojik "" veya "" sabitleri bağlanır. Örnek: F(,,) = m + m2 + m6 + m7 = Σ (,2,6,7) 2 3 4 8: MU F 5 6 7 No. F 2 3 4 5 6 7 S2 S S 4. Veri Seçiciler ile Genel maçlı Lojik Devre Tasarımı 2: 2 n- : boyutlu bir adet veri seçici kullanılarak n girişli herhangi bir lojik devre ek olarak sadece bir adet tümleme bağlacı kullanılarak gerçeklenebilir. Yöntem: Tasarlanacak olan fonksiyonun değişkenlerinden n- tanesi veri seçicinin seçme uçlarına bağlanır. rta kalan değişkenin kendisi ya da tümleyeni, doğruluk tablosuna göre veri seçicinin veri girişlerine bağlanır. Örnek: F(,,) = m + m2 + m6 + m7 = Σ (,2,6,7) Hatırlatma: 8: VS ile Çözüm: ir önceki yöntem 2 3 4 8: MU 5 6 7 S2 S S F 4: VS ile Çözüm: F ' ' ' F 4: MU ' 2 3 S S urada her iki c değeri de aynı tümleme kapısından elde edilebilir. 4.2

Yayıcı Makas (Demultiplexer): adet veri girişi, n adet seçme (denetim) girişi, 2 n adet çıkışı vardır. Seçme girişlerine gelen değere göre, veri girişindeki değer çıkışlardan birine aktarılır. Diğer çıkışlar "" değerini alır. Seçme girişlerindeki n bitlik ikili sayı girişteki değerin hangi çıkışa aktarılacağını belirler. Yayıcılar çıkış sayılarına göre :m olarak adlandırılır. urada m çıkış sayısını gösterir. Örnek: :2 Yayıcı Makas ( ire iki yayıcı olarak okunur) G :2 Yayıcı G S s O O İşlev Tablosu: s O O G G O O Doğruluk Tablosu: s G O O 4.3 Kod Çözücüler (Decoder): n adet seçme (denetim) girişi, 2 n adet çıkışı vardır. Seçme girişlerine gelen değere göre, çıkışlardan bir tanesi "" değerini diğerleri "" değerini alır. Seçme girişlerindeki n bitlik ikili sayı hangi çıkın "" değerini alacağını belirler. Kod çözücü, girişine sabit "" değeri verilmiş bir yayıcı makas gibi düşünülebilir. Kod çözücüler seçme girişi ve çıkış sayılarına göre n:2 n olarak adlandırılır. urada n seçme girişi sayısı, 2 n çıkış sayısıdır. Örnek: 3:8 Kod Çözücü 2 3 3:8 DE 4 5 6 7 S 2 S S O O O 2 O 3 O 4 O 5 O 6 O 7 S 2 S S O 7 O 6 O 5 O 4 O 3 O 2 O O 4.4

3:8 Kod Çözücünün İç Yapısı O s O O s O s 2 O O O O 4.5 Kod Çözücüler ile Genel maçlı Lojik Devre Tasarımı: n:2 n boyutlu bir kod çözücü kullanılarak n girişli m çıkışlı herhangi bir genel fonksiyon ek olarak VEY bağlaçları kullanılarak gerçeklenebilir. Yöntem: Tasarlanacak olan fonksiyonun değişkenleri (devrenin girişleri) kod çözücünün seçme uçlarına bağlanır. Kod çözücünün her çıkışı bir minterime karşı düşer. Gerçeklenecek olan fonksiyonu oluşturan minterimlere ilişkin çıkışlar VEY kapıları ile toplanır. Örnek: F(,,) = m + m2 + m6 + m7 = Σ (,2,6,7) 2 3 3:8 DE 4 5 6 7 S 2 S S ''' '' '' ' '' ' ' F 4.6

Örnek: 4 girişli 3 çıkışlı genel fonksiyon tasarımı F(,,,D) = ' ' D + ' ' D + D F2 (,,,D) = ' D + F3 (,,,D) = (' + ' + ' + D') 4:6 DE s s 2 s 3 '''D' '''D 2 ''D' 3 ''D 4 ''D' 5 ''D 6 'D' 7 'D 8 ''D' 9 ''D 'D' 'D 2 'D' 3 'D 4 D' 5 D s F3 F F2 D 4.7 İzin Girişli (EN) Kod Çözücü: Kod çözücülerde izin girişi (Enable EN) olabilir. EN girişi lojik olduğunda kod çözücü normal işlevini görür. EN girişi lojik olduğunda kod çözücünün tüm çıkışları olur. şağıda izin girişli bir 2:4 kod çözücü gösterilmiştir: 2: 4 Kod çözücü 4.8

Programlanabilir Lojik Elemanlar (Programmable Logic Device- PLD) Lojik devre gerçeklemenin pratik yollarından biri de programlanabilir lojik elemanlar kullanmaktır. u elemanlar, içinde çok sayıda TÜMLEME, VE, VEY bağlacı bulunduran tümdevrelerdir. Tasarımcı bir "programlama" cihazı kullanarak bu bağlaçların arasında belli sınırlar içinde istediği bağlantıları gerçekleştirebilir. öylece sadece tek bir tümdevre kullanılarak karmaşık lojik devreler gerçekleştirilebilir. girişler VE dizisi çarpım terimleri VEY dizisi çıkışlar 4.9 Programlanabilir Lojik Dizi (Programmable Logic rray - PL) PLD ler iki gruba ayrılırlar:. Programmable Logic rray - PL, 2. Programmable rray Logic - PL PL lar VE, VEY gruplarının esnek olarak programlanabildiği elemanlardır. u elemanların sınırlarını belirleyen parametreleri şunlardır: Giriş sayısı: n Çıkış sayısı: m VE kapısı sayısı:p u tür bir eleman, p çarpımlı n x m PL olarak adlandırılır. Yandaki şekilde 5 çarpımlı 3x4 bir PL gösterilmiştir. I 2 I I O 3 O 2 O O 4.2

Programlama: ağlaçların girişlerinde "sigortalar" (fuse) bulunur. PL'ların türlerine göre iki türlü programlama yapılır: a) Normalde (programlamadan önce) tüm bağlantılar vardır. İstenmeyen bağlantıları koparmak için ilgili sigortalar devre dışı bırakılır. b) Normalde (programlamadan önce) hiç bir bağlantı yoktur. İstenen bağlantıları gerçekleştirmek için ilgili sigortalar devreye sokulur. u işlemleri gerçekleştirmek için özel yazılımlar ve cihazlar vardır. Örnek: F = + ' ' F = ' + F2 = ' ' + F3 = ' + ' ' '' 3x4PL nın iç bağlantıları, programlamadan sonra bu şekilde oluşur. F F F2 F3 4.2 asit Gösterilim: Çizimleri karmaşık hale getirmemek için PL çizimlerinde tüm hatlar gösterilmez. Onun yerine ilgili kapının girişine hangi hatlar bağlanacaksa o hattın üstüne konur. Örnek: D F = + ' ' F = D' + ' D '' D' 'D +'' D'+'D 4.22

Programlanabilir Dizi Lojiği (Programmable rray Logic - PL) VE ağlaçlarının girişleri PL'larda olduğu gibi esnek bir biçimde programlanabilir. ncak VEY bağlaçlarının girişleri esnek değildir. Her VEY bağlacının girişine sadece belli VE bağlaçlarının çıkışları bağlıdır. Örneğin ilk VEY bağlacının girişine sadece ilk iki VE bağlacının çıkışları gelebilir. PL'ler daha kolay programlanabilirler, daha ucuzdurlar, daha çok eleman içerebilirler. 4.23

Zaman Diyagramları (Timing Diagrams) Lojik devrelerin zaman içindeki davranışlarını (giriş/çıkış ilişkisini) gösteren diyagramlardır. x ekseninde zaman, y ekseninde ise girişlerin ve çıkışların lojik değerleri (/ veya L/H) yer alır. Daha ayrıntılı zaman diyagramlarında y ekseninde elektriksel büyüklükler de (gerilim veya akım) yazılır. Fiziksel elemanların elektriksel özeliklerinden dolayı ortaya çıkan bazı durumların doğruluk tablosu ile gösterilmesi mümkün değildir. öyle durumlarda devrelerin zaman diyagramlarını incelemek gerekir. Örnek: Yandaki diyagramda devrenin sadece lojik davranışı gösterilmiş, daha sonra anlatılacak olan gecikmeler dikkate alınmamıştır. F F 5. Propagasyon Gecikmesi (Propagation Delay) Lojik elemanları oluşturan elektronik devrelerin fiziksel yapılarından dolayı bir lojik elemanın girişine uygulanan işaret (lojik değer) ancak belli bir süre geçtikten sonra o elemanın çıkışında etkili olur. Giriş işaretinin elemanın içinde yol alarak çıkışı etkilemesi için geçen zaman o elamanın propagasyon gecikmesini belirler. Propagasyon gecikmesi lojik devrenin çalışma hızını belirler. Giriş Çıkış t PHL :H'den L'ye geçiş gecikmesi t PLH :L'den H'ye geçiş gecikmesi Giriş Çıkış t PHL t PLH 5.2

Gecikmeler nedeniyle oluşan problemler: Kaza (Hazard) ir giriş değerinin, farklı bir kaç yoldan çıkışı etkilemesi nedeniyle çıkışta beklenmedik değer değişiklikleri (kazalar) oluşur. Örneğin aşağıdaki devrede girişinin değeri Z çıkışına iki farklı yoldan etki eder. ' ' Z Z 2 Tümleme kapısının gecikmesi Statik - Kaza u devrenin doğruluk tablosu incelendiğinde =, =,= girişi için Z= olduğu görülür. u durumdayken = olursa devrenin çıkışının Z= olarak kalması gerekir. ncak. yol, 2. yola göre gecikmeler açısından daha "kısa" olduğundan Z çıkışında anlık bir değişim (kaza) oluşur. 5.3 Üç tür kaza (hazard) vardır: a) Statik : Çıkış lojik 'da kalması gerekirken kısa bir süre "" olup tekrar 'a iner. Statik kaza, toplamların çarpımı şeklinde gerçeklenen devrelerde oluşur. b) Statik : Çıkış lojik 'de kalması gerekirken kısa bir süre "" olup tekrar 'e çıkar. Statik kaza, çarpımların toplamı şeklinde gerçeklenen devrelerde oluşur. b) Dinamik: Çıkış bir kez değer değiştirmesi gerekirken bir kaç defa değer değiştirir. Statik Statik Dinamik 5.4

Kazaların önlenmesi: Çarpımların toplamı şeklinde gerçeklenen yandaki devrenin doğruluk tablosu incelendiğinde =, =, = girişi için Z= olduğu görülür. Z u durumdayken ='den 'a inerse devrenin çıkışının Z= olarak kalması gerekir. ncak Z çıkışında anlık bir değişim ' (statik kaza) oluşur. ir devrede kaza tehlikesi olup olmadığı Karnaugh diyagramından da anlaşılabilir. 'deki değişim bir asal çarpımdan diğerine geçilmesine neden olmaktadır. öyle geçişler gecikmelerden dolayı kazalara neden olurlar. Eğer kazalar kesinlikle önlenmek isteniyorsa devrenin maliyeti arttırılarak, aralarında geçiş olan iki monomun konsansüsü de tasarıma eklenir. Z= + ' Z= + ' + 5.5 RDIŞIL DEVRELER (Sequential ircuits) Dersin ilk bölümünde kombinezonsal devreleri inceledik. u tür devrelerde çıkışın değeri o andaki girişlerin değerlerine bağlıdır. rdışıl (sequential) devrelerde ise çıkış değeri, hem girişlerden gelen değerlere hem de devrenin bir önceki "durumuna" bağlıdır. Durum bilgisini tutmak için bu devrelerde bellek elemanları bulunur. rdışıl devrelere örnek olarak bozuk parayla çalışan meşrubat makinelerindeki lojik devreler gösterilebilir. öyle bir lojik devre, ürünü vermek için sadece o anda atılan parayı değil, daha önce atılmış olan parayı da dikkate almalıdır. rdışıl devreler "sonlu durumlu makine" (Finite State Machine- FSM) modeli kullanılarak tasarlanırlar. 5.6

Sonlu Durumlu Makine (Finite State Machine- FSM) Modeli u modelleme yöntemi sadece lojik devrelerde değil, bir çok başka sistemin tasarımında da kullanılır. öyle bir makine ilk çalışmaya başladığında belli bir durumda bulunur. Gelen giriş değerine göre ve içinde bulunduğu duruma göre makine bir çıkış üretir. Gelen giriş değerine göre ve içinde bulunduğu duruma göre yeni bir duruma geçer. Sonlu durumlu makineler, lojik devre olarak olarak gerçekleştirilirken iki kısımdan oluşturulurlar: a) Lojik işlemleri yapan kombinezonsal devre, b) Durum bilgisini tutan bellek elemanları. Girişler (I -I n ) Kombinezonal Çıkışlar (O -O m ) Devre Şimdiki Durumlar (d -d k ) Senkronizasyon Saat işareti ellek Sonraki Durumlar (d + -d k+ ) 5.7 Veri Saklama (ellek) Elemanları 'Flip-flop': ir bitlik bellek elemanlarıdır. Çok girişli, bir çıkışlı lojik bir devre olarak tasarlanırlar. Veri Girişleri I I I n FF Çıkış (t + )= f( (t), I, I,., I n ) Saat Girişi çıkışı flip-flopun o anda içindeki ikili değeri (,) dışarı yansıtır. u değer aynı zamanda flip-flopun durum bilgisidir. çıkışının alacağı yeni değer (t + ), veri girişlerinin ve o andaki durumun (t) bir fonksiyonu olarak belirlenir. Saat işareti, veri girişlerindeki değerlerin ne zaman değerlendirileceğini, yani flip-flop'un ne zaman değer değiştireceğini belirten işarettir. Sadece saat işaretinin etkin olduğu anlarda flip-flop'un içeriği yukarıdaki fonksiyona göre belirlenerek değiştirilir. Saat işareti etkin değilse, veri girişleri değişse bile flip-flop bir önceki içeriğini korur. 5.8

Saat (lock) İşareti: Sayısal sistemlerdeki elemanların eş zamanlı (senkronize) çalışmasını sağlayan dikdörtgen dalga şeklinde bir işarettir. Saat işaretiyle denetlenen elemanlar (örneğin flip-flop) sadece saat işareti etkin olunca işlem yaparlar. Onun dışında eski durumların korurlar. Saat işaretinin kullanılması açısından elemanlar ikiye ayrılır. a) Düzey tetiklemeli elemanlar, b) Kenar tetiklemeli elemanlar Düzey tetiklemeli elemanlar: Saat işaretinin bir düzeyini (pozitif lojikte "" düzeyini) etkin düzey olarak kabul ederler. u elemanlar saat işareti "" düzeyindeyken işlem yaparak durumlarını ve çıkışlarını değiştirirler; saat işareti "" düzeyindeyken eski durumlarını korurlar. Saat işaretinin "" düzeyindeyken girişler işleme sokulduğundan, bu süre boyunca giriş değerleri sabit tutulmalıdır. ksi durumda ardışıl elemanın çıkışının alacağı değer belirsiz olur. u süreye kayıt süresi denir. Saat işaretinin "" olduğu sürede ise girişler değiştirilebilir. u süreye yerleşme süresi denir. t H t L t PER Yerleşme Süresi Kayıt Süresi 5.9 Kenar tetiklemeli elemanlar: Saat işaretinin bir kenarını (pozitif lojikte çıkan kenar) etkin kenar olarak kabul ederler. u elemanlar saat işareti geçişi yapınca (çıkan kenar) işlem yaparak durumlarını ve çıkışlarını değiştirirler; saat işareti geçiş yapmazsa eski durumlarını korurlar. Negatif lojikte ise işlemler geçişinde (inen kenar) yapılır. Saat işaretinin geçişi yaparken girişler işleme sokulduğundan, bu kenardan belli bir süre önce ve sonra giriş değerleri sabit tutulmalıdır. ksi durumda ardışıl elemanın çıkışının alacağı değer belirsiz olur. Kurma Süresi Tutma Süresi Kayıt Süresi Yerleşme Süresi Kurma süresi "Set-up time" Tutma süresi "Hold time" Kayıt süresi, kurma ve tutma sürelerinin toplamından oluşur. rdışıl devrenin sağlıklı çalışması için bu süre boyunca girişlerin sabit kalması gerekir. 5.

Örnek: Kenar tetiklemeli T Flip-Flopu (Toggle Flip-flop) T T FF (t + )= T (t) Saat Girişi T flip-flopunun çıkışının (içeriği) alacağı değer, o andaki değer ile girişinin Y D işlemine sokulmasıyla bulunur. una göre girişine T= uygulanırsa flip-flopun içeriği değişmez. Çünkü: x = x Flip-flopun girişine T= uygulanırsa flip-flopun içeriği tümlenir. Çünkü: x = x' Saat T 5. İki Kararlı (istable) Devre ellek elemanlarını açıklamadan önce, onların çalışmasını anlamakta yardımcı olacak iki kararlı elemandan söz edilecektir. İki kararlı eleman, iki adet tümleme kapısının geri beslemeli (feedback) olarak bağlanmasıyla oluşturulan, girişi olmayan, 2 tane çıkışı olan bir lojik devredir. u devre iki durumdan birinde bulunur. Üstteki tümleme kapısının çıkışı () sıfırsa, alttaki tümleme kapısının girişi, çıkışı (_L) olur. u da zaten nun olmasını gerektirdiğinden bu kararlı bir durumdur. Üstteki tümleme kapısının çıkışı () ise, alttaki tümleme kapısının girişi, çıkışı (_L) olur. u da zaten nun olmasını gerektirdiğinden bu da kararlı bir durumdur. u elemanın iki kararlı durumu vardır. = ve = Girişi olmadığından elemanın durumunu dışarıdan denetlemek (değiştirmek) mümkün değildir. İlk gerilim verildiğinde eleman rasgele bir duruma geçer. 5.2

S-R (Set-Reset) ilgi Saklama Elemanı İki adet TVEY veya iki adet TVE bağlacı ile oluşturulabilen bir bitlik saklama elemanıdır. Tüm flip-floplar, bu temel saklama elemanına yapılan eklemeler ile oluşturulabilir. TVEY ile oluşturulan S-R Saklama Elemanı: S R N S R N S=, R='dan sonra S=, R='den sonra Yasaklı girişler S: Set (irleme) R: Reset (Sıfırlama) : Çıkış (Durum) N : Tümleyen Çıkış (') Hatırlatma: ir TVEY bağlacının bir girişi "" olduğunda çıkışı mutlaka "" olur S girişi saklama elemanına "" yazmak için, R girişi de "" yazmak için kullanılır. Her iki giriş de "" olduğunda SR elemanı bir önceki durumunu korur. Girişlerin her ikisine birden "" verilmez. 5.3 çıkışını bir sonraki değeri (t+), girişlere ve saklama elemanının o anki durumuna (t) bağlıdır. una göre S-R saklama elemanının doğruluk tablosu ve lojik ifadesi aşağıdaki gibi yazılabilir. (t) S R (t+) Yasak Yasak SR (t) S Φ Φ R (t+)= S + (t)r', SR= S S R N R Saat işareti ile tetiklenmeyen bu elemana tutucu (latch) denir. Flip-flop adı saat işareti ile tetiklenen bellek elemanlarına verilir. 5.4

Elemanın içindeki propagasyon gecikmesinden dolayı S veya R girişlerindeki değişimlerin etkisi belli bir süre geçtikten sonra çıkışta etkili olur. u süre boyunca girişler sabit kalmalıdır. ksi durumda çıkışın alacağı değer belirsiz olur. S R Çıkış belirsiz t plh(s) t phl(r) t pw(min) t plh(s) : S değiştiğinde çıkışın - değişim yapması için geçen süre. t phl(r) : R değiştiğinde çıkışın - değişim yapması için geçen süre. t pw(min) : Girişlerin sabit kalması gereken en küçük süre. 5.5 İzin Girişli S-R ilgi Saklama Elemanı S ve R girişlerinin sadece istenen (izin verilen) zamanlarda etkili olabilmesi için bu girişlere VE kapıları bağlanır. S R İzin Yok N ncak = olunca etkili olur S: Set (irleme) R: Reset (Sıfırlama) : Çıkış (Durum) N : Tümleyen Çıkış (') : İzin girişi ncak = olduğunda elemanın içeriği değiştirilebilir. = olduğunda elemanın içeriği korunur. S SR= R elirsizlik oluşur N 5.6

Tutucu (Latch), Flip-flop Farkı: uraya kadar tanıtılan S-R saklama elemanının bir saat işareti ile tetiklenmesi söz konusu değildir. İzin girişi etkin olduğu sürece bu elemanın içeriği değiştirilebilir. u tip elemanlara tutucu (latch) denir. Saat işareti ile tetiklenen saklama elemanlarına ise flip-flop denir. TVE ağlaçlı S -R Tutucu (Latch) S-R veri saklama elemanları TVEY kapıları yerine TVE kapıları kullanılarak da tasarlanabilir. S' S': Set (irleme) Tümleyeni R': Reset (Sıfırlama) Tümleyeni : Çıkış (Durum) N : Tümleyen Çıkış (') R' N Hatırlatma: ir TVE bağlacının bir girişi "" olduğunda çıkışı mutlaka "" olur S' R' N S'=, R'='den sonra S'=, R'='dan sonra Yasaklı girişler 5.7 S R S R (t+) (t) (t) Yasak S İzin Girişli S-R Tutucu Yansı 5.6 da, TVEY ve VE kapıları kullanılarak gerçeklenmiş olan izin girişli S-R tutucu sadece TVE bağlaçları kullanılarak yandaki şekilde gerçeklenebilir. N Tutucunu girişine yasaklı değerler (SR=) uygulanırsa ve ' çıkışlarının ikisi de S olur. u durumdayken izin R kaldırılırsa tutucunun değeri belirsiz olur. ncak = olunca İzin Yok etkili olur SR= R N 5.8

D tipi Tutucu (Delay Latch) S-R tutucunun yapısına bazı eklemeler yaparak değişik fonksiyonlara sahip başka tipte tutucular elde edilebilir. = olduğu sürece D'den S gelen değer tutucuya D yazılır. = olduğu sürece tutucu bir önceki değerini korur. R N D D (t + ) N (t + ) (t) N (t) D 5.9 Pozitif (çıkan) kenar tetiklemeli D tipi Flip-flop Tutucular izin girişleri etkin olduğu sürece veri girişlerindeki değerlere göre içeriklerini değiştirirler. Flip-floplar ise ancak bir saat işareti etkin olduğunda veri girişlerindeki değerlerden etkilenirler. D D M D N D LK N D LK LK D Tipi tutucu x x önceki önceki N önceki önceki N D LK M N 5.2

Pozitif kenar tetiklemeli D tipi flip-flopunun zamanlama özelikleri Kurma süresine (setup time) uyulmadığı için çıkış belirsizdir. Çıkış tekrar belirli bir değer ( örnekte ) alır. D LK t hold t plh() t phl() t setup t plh() : Etkin kenardan sonra çıkışın - geçişi yapması için geçen süre. t phl() : Etkin kenardan sonra çıkışın - geçişi yapması için geçen süre. t setup : Etkin kenardan önce girişin sabit kalması gereken süre. : Etkin kenardan sonra girişin sabit kalması gereken süre. t hold 5.2 Negatif (inen) kenar tetiklemeli D tipi Flip-flopu Saat işaretinin inen kenarlarında D girişindeki veri flip-flopa yazılır. D D D N D L K LK_L D LK_L x eski x eski N eski N eski N D Tipi tutucu Flip-floparda, özellikle başlangıç değeri yazabilmek için saat işaretinden bağımsız olarak (asenkron) çalışan girişler de bulunabilir. Flip-flopa yazmak için PR (Preset), yazmak için LR (lear) girişi kullanılır. senkron girişler, saat işareti etkin olmasa da flip-flopu etkilerler. PR D LK LR 5.22

Kenar tetiklemeli ve izin girişli D tipi Flip-flopu Flip-floplarda da izin girişi (enable) bulunabilir. Flip-flopun içeriğinin değiştirilebilmesi için izin girişi etkin olmalıdır. ksi durumda flip-flopun içeriği korunur. D EN D LK N D EN L K LK D EN LK N x eski eski N x x eski eski N x x eski eski N 5.23 na/uydu (Master/Slave) tipi SR Flip-flopu na/uydu tipi flip-floplar darbe tetiklemeli (pulse-triggered) türden elemanlardır. u tip flip-flopun içeriği (çıkışı) sadece saat işaretinin inen kenarında değişir. ncak flip-flopun alacağı değer saat işaretinin olduğu süre boyunca belirlenir. S R S R M M_L na S R Uydu S x N R N x önceki öncekin önceki öncekin tanımsız tanımsız S R S Gözardı = = olunca etkili = olunca etkili R M M_L N 5.24

JK Tutucu SR flip-floplarındaki yasaklı giriş (S=,R=) problemi JK tipi saklama elemanları ile çözülmüştür. u elemanlar SR elemanları gibi çalışır. J girişi birleme, K girişi ise sıfırlama işlemi yapar. J=, K= girişi uygulanması durumunda elemanın içeriği tümlenmiş olur. J K S R N J K J K N x x eski eski N eski eski N eski Neski (t+)=j (t)' + K' (t) 5.25 Kenar Tetiklemeli JK Flip-flopu Kenar tetiklemeli bir D flip-flopu ve lojik bağlaçlar kullanılarak kenar tetiklemeli bir JK flip-flopu tasarlanabilir. u flip-flopta JK girişleri sadece saat işaretinin etkin geçişlerinde (kenarlarında) değerlendirilir. J K LK D LK N J x x K LK N x eskieskin x eskieskin eskieskin eskineski J LK K (t+)=j (t)' + K' (t) 5.26

Kenar tetiklemeli T Flip-Flopu (Toggle Flip-flop) T T FF (t + )= T (t) Saat Girişi T flip-flopunun çıkışının (içeriği) alacağı değer, o andaki değer ile girişinin Y D işlemine sokulmasıyla bulunur. una göre girişine T= uygulanırsa flip-flopun içeriği değişmez. Çünkü: x = x Flip-flopun girişine T= uygulanırsa flip-flopun içeriği tümlenir. Çünkü: x = x' Saat T 5.27

Senkron rdışıl Devreler (Synchronous Sequential ircuits) rdışıl (sequential) devrelerde çıkış değeri, hem girişlerden gelen değerlere hem de devrenin "durumuna" bağlıdır. Sonlu durumlu makine modeline göre oluşturulan bu devrelerde durum bilgileri flipfloplarda tutulur. Tüm flip-floplar aynı saat işareti ile tetiklenir (senkron). una göre makine sadece saat işaretinin etkin geçişlerinde durum değiştirebilir. Senkron ardışıl devreler iki farklı modele göre tasarlanabilir. a) Mealy Modeli u modelde çıkışlar hem o andaki girişlerin hem de o andaki durumun fonksiyonudur. girişler sonraki durum lojiği F flip-flop sürme sonraki Durum belirleme durum belleği saat girşi şimdiki durum çıkış lojiği G çıkışlar saat işareti 6. b) Moore Modeli u modelde çıkışlar sadece durumların bir fonksiyonudur. Girişlerdeki değerler sadece sonraki durumu belirler. Durum bilgisi de çıkıştaki değeri belirler. girişler sonraki durum lojiği F flip-flop sürme sonraki Durum belirleme durum belleği saat girşi şimdiki durum çıkış lojiği G çıkışlar saat işareti ir modele göre tasarlanmış olan bir devreyi diğer modele dönüştürmek mümkündür. ir çok devreyi hem Mealy hem de Moore modeline göre tasarlamak mümkündür. 6.2

Senkron ardışıl devrelerin çözümlenmesi (naliz) ir ardışıl devrenin tasarlanıp gerçeklenmesi konusundan önce tasarlanmış olan bir devrenin nasıl çözümleneceği incelenecektir. Hatırlatma: Mealy modelinde bir devrenin gerçeklenmesi aşağıda gösterilmiş olan F ve G fonksiyonlarının gerçeklenmesi anlamına gelmektedir. S + = F(S,I) S: Şimdiki durumlar (State), S + : Sonraki durumlar O = G(S,I) I: Girişler (Input), O : Çıkışlar (Output) ir ardışıl devrenin çözümlenmesi (analiz edilmesi) demek, F ve G fonksiyonları şeklinde verilmiş bir devrenin "ne yaptığının" belirlenmesi demektir. Çözümleme 3 adımdan oluşur:. Devrenin çiziminden F ve G fonksiyonlarının ifadeleri bulunur. 2. F ve G fonksiyonları kullanılarak olası tüm girişler ve durumlar için makinenin hangi durumlara geçeceği ve hangi çıkışları üreteceği bir tablo halinde yazılır. u tabloya durum/çıkış tablosu denir. 3. Makinenin işlevini daha iyi görebilmek için durum geçişlerini ve çıkışları grafik olarak gösteren durum geçiş diyagramı çizilir. 6.3 F fonksiyonu, flip-flopların girişlerine gelecek olan sürücü değerleri belirler. u değerler ise bir saat darbesi sonra flip-flopun hangi değeri alacağını (sonraki durumu) belirler. Gelen girişlere göre Flip-flopun içeriğinin nasıl değişeceğini hesaplamak için flip-flopların karakteristik fonksiyonlarını bilmek gerekir. Flip-flopların karakteristik fonksiyonları: SR FF: (t+) = S + R' (t), SR= JK FF: (t+) = J (t)' + K' (t) D FF : (t+) = D T FF : (t+) = T (t) 6.4

Örnek: şağıda çizimi verilmiş olan senkron ardışıl devreyi çözümleyiniz. sonraki durum lojiği F durum belleği çıkış lojiği G çıkış EN giriş EN EN' D flipflop sürme D LK M D D LK ' saat işareti ' şimdiki durum LK S={(t),(t)} S + ={(t + ), (t + )} = ff(d,d) I={EN} O={M} 6.5. F fonksiyonunun ifadesi belirlenir. D = EN' + ' EN D = EN' + ' EN + ' EN 2. Sonraki durumlar S + ={(t + ), (t + )} hesaplanır + = D (D tipi FF karakteristik fonksiyonu) + = D (D tipi FF karakteristik fonksiyonu) + = EN' + ' EN + = EN' + ' EN + ' EN 3. Durum geçiş tablosu (State transition table) oluşturulur. + + EN Tabloyu daha anlaşılır hale getirmek için durum kodlarına simgeler karşı düşürülür. : : : : D S + EN S D D D S: Şimdiki durum S + : Sonraki durum ve : Durum değişkenleri 6.6

4. Çıkış fonksiyonunu G'nin ifadesi belirlenir. M = EN 5. Durum/Çıkış tablosu oluşturulur. S +,M EN S,,,,, D, D D,, u tablo sonlu durumlu makinenin davranışını göstermektedir. u davranış görsel olarak durum diyagramları ile de gösterilebilir. EN= M= EN= M= EN= M= EN= M= EN= M= EN= M= D EN= M= EN= M= Makinenin davranışının sözle ifade edilmesi: durumu başlangıç durumu olarak ele alınıp diyagram incelendiğinde, bu devrenin girişine 4 ün katları kadar geldiğinde devrenin çıkışının olduğu, aksi durumlarda ise olduğu görülür. 6.7 JK Flip-flopları ile tasarlanmış bir senkron ardışıl devrelerin çözümlenmesi ir önceki örnekten farklı olarak, burada sonraki durum değerleri + i belirlenirken JK flip-flopunun karakteristik fonksiyonu kullanılacaktır. Hatırlatma: + =J ' + K' Örnek: Y' Y J K J LK K Y Y Y ' Y' J K J LK K ' ' Y Z LK 6.8

. Flip-flopların girişlerini süren F fonksiyonu: J = Y' K = Y' + Y J = + Y K = Y ' + Y' 2. Sonraki durumlar S + ={(t + ), (t + ) } hesaplanır + = J ' + K' (JK tipi FF karakteristik fonksiyonu) + = Y' ' + ( Y' + Y )' + = Y' ' + ' Y' + ' ' + Y ' + = Y' ' + ' Y' + Y ' (sadeleştirme) + = J ' + K' (JK tipi FF karakteristik fonksiyonu) + = ( + Y) ' + (Y ' + Y' )' + = ' + Y ' + ' Y' + Y' ' + ' + Y + = ' + Y ' + Y + Y' + Y' ' (sadeleştirme) 3. Çıkış fonksiyonunun ifadesi belirlenir Z = + Y ' ' 6.9 Durum/Çıkış Tablosu: + +,Z Y,,,,,,,,,,,,,,,, S +,Z Y S,,,,, D,, D,,, D,, D D,,,, ' Y' / Y' / ' Y' / Y / Y/ Y' / Y' / Y/ ' Y' / Y' / ' Y/ Y / D ' Y' / 6.

Moore modeline göre tasarlanmış bir ardışıl devrenin çözümlenmesi: Önceki örneklerde çözümlenen devreler Mealy modeline göre tasarlanmıştı. şağıdaki örnekte verilen devre ise Moore modeline göre tasarlanmıştır. Görüldüğü gibi Z çıkışı sadece durumlara (,) bağlıdır. giriş ' D sürme D LK çıkış Z ' D D LK ' LK saat işareti şimdiki durum 6. Moore modeline göre tasarlanmış makinelerin çözümlenmesi Mealy modeli ile büyük ölçüde aynıdır. Sadece çıkış tablosu ve durum geçiş diyagramının oluşturulması farklıdır.. Flip-flopları süren F fonksiyonunun ifadesi belirlenir. D = ' + ' D = ' + ' + ' 2. Sonraki durumlar S + ={(t + ), (t + )} hesaplanır + = D + = D + = ' + ' + = ' + ' + ' 3. Durum geçiş tablosu oluşturulur. + + S + S Durum kodlarına simgeler karşı düşürülür. D D D S: Şimdiki durum S + : Sonraki durum ve : Durum değişkenleri 6.2

4. Çıkış fonksiyonunun ifadesi belirlenir. Z = (sadece durum değişkenlerine bağlı) 5. Durum/Çıkış tablosu oluşturulur. S + S Z D D D Moore modelinde çıkış sadece durumların bir fonksiyonu olduğu için tablonun her satırına bir çıkış değeri yazılır. u değer, makinenin çıkışının, o satırdaki duruma gelindiğinde alacağı değerdir. = =,, = Moore modelinde durum geçiş diyagramı çizilirken çıkış değerleri durumların içine yazılır. = = = D, =, = 6.3 Mealy ve Moore Modellerinde Çıkışların Yorumlanması Mealy ve Moore modellerinde çıkıştaki değerin hangi anda geçerli olacağı (çıkışın ne zaman örnekleneceği) farklılık göstermektedir. Mealy Modeli: Mealy modelinde çıkış girişlere de bağlı olduğundan girişteki değer değiştiği anda çıkıştaki değer de değişir. una göre Mealy modeli ile tasarlanan bir makine şu şekilde çalışır:. Girişlere (I) değer verilir. 2. Çıkışların değeri, giriş ve o andaki durumun bir fonksiyonu olarak belirlenir. O=G(S,I) 3. Saat işareti etkin olur. Örneğin çıkan kenar oluşur. 4. Yeni duruma geçilir. Yeni durum, girişin ve o andaki durumun fonksiyonu olarak belirlenir. S + =F(S,I) 6.4

Örnek: Yanda durum geçiş diyagramı verilen ve Mealy modeline göre tasarlanmış olan ardışıl devrenin zamanlama diyagramı aşağıda gösterilmiştir. EN= M= EN= M= EN= M= EN= M= EN= M= EN= M= D EN= M= EN= M= ST EN M DURUM D D D Giriş değiştiği anda çıkış da değişmektedir. 6.5 Moore Modeli: Moore modelinde çıkışın değeri sadece durum değişkenlerine bağlı olduğundan girişteki değerin değişimi çıkışı hemen etkilemez. Girişteki değerin çıkış üzerindeki etkisi ancak durum değiştikten sonra görülür. una göre Moore modeli ile tasarlanan bir makine şu şekilde çalışır:. Girişlere (I) değer verilir. 2. Saat işareti etkin olur. Örneğin çıkan kenar oluşur. 3. Yeni duruma geçilir. Yeni durum, girişin ve o andaki durumun fonksiyonu olarak belirlenir. S + =F(S,I) 4. Çıkışların değeri, yeni durumun bir fonksiyonu olarak belirlenir. O=G(S) Görüldüğü gibi bu modelde girişlerdeki değişimin çıkıştaki etkisi bir saat darbesi sonra görülür. 6.6

Örnek: Yanda durum geçiş diyagramı verilen ve Moore modeline göre tasarlanmış olan ardışıl devrenin zamanlama diyagramı aşağıda gösterilmiştir. = = =,, = = = D, =, = ST Z DURUM D D D 6.7

Senkron rdışıl Devrelerin Tasarlanması (Design) ir ardışıl devrenin tasarlanması, çözülecek olan problemin sözle anlatımıyla başlar. undan sonra aşağıdaki aşamalardan geçilerek senkron ardışıl devre tasarlanarak gerçeklenir. Tasarım aşaması bilgisayar programı yazmaya benzer. Fiziksel dünyadaki problem ortaya konulduktan sonra uygun bir modelleme yapılarak çözüme giden yolun aranması gerekir. ir ardışıl devrenin tasarlanması aşağıdaki adımlardan oluşur:. Çözülecek problemin (devrenin yapması gereken işin) sözle anlatımı. urada belirsizlikleri ortadan kaldırmak için zaman diyagramı da çizilebilir. 2. Devrenin hangi modele (Mealy ya da Moore) göre tasarlanmasının uygun olacağına karar verilir. 3. Seçilen modele göre devrenin durum geçiş ve çıkış tabloları oluşturulmaya çalışılır. u aşamaya, eğer gerekiyorsa durum geçiş diyagramı çizilerek de başlanabilir. u aşama program yazmaya benzer; bu nedenle sezgisel yaklaşım da gerektirir. Mümkünse durum indirgemesi yapılır. urada amaç en az sayıda durum ile makinenin istenen işlevi yerine getirmesini sağlamaktır. 7. 4. Durum kodlaması: Durumlara ikili kodlar karşı düşürülür. Eğer durum sayısı n ise durum değişkeni sayısı (flip-flop sayısı) m aşağıdaki gibi hesaplanır. m= log 2 n urada x tavan fonksiyonudur. Örneğin 4. = 5 ve 4. = 4 Durum geçiş ve çıkış tablosu gerçek durum değişkenleri değerleri kullanılarak oluşturulur. 5. Kullanılacak flip-flop tipine karar verilir. 6. Seçilen flip-flopların geçiş tablolarından yararlanılarak durum geçiş tablosuna uygun değerler yazılır ve flip-flopları sürme fonksiyonu (F) elde edilir. 7. Çıkış tablosundan çıkış fonksiyonu (G) elde edilir. 8. Fonksiyonlara ait kombinezonsal devreler dersin ilk bölümünde öğrenildiği şekilde en düşük maliyetle gerçeklenerek çizilir. 7.2

Senkron Devre Tasarım Örneği: ir girişi () ve bir çıkışı (Z) olan senkron ardışıl bir devre tasarlanacaktır. Devrenin girişi bir birini izleyen en az iki saat darbesi boyunca lojik 'da kaldıktan sonra, girişten lojik geldiği sürece devrenin çıkışı lojik olacaktır. Problemi daha iyi anlayabilmek için zamanlama diyagramı da çizilebilir. ST Z Devrenin, yukarıdaki zaman diyagramına uygun olarak çalışması isteniyorsa tasarımın Mealy modeline göre yapılması gerekir. Çünkü çıkış, girişteki değişimden hemen (saat işareti gelmeden) etkilenmektedir. 7.3. Sözle anlatımdan (zamanlama diyagramından) durum diyagramının oluşturulması. / Makine üç durum ile tasarlanabilir: / : Hiç sıfır gelmedi durumu : irinci sıfır geldi / : İkinci sıfır geldi / / 2. Durum geçiş tablosu S +,Z Durum Kodlaması: + +,Z S :,, :,,,, :,,,, Durum değişkenleri:,,, øø,ø øø,ø Durum kodlaması farklı şekilde de yapılabilirdi. Örneğin :, :, : olabilirdi. u durumda devrenin iç yapısı farklı olurdu. ncak dışarıdan bakıldığında devre aynı işlevi yerine getirirdi. / 7.4

3. Kullanılacak flip-floplara karar verilmesi. u örnekte pozitif kenar tetiklemeli D tipi flip-flopları kullanılacaktır. Kullanılacak flip-flopun geçiş tablosundan yaralanılarak ardışıl devrenin durum tablosu düzenlenecektir. D flip-flopu geçiş tablosu: simge + D α β + +,Z,,,,,, øø,ø øø,ø u tablo D flip-flopunun belli bir durum değişikliğini yapması için girişlerine uygulanması gereken değerleri gösterir. Değişik tipteki flip-flopların geçiş tabloları da farklıdır. Görüldüğü gibi D flip-flopunun tablosu basittir. D girişine verilmesi gereken değer sonraki durum değişkeninin değeri ile aynıdır. Devrenin durum geçiş tablosundan yararlanılarak her durum değişkeninin (flipflopun) hangi geçişi yapacağı ayrı ayrı belirlenir. + + α α β β β ø ø ø ø 7.5 Durum geçiş tablolarına flip-flopun alması gereken giriş değerleri yerleştirilir. + + simge + D α α β α β β β ø ø ø ø D D ø ø ø ø D = ' D = ' öylece flip-flopları sürerek sonraki durumu belirleyen F fonksiyonu elde edilmiş oldu. 7.6

4. Çıkış tablosu kullanılarak çıkış fonksiyonu G belirlenir. Z ø ø F ve G fonksiyonları tasarlanırken, dersin ilk bölümlerinde öğrenilen kombinezonsal devre tasarımı yöntemleri (asal çarpımlar, seçenekler tablosu) uygulanmalıdır. u örnekteki fonksiyonlar basit olduğundan indirgemeye gerek kalmamıştır. Z = ' 5. Devrenin lojik elemanlar ile gerçeklenip çizilmesi. D D LK Z D D LK Saat 7.7 Örnek: ynı devrenin JK flip-flopları ile tasarlanması Tasarım 3. maddeye kadar aynı şekilde yapılacaktır. 3. u örnekte pozitif kenar tetiklemeli JK tipi flip-floplar kullanılacaktır. JK flip-flopu geçiş tablosu: simge + J K D flip-flopları yerine JK flip-floplarının kullanılması genellikle daha basit lojik fonksiyonların ø α ø elde edilmesini sağlar. ncak bu örnekteki devreler zaten çok sade olduğundan daha fazla β ø ø basitleşme sağlanmamaktadır. Durum geçiş tablosundan durum değişkenlerinin geçişleri belirlenecektir. + +,Z + +,, α,, α β,, β β øø,ø øø,ø ø ø ø ø 7.8

Durum geçiş tablolarına flip-flopun alması gereken giriş değerleri yerleştirilir. + + JK flip-flopu geçiş tablosu: simge + J K α ø α β α ø β β β ø ø ø ø ø ø J K ø ø ø ø ø ø ø ø ø ø ø ø ø ø ø ø ø ø ø ø J = ' K = J = ' K = öylece flip-flopları sürerek sonraki durumu belirleyen F fonksiyonu elde edilmiş oldu. J K 7.9 4. Çıkış tablosu kullanılarak çıkış fonksiyonu G belirlenir. Z Z = ' ø ø 5. Devrenin lojik elemanlar ile gerçeklenip çizilmesi. J K J K LK Z J J K K LK Saat 7.

Flip-flopların geçiş tabloları: Senkron ardışıl devre tasarımında gerekli olduğundan değişik flipflopların geçiş tabloları aşağıda verilmiştir. SR flip-flopu geçiş tablosu: simge + S R ø α β ø JK flip-flopu geçiş tablosu: simge + J K ø α ø β ø ø D flip-flopu geçiş tablosu: simge + D α β T flip-flopu geçiş tablosu: simge + T α β 7. Senkron Devre Tasarım Örneği 2: Moore Modeli Moore modeline göre tasarım yapılırken de önceki örneklerde gösterilmiş olan aşamalardan geçilir. urada dikkat edilmesi gereken nokta, çıkışların sadece durumlara bağlı olduğu, bu nedenle de her duruma bir çıkış değerinin karşı düşürüldüğüdür. Problem: İki girişi (,Y) bir çıkışı (Z) olan senkron ardışıl bir devre tasarlanacaktır. Makinenin çalışmaya başlamasından itibaren girişlerden gelen değerlerinini sayısı 4 ün katları ise devrenin çıkışı değerini alacaktır. ksi durumda çıkış olacaktır. Girişten hiç '' gelmemesi ( sıfır tane) durumunda çıkış olacaktır. Çözüm: Devrenin modulo 4 işlemini gerçekleştirmesi ve kalan ise çıkışını yapması istenmektedir. u makine 4 adet durum ile gerçeklenebilir:. Kalan : S Çıkış sadece devre bu durumdayken '' olacaktır. 2. Kalan : S 3. Kalan 2: S2 4. Kalan 3: S3 7.2

Durum/çıkış tablosu: S + nlam S Y Z Sıfır tane S S S S2 S ir tane S S S2 S3 S2 İki tane S2 S2 S3 S S3 Üç tane S3 S3 S S S Durum Kodlaması: S: S: S2: S3: Durum Değişkenleri:, Kodlanmış Durum/çıkış tablosu: + + Y Z Y Y D Y Y Y D Y Y Y Y Y D Flip-flopları ile tasarım yapıldığında + =D karakteristik fonksiyonundan yararlanılır. D= ' Y + ' Y + ' Y' + Y' Z= ' ' D= ' ' Y + ' Y' + ' Y' + ' Y 7.3 Senkron Devrelerin Gerçeklenmesinde Veri Seçicilerin Kullanılması ir senkron ardışıl devre D flip-flopları ile tasarlanırsa, flip-flopların girişlerini süren fonksiyonun gerçeklenmesinde veri seçicilerin kullanılması daha uygun çözümlerin bulunmasını sağlayabilir. u yöntemde, Her D flip-flopunun girişi bir veri seçici ile sürülür. Veri seçicilerin seçme uçlarına, durum değişkenleri (flip-flopların çıkışları) bağlanır. öylece bir veri seçici makinenin her durumu için girişlerinden birini seçmiş olur. Veri seçicicin veri girişlerine makinenin o durumdan sonra geçeceği durumun kodunu üretecek değerler bağlanır. Veri seçicilerin veri girişlerine uygulanacak değerler durum tablosunun satırlarından yararlanılarak bulunur. ir önceki örnekte gerçeklenen devre bir sonraki yansıda veri seçiciler ile yeniden gerçeklenmiştir. 7.4

D girişlerine gelmesi gereken değerler: (Önceki örnekten alınmıştır.) D Y D Y Veri Seçiciye: Y + Y ( Y) ( Y) ( + Y) ( + Y) Y Veri Seçiciye: + Y Y I I I 2 I 3 4: Z VS s s D D LK ' Z I I I 2 I 3 s s 4:Z VS D D LK ' Saat 7.5 Sayıcı Tasarımı elli bir sekansta sayım yapan sayıcılar senkron ardışıl devre olarak tasarlanırlar. Sayıcıların tasarlanmasında Moore modelinin kullanılması daha uygundur. Sayıcının üreteceği her sayı, bir durum olarak kabul edilir. Çıkışlar durum değişkenlerinden doğrudan elde edilir. Örnek: şağıda blok diyagramı gösterilen, bir adet denetim girişine () sahip sayıcıyı tasarlayınız. Sayıcı, doğal ikili sayı sisteminde --2-3 düzeninde sayacaktır. 3'ten 'a geri dönülecektir. = olduğunda sayım ileriye doğru, = olduğunda geriye doğru yapılacaktır. İleri/geri Sayıcı z z saat Sayıcının çıkışları Yüksek anlamlı bit (MS) Düşük anlamlı bit (LS) 7.6

= Durum diyagramı: = = = = = = = Durum değişkenleri ile çıkışlar aynı değerlere sahiptir. Sayıcının D flip-flopları ile tasarlanması: Durum tablosu: + + Durum tablosunun aynı zamanda bir Karnaugh diyagramı olması için durumlar satırlara gray koduna göre yerleştirilmiştir. Hatırlatma: + =D D D = ' + ( )' D D = ' Çıkışlar: Z = Z = 7.7 Sayıcının gerçeklenmesinde lojik bağlaçlar (VE, VEY, Y D) kullanılabileceği gibi veri seçiciler de tercih edilebilir. şağıda D girişi ifadesi basit olduğu için ( D = ' ) lojik kapı ile (bir adet tümleme) gerçeklenmiştir. D girişini sürmek için veri seçici kullanılmıştır. D Veri Seçiciye: ' ' ' D D LK Z I s s I 4: I 2 I 3 VS D D LK Z Saat 7.8

Örnek: Doğal ikili sayı sisteminde --2-3-4-5 düzeninde sayan (6'ya sayıcı) ve bir adet denetim girişine () ait sayıcıyı tasarlayınız. = olduğunda sayım birer adım ileriye doğru, = olduğunda ikişer adım ileriye doğru yapılacaktır. Durum tablosu: = 2 + + + = = = = 2 = = = = = = = ØØØ ØØØ ØØØ ØØØ Karnaugh diyagramı olarak düzenlenmiş durum tablosu 2 + + + 2 ØØØ ØØØ ØØØ ØØØ 7.9 u örnekte tasarımı T flip-floparı kullanarak yapalım. Hatırlatma: T flip-flopu geçiş tablosu: 2 + + + simge + T α β 2 ØØØ ØØØ ØØØ ØØØ T2 2 Ø Ø Ø Ø T2' = ' ' + 2' ' T2 = (+) (2+) T 2 Ø Ø Ø Ø T = 2' + 2' T 2 Ø Ø Ø Ø T = ' 7.2

T2 = (+) (2+) T = 2' + 2' T = ' T 2 T LK 2 2 ' Z2 T T LK ' Z 2 2' ' ' Saat T T LK ' Z 7.2

SYISL ELEMNLRIN İÇ YPILRI Sayısal tümdevrelerin gerçeklenmesinde çeşitli tipte tranzistorlar kullanılır. İlk olarak bipolar tipteki tranzistorlar tanıtılacaktır. ipolar Tranzistor: Sayısal tümdevrelerde tranzistorlar bir anahtar elemanı olarak kullanılır. u nedenle tranzistorlar ya iletimde (anahtar akım iletiyor) ya da kesimde (anahtar akım iletmiyor). ipolar tranzistorun iletimde olduğu duruma tranzistor doymada denir. ipolar Tranzistor Kollektör I az c I b I e =I b +I c E Emetör Tranzistor kesimde V E <.6V + I b = V E <.6V E I c = Ie= Tranzistor doymada V E >.6V + I b > V E =.6V I c > R E(sa t ) V E(ST) =.2V I e =I b +I c E 8. ir Tümleme kapısının tranzistor ve dirençle gerçeklenmesi V V IN OUT OUT R2 3.6V V R V IN Devrenin eşdeğeri V =+5V V OUT.2V V E(sat) V =+5V LOW HIGH.8V 2.V V IN R c I O R V OUT V OUT V IN V IN =LOW nahtar açık V OUT =V -R *I O V OUT =HIGH V IN V IN =HIGH nahtar kapalı R Esat <5Ω V Esat.2V V OUT =LOW 8.2

TTL (Tranzistor- Tranzistor) Lojiği ilesi ipolar tranzistorlar ve dirençler kullanılır. Örnek: İki girişli TVE bağlacı V =+5 V R R2 R4 Girişler 2 3 Z Çıkış 4 R3 8.3 TTL Çıkış Katının Çalışması V =+5 V R Çıkışın lojik (LOW) olması için 4 iletimde, 3 kesimde olur. u durumda bağlacın çıkışından içeriye doğru I OL akımı akar. V OL = V E(4) + I OL * R 4 3 4 I OL I OH V O Çıkış Çıkışın lojik (HIGH) olması için 3 iletimde, 4 kesimde olur. u durumda bağlacın çıkışından dışarıya doğru I OH akımı akar. V OH = V (V E(3) + I OH * (R+R 3 )) Hem 3 hem de 4 kesimde olursa çıkış yüksek empedans (high Z) konumunda olur. u durumda bağlacın çıkışından akım akmaz ve bağlaç bağlandığı hattan yalıtılmış olur. TTL elemanlar için V OL(M) =.4V V OH(MIN) = 2.5V TTL ailesinde değişik tipte elemanlar vardır (LS,LS,L, F gibi). unların her biri için akım değerleri farklıdır. u değerler kataloglardan öğrenilebilir. 8.4

TTL Çıkış Yelpazesi (Fan Out) ir lojik bağlacın çıkışı diğer lojik bağlaçların girişlerine bağlanmaktadır. kım olaylarından dolayı bir elemanın çıkışına bağlanabilecek eleman sayısı sınırlıdır. TTL elemanların girişleri tranzistorlarınemetörlerindenoluşmaktadır. Çıkış LOW olduğunda: V =+5 V 3 R V OL V =+5 V R V =+5 V R I IL I IL I IL V =+5 V R Girişi LOW olan elemanların girişinden dışarıya doğru I IL akımı akar. u akımların toplamı diğer elemanın çıkışı tarafından yutulmaktadır. I OL < ΣI IL 4 I OL I OL akımı çok artarsa V OL = V E(4) + I OL * R 4 bağıntısından da anlaşıldığı gibi V OL de artar ve lojik olarak kabul edilen gerilim değeri aşılır. 8.5 Çıkış HIGH olduğunda: V =+5 V R 3 4 I OH V OH V =+5 V R V =+5 V R I IH I IH I IH V =+5 V ir elemanın çıkış yelpazesi, LOW ve HIGH konumları için hesaplanan değerlerden küçük olana eşittir. R Girişi HIGH olan elemanların girişinden içeriye doğru I IH akımı akar. u akımların toplamı diğer elemanın çıkışından çekilecektir. I OH < ΣI IH I OH akımı çok artarsa V OH = V (V E(3) + I OH * (R+R 3 )) bağıntısından da anlaşıldığı gibi V OH azalır ve lojik olarak kabul edilen gerilim değerinin altına düşer. TTL elemanlara ait V OH, V OL, V IH, V IL, I OH, I OL, I IH, I IL gibi değerler bu elemanların kataloglarında yer almaktadır. 8.6

MOS (omplementary MOS) Lojiği ilesi MOS FET (Metal-Oxide Semiconductor Field-Effect Tranzistor) kullanılır. Lojik bağlaçlarda kullanılan MOS tranzistorlar birer ayarlı direnç gibi düşünülebilir. Gate Drain Source a) n kanallı MOS: NMOS. gate + V gs - İki tip MOS tranzistor vardır. dra in source V GS arttıkça R DS direnci azalır. Normalde: V GS V Gate-Source (V GS )arasına uygulanan gerilime göre Drain Source (R DS )arasındaki direnç değişir. Tranzistor tıkamadayken R DS MΩ Tranzistor iletimdeyken R DS Ω b) p kanallı MOS: PMOS. + gate V gs source dra in V GS azaldıkça R DS direnci azalır. Normalde: V GS V 8.7 MOS Tümleme ağlacı V DD =+5.V IN OUT 2 (p-channel) V IN 2 V OUT V IN (n-channel) V OUT. (L) 5. (H) off on on off 5.. (H) (L) 8.8

MOS Tümleme ağlacının nahtar Modeli V DD =+5.V 2 (p-cha nne l) V IN Low ise iletimde V OUT = Durumu: V DD =+5.V V IN (n-cha nne l) V IN High ise iletimde = Durumu: V DD =+5.V V IN =L V OUT =H V IN =H V OUT =L 8.9 MOS TVE (NND) ağlacı V DD Z 2 4 Z L L H H L H L H off off on on 2 on on off off 3 off on off on 4 on off on off Z H H H L 3 8.

MOS TVE (NND) ağlacı nahtar Modeli V DD V DD V DD Z=H Z=H Z=L =L =H =H =L =L =H TVE = TVE = TVE = 8. MOS TVEY (NOR) ağlacı V DD Z 2 4 2 3 4 Z 3 Z L L H H L H L H off off on on on on off off off on off on on off on off H L L L 8.2