SAYISAL ELEKTRONİK - I

Transkript

1 SYISL ELEKTRONİK - I

2 SYISL ELEKTRONİK - I ÖLÜM u bölümde aşağıdki konu başlıkları incelenecektir. Temel elektronik kavramları Sayısal elektronik,nalog elektronik Sinyal,Sayısal eelktronik dalga formları ve seviyeleri Pozitif Mantık,Negatif Mantık 2

3 SYISL ELEKTRONİK - I..SYISL (DİJİTL) ELEKTRONİK Günümüz Elektroniği nalog ve Sayısal olmak üzere iki temel türde incelenebilir. nalog büyüklükler sonsuz sayıda değeri içermesine rağmen Sayısal büyüklükler sadece iki değer alabilirler. nalog büyüklüklere örnek olarak asınç,sıcaklık gibi bir çok fiziksel büyüklüğü örnek olarak verebiliriz. Şekil. deki Elektrik devresinde çıkış gerilimi ayarlı direncin değiştirilmesi ile birlikte 0 ile 2 Volt arasında sonsuz sayıda değer alabilir. Şekil 2.2 deki devrenin çıkış gerilimi sadece iki gerilim seviyesinde tanımlanabilir. Eğer anahtar açıksa 0 Volt, anahtar kapalı ise 2 Volt devrenin çıkış geriliminin alabileceği değerlerdir. S 2V + - R p 2V + - R V out V out Şekil.. Şekil..2. Sayısal bir sistemde bilgiler sinyal adı verilen fiziksel niceliklerle temsil edilir. Sayısal Sistemlerin çoğu sadece iki değeri olan sinyallerle çalışıyorsa bir hesap makinesinin sadece iki voltaj seviyesini kullanarak nasıl 974 gibi bir sayıyı nasıl tanımlayabilmektedir. öyle bir sorunun cevabı ise Sayısal Sistemlerin normal hayatta kullandığımız Decimal (Onluk) sayı sistemini değil inary (İkilik) tabanda kodlanmış sayı sistemini kullandığıdır..2. SYISL MNTIK SEVİYELERİ VE DLG FORMLRI ir Sayısal Sistem iki gerilim seviyesine göre çalışır. u nedenle her Sayısal Sistemin bu iki gerilim seviyesine karşılık gelen bir biçimi olmalıdır. u nedenle Sayısal Devreler inary (İkilik) Sayı sisteminde kullanılan ve 0 ile tanımlanmak zorundadır. u Sayısal Sistemin girdilerinin ikilik koda dönüşmesini sağlar. şağıdaki Pozitif Mantık ifadelerini kullanarak Sayısal kavramları tanımlayabileceğiz. Örneğin bir anahtarın kapalı olması sayısal sistemde veya 5V a eşit olacaktır. 3

4 SYISL ELEKTRONİK - I Pozitif Mantık Yüksek lçak 0 Doğru Yanlış +5V 0V Kapalı çık ir kare dalganın yükseleme ve düşmesinin çok küçük zaman diliminde olduğu düşünülürse kare dalga sayısal sinyallere güzel bir örnek olabilir. şağıda bir kare dalga üzerindeki Lojik seviyeler gösterilmiştir. High (Lojik) Low (Lojik0) Şekil.3 Sayısal devrelerde negatif mantık kullanımı bazı uygulamalarda tasarımcıya büyük kolaylıklar sağlamaktadır. Örneğin elektriksel gürültü problemi yaşanan sistemlerin tasarımında Negatif mantık kullanımı gürültü probleminin ortadan kalkmasını sağlayabilir. Negatif Mantık Yüksek lçak 0 Doğru Yanlış 0V +5V çık Kapalı High(Lojik0) Low(Lojik) Şekil..4 4

5 SYISL ELEKTRONİK - I ÖLÜM 2 ir önceki bölümde Sayısal Sistemlerin sadece iki gerilim seviyesinde çalıştığını ve bu nedenle gündelik hayatta kullandığımız sayı sistemleri yerine inary (İkilik) sayı sisteminin kullanıldığını anlatılmıştı. ir tasarımcı sayı sistemleri arasındaki ilişkiyi kavrayabilmek ve dönüşümlere hakim olabilmek zorundadır. u bölümde sayı sistemleri, dönüşümler, dört işlem ve Sayısal Sistemlerde kullanılan Sayısal Kodlar anlatılacaktır. u bölümde aşağıdaki konular anlatılacaktır. Decimal (Onlu) Sayı Sistemi,inary (İkili) Sayı sistemi,octal (Sekizli) Sayı sistemi ve Hexadecimal (Onaltılı)Sayı sistemi Sayı sistemleri dönüşümü Sayı sistemleri aritmeteği Kodlar ve kodlama 5

6 SYISL ELEKTRONİK - I 2..DECİML(ONLU) SYI SİSTEMİ Decimal(Onlu) Sayı sistemi günlük hayatta kullandığımız 0,,2,3,4,5,6,7,8,9 rakamlarından oluşur. Decimal(Onlu) Sayı sisteminde her sayı bulunduğu basamağa göre değer alır. Sistemin tabanı 0 dur. Örneğin 28 sayısı ; 28=x0² + 2x0¹ + 8x0º 28=x00 + 2x0 + 8x 28= şeklinde yazılacaktır. Örnekten görüldüğü gibi Decimal(Onlu) bir sayıda her basamak farklı üstel ifadelerle gösterilmiştir. u üstel ifade o basamağın ağırlığı olarak adlandırılır. O halde Decimal(Onlu) bir sayıyı analiz ederken basamaklardaki rakam ile basamak ağırlığını çarpmamız gerekiyor. Örnekte 3. basamaktaki sayısı 00 ile, 2. basamaktaki 2 sayısı 0 ile ve. asamaktaki 8 sayısı ile çarpılır. Her basamaktaki çarpım sonucu toplanarak analiz sonlandırılır. Not: 0º= olduğu unutulmamalı. n. basamak basamak 3. basamak 2. basamak. basamak Üstel değer 0 n ğırlık 0 n Decimal(Onlu) 2784 sayısının analizini yapalım; 2784= 2x0³+7x0²+8x0¹+4x0º 2784=2x000+3x00+8x0+4x 2784= =2784 şeklinde tanımlayabiliriz. 2...ONDLIKLI DECİML(ONLU) SYILR Eğer verilen Decimal(Onlu) sayı ondalıklı ise bu durumda normal analiz işlemi devam eder yalnız ondalıklı ifadeyi 0 ı takip eden negatif sayılarla tanımlarız. 6

7 SYISL ELEKTRONİK - I 568,25 sayısının analizini yapınız. şeklinde tamamlanabilir. 568,25=5x0²+6x0¹+8x0º+2x0 - ¹ +5x0 - ² 568,25= ,2+0,05 568,25=568, İNRY (İKİLİK) SYI SİSTEMİ inary (İkilik) Sayı sisteminin tabanı 2 dir.ve bu sistemde sadece 0 ve rakamları kullanılmaktadır. inary Sayı sisteminde de Decimal(Onlu) Sayı sisteminde olduğu gibi her sayı bulunduğu basamağın konum ağırlığı ile çarpılır. inary(ikilik) Sayı Sisteminde bulunan her 0 veya rakamları İT (Inary DigiT) adı ile tanımlanır.inary(ikili) sayılar yazılırken en sağdaki basamağa en düşük değerlikli bit (Least Significant it-ls),en soldaki basamağa en yüksek değerlikli bit (Most Significant it-ms) adı verilir. ( ) MS LS Decimal(Onlu) Sayılıları sadece iki rakamdan oluşan inary(ikilik) sayılarla tanımlayabilmemiz Sayısal Sistemlerin iki voltaj seviyesini kullanarak farklı büyüklükleri tanımlanmasının anlaşılmasını sağlamaktadır İNRY SYILRIN YZILIŞI VE DECİML SYILR ÇEVRİLMESİ inary sayıların yazımında tabanın iki olduğu unutulmamalıdır. inary(ikili) sayıları Decimal(Onlu) sayılara dönüştürürken her bir bit basamak ağırlığı ile çarpılıp bu sonuçların toplanması gerekir. n.basamak 4.basamak 3.basamak 2.basamak.basamak Üstel değer 2 n ğırlık 2 n irkaç örnekle hem inary sayıların yazımını ve Decimal(Onlu) sayılara dönüşümünü inceleyelim. 7

8 SYISL ELEKTRONİK - I (00) 2 = (? ) 0 (00) 2 = x x x x 2 0 (00) 2 = (00) 2 = 0 (00) 2 = (? ) 0 (00) 2 = x 2 4 +x x x 2 +x 2 0 (00) 2 = (00) 2 = 25 Not: inary (İkilik) sayıların Decimal(Onlu) karşılıkları bulunurken her basamak kendi basamak ağırlığı ile çarpılır. Çarpım sonuçları toplanarak dönüşüm tamamlanır. şağıda verilen inary(ikilik) sayıların Decimal(Onlu) (Onlu ) karşılıklarını bulunuz. a-( 0 ) 2 = ( ) 0 b-(0) 2 = ( ) 0 c-(00) 2 = ( ) 0 d-() 2 = ( ) 0 e-(00) 2 = ( ) 0 f-(0) 2 = ( ) ONDLIKLI İNRY SYILRIN DECİML SYILR DÖNÜŞTÜRÜLMESİ Ondalıklı inary (ikilik) sayıları Decimal (onlu) sayılara dönüştürmek için izlenilecek yol çarpım iki metodudur. Ondalıklı kısma kadar olan kısmı normal analiz yöntemini kullanarak dönüştürürken ondalıklı kısmın basamak ağırlığı 0 ı takip eden negatif sayılar olarak belirlenir. (,0 ) 2 = (?) 0 (,0 ) 2 = x2²+x2¹+x2º+x2 ¹+0x2 ²+x2 ³ (,0 ) 2 = x4+x2+x+x½+0x¼+x⅛ (,0 ) 2 = ,5+0+0,25 (,0 ) 2 = (7,625) 0 8

9 SYISL ELEKTRONİK - I şağıda verilen Ondalıklı inary (İkilik) sayıların Decimal(Onlu) karşılıklarını bulunuz. a- ( 0,0) 2 = ( ) 0 b- (0,0) 2 = ( ) 0 c- (,0) 2 = ( ) 0 d - (0, ) 2 = ( ) 0 e- (00,0) 2 = ( ) 0 f- (,00) 2 = ( ) DECİML SYILRIN İNRY SYILR ÇEVRİLMESİ Decimal(Onlu) sayıları inary(ikilik) sayılara çevirirken ölme-2 metodu kullanılır. Çıkan sonuç tersinden yazılır. (33) 0 = (? ) 2 ölünen ölüm Kalan LS MS (0000) 2 (33) 0 = (0000 ) 2 9

10 SYISL ELEKTRONİK - I (72) 0 = (? ) 2 ölünen ölüm Kalan (72) 0 = (000) 2 sonucu elde edilir. şağıda Tablo 2. de 0 dan 5 e kadar olan Decimal (Onlu) sayıların inary (İkilik) karşılıkları verilmiştir. Decimal inary Tablo 2. İkili sayı sistemi, sayısal sistemlerin bilgiyi tanımlayabilmesi için yeterli olmasına rağmen fazla sayıda basamak kullanılması, bu sayı sistemi ile ilgili işlemlerin çok uzun sürmesi hata olasılığını beraberinde getirmektedir. 0

11 SYISL ELEKTRONİK - I şağıda verilen Decimal(Onlu) sayıların inary (İkilik ) karşılıklarını bulunuz. a-(3) 0 = ( ) 2 b-(78) 0 = ( ) 2 c-(239) 0 = ( ) 2 d-(256) 0 = ( ) 2 e-(52) 0 = ( ) 2 f-(97) 0 = ( ) ONDLIKLI DECİML SYILRIN İNRY SYILR DÖNÜŞTÜRÜLMESİ Ondalıklı Decimal(Onlu) Sayıların inary(ikilik) karşılıkları bulunurken ondalıklı kısma kadar olan bölüm için normal çevirim yöntemi uygulanır. Ondalıklı kısım, kesirli kısmın sıfıra veya sıfıra yakın bir değere ulaşıncaya kadar 2 ile çarpılır. (7,825) 0 = (? ) 2 ondalıklı decimal(onluk) sayısının binary(ikilik) karşılığını yazınız. Çözüm: İlk önce tam kısımlar daha sonra ondalıklı kısımları çevirelim. ölüm Kalan 7 2= 3 3 2= (7) 0 = ( ) 2 2= 0 0,825 0, 625 0,250 0, ,625,250 0,500,000 0 Yazım sırası (0,825) 0 = ( 0,0 ) 2 olarak gösterilebilir. (7,825) 0 =(,0) olarak yazılabilir.

12 SYISL ELEKTRONİK - I şağıdaki Ondalıklı Decimal sayıları inary Sayılara dönüştürün; a-(0,25) 0 = (? ) 2 b-(,45) 0 = (? ) 2 c-(25,65) 0 = (? ) İNRY SYI SİSTEMİ RİTMETİĞİ İNRY SYILRD TOPLM inary(ikilik) sayı sistemindeki temel toplama kuralları; 0+0 = 0 Elde 0 Toplam 0 0+ = Elde 0 Toplam +0 = Elde 0 Toplam + = 0 Elde Toplam 0 ++ = Elde Toplam şeklinde belirtilebilir. inary sayı sisteminde de iki sayı toplandığında eğer sonuç bir haneye sığmıyorsa bir elde(cary) oluşur. şağıdaki iki inary(ikilik) Sayıyı toplayınız. Çözüm: (0) 2 +(00) 2 (0) 2 +(00) 2 Toplama işlemine Decimal(Onluk) Sayılarda olduğu gibi önce en düşük basamaktan başlarız Toplam Elde 2

13 SYISL ELEKTRONİK - I En sağdaki sütun + = 0 oluşan elde bir üst basamakla toplanır Ortadaki sütün = 0 oluşan elde bir üst basamakla toplanır En soldaki sütun = 0 Not: Eğer en yüksek değerlikli basamakların toplamında bir elde oluşmuş olsaydı, bu toplam sonucunun en yüksek değerlikli biti olarak karşımıza çıkardı. şağıda verilen toplama işlemlerini gerçekleştirin. a- () 2 3 b- (00) 2 c- () 2 d- (00) 2 c- (0) 2 + () () 2 + () 2 + () 2 (00) 2 (0) 2 6 () 2 (00) 2 (00) 2 + () 2 (00) 2 şağıda verilen toplama işlemlerini gerçekleştirin a- (0) 2 b- (0) 2 c- () 2 d- () 2 c- (0) 2 + ( ) 2 + (0) 2 + () 2 + () 2 (0) 2 ( ) 2 ( ) 2 ( ) 2 ( ) 2 + (0) 2 ( ) İNRY SYILRD ÇIKRM inary(ikilik) sayı sistemindeki temel çıkarma kuralları; 0-0 =0 orç 0 Sonuç 0 - = 0 orç 0 Sonuç 0-0 = orç 0 Sonuç 0- = orç Sonuç şeklinde belirtilebilir. inary sayı sisteminde de küçük değerlikli bir basamaktan büyük değerlikli bir basamak çıkarıldığında,bir üstteki basamaktan bir borç(borrov) alınır ve çıkarma işlemi tamamlanır. 3

14 SYISL ELEKTRONİK - I şağıda verilen iki inary(ikilik) Sayıyı çıkarın. (0) (00) 2-3 (00) 2 2 ir alt basamağa ir üst basmaktan borç borç verildiğinden alındığında bu sütun 0 olur (0 0= 0 ) (0 = ) şağıda verilen çıkarma işlemlerini gerçekleştirin. a- () 2 b- (00) 2 c- (0) 2 d- (00) 2 - (0) 2 - (0) 2 - (0) 2 - (00) 2 ( 0) 2 (00) 2 (00) 2 (0) 2 şağıda verilen çıkarma işlemlerini gerçekleştirin a- () 2 b- (0) 2 c- () 2 d- (0) 2 - (0) 2 - (0) 2 - (0) 2 + (00) 2 ( ) 2 ( ) 2 ( ) 2 ( ) 2 4

15 SYISL ELEKTRONİK - I TMMLYICI (KOMPLEMENTER) RİTMETİĞİ Sayı sistemlerinde direkt çıkarma yapılacağı gibi Tamamlayıcı (Komplementer) yöntemiyle de çıkarma yapılabilir Tamamlayıcı (Komplementer) yöntemiyle çıkarma işlemi aslında bir toplama işlemidir. u işlemde bir üst basamaktan borç alınmaz. Her sayı sistemine ilişkin iki adet tümleyen (komplementer) bulunabilir. unlar; r sayı sisteminin tabanını göstermek üzere. r-. Komplementer 2. r. Komplementer olarak gösterilebilir. Taban yerine konduğunda bu iki tümleyen (komplementer) inary(ikilik) sayılarda. ve 2. Tümleyen (komplementer), Decimal(Onlu) sayılarda 9. ve 0. Tümleyen (komplementer) adını alır. r- Tümleyen (komplementer) n haneli bir tamsayı kısmı ve m haneli bir kesiri bulunan r tabanında bir N pozitif sayı için: r-. Komplementeri = r n -r -m -N olur. r. Tümleyen (komplementer) n haneli bir tamsayı kısmı bulunan r tabanında bir N pozitif sayı için, N in r. Komplementeri = r n - N şeklinde bulunur. Not: inary sayılarda kolay bir yöntem olarak 2 ye tümleyen e tümleyene eklenerek elde edilebilir. 2 ye tümleyen = e tümleyen+ ire-tümleyenle Çıkarma: ir inary(ikilik) sayının. Komplementeri basitçe her bir bitin tersinin alınması ile bulunur. İki inary(ikilik) sayıyı.tümleyen (komplementer) yardımı ile çıkarmak için; a) Çıkan sayının. Tümleyen (komplementer)i bulunur.. Tümleyen (komplementer) bulunurken çıkan sayı ile çıkarılan sayının basamak sayısının eşit olması gerekir. 5

16 SYISL ELEKTRONİK - I b) Çıkarılan sayı ile çıkan sayının. Tümleyen (komplementer)i toplanır. c) En büyük değerlikli basamakta elde oluşursa bu işlem sonucunun pozitif olduğu anlamına gelir d) Doğru sonuca ulaşmak için elde buradan alınarak en küçük değerlikli basamakla toplanır. e) Eğer elde oluşmamışsa sonuç negatiftir doğru cevabı bulmak için sonuç terslenerek yazılır. şağıdaki iki inary(ikilik) sayıyı. Tümleyen (komplementer) yardımı çıkarın. (00) 2 Çıkan sayının (00) 2 (000) 2 -(00) 2.Tümleyen (komplementer)i Eğer elde oluşmuşsa sonuç pozitiftir ve gerçek sonuç + eldenin en sağdaki basamağa eklenmesi ile bulunur. (000) 2 şağıdaki iki inary(ikilik) sayıyı. Tümleyen (komplementer) yardımı çıkarın. (00) 2 Çıkan sayının (0) 2 (000) 2 - (0) 2.Tümleyen Eğer elde oluşmamışsa sonuç negatiftir ve gerçek sonuç çıkan sonucun terslenmesi ile bulunur. -(000) 2 6

17 SYISL ELEKTRONİK - I şağıdaki çıkarma işlemlerini. Tümleyen (komplementer) yöntemi ile gerçekleştirin. a- ( 00 ) 2 b- (00) 2 c- (000) - ( 0000) 2 - (00) 2 - () 2 İkiye-Tümleyenle Çıkarma: inary sayının 2. Tümleyen (komplementer)i o sayının. Tümleyene (komplementer) eklenerek bulunur. 2. Tümleyen (komplementer)=. Tümleyen (komplementer)+ İki inary sayıyı 2. Tümleyen (komplementer) yardımı ile birbirinden çıkarmak için; a) Çıkan sayının 2. Tümleyen (komplementer)i bulunur. Çıkan sayı ile çıkarılan sayının basamak sayıları eşit olmalıdır. b) Çıkarılan sayı ile çıkan sayının 2. tümleyen (komplementer)i toplanır. c) Eğer toplama işlemi sonucunda en yüksek değerlikli basamakta bir elde oluşmuşsa çıkan sonuç pozitiftir, elde atılarak gerçek sonuca ulaşılır. d) Toplam sonucunda bir elde oluşmamışsa sonuç negatiftir. Çıkan sonucun tersi alındıktan sonra eklenerek gerçek sonuca ulaşılır. şağıdaki iki inary(ikilik) sayıyı 2. Tümleyen (komplementer) yardımı çıkarın. (000) 2.Tümleyen (00) 2 (komplementer) + 2.Tümleyen Eğer elde oluşmuşsa sonuç pozitiftir ve gerçek (000) 2 sonuç eldenin atılması ile bulunur. 7

18 SYISL ELEKTRONİK - I şağıdaki iki inary(ikilik) sayıyı 2. Tümleyen (komplementer) yardımı çıkarın. (0) 2.Komplementeri ( ) Komplementer Eğer elde oluşmamışsa sonuç negatiftir ve gerçek sonuç çıkan sonucun tersine eklenmesi ile bulunur (- 000) 2 olur. şağıdaki çıkarma işlemlerini 2. Tümleyen (komplementer) yöntemi ile gerçekleştirin. a- ( 0 ) 2 b- (0000) 2 c- (0) - ( 00) 2 - (0000) 2 - (0) İNRY (İKİLİK) SYILRD ÇRPM inary(ikilik) Sayılarla Çarpma işlemi Decimal(Onluk) sayı sisteminin aynısı olup temel çarpma kuralları aşağıdaki gibidir. 0 x 0 = 0 0 x = 0 x 0 = 0 x = şağıdaki iki inary(ikilik) Sayıyının çarpımını hesaplayınız. () 2 3 x () 2 x 3 9 Çarpma işlemi Decimal sayılardaki gibi gerçekleşir. x

19 SYISL ELEKTRONİK - I şağıda verilen çarpma işlemlerini gerçekleştirin. a- () 2 b- (00) 2 c- (0) 2 d- (00) 2 x (0) 2 x (0) 2 x (0) 2 x (00) 2 ( 0) 2 (00) 2 () 2 (000) 2 şağıda verilen çarpma işlemlerini gerçekleştirin a- () 2 b- (0) 2 c- () 2 d- (0) 2 x (0) 2 x (0) 2 x () 2 x (00) 2 ( ) 2 ( ) 2 ( ) 2 ( ) İNRY (İKİLİK) SYILRD ÖLME inary(ikilik) Sayılarda kullanılan temel bölme kuralları aşağıdaki gibidir. inary(ikilik) Sayılardaki bölme işlemi Decimal (Onluk) Sayı sisteminin aynısıdır. 0 0 = 0 0 = 0 0 = 0 = şağıdaki ölme işlemini gerçekleştirin. (00) 2 (00)

20 SYISL ELEKTRONİK - I şağıda verilen bölme işlemlerini gerçekleştirin. a- (0) 2 () 2 b- (0) 2 (0) 2 c- (0) 2 (00) OCTL (SEKİZLİ) SYI SİSTEMİ Sayısal Sistemler hernekadar ikilik sayı sistemini kullansalar da bir tasarımcı için inary (İkilik) sayılarla işlem yapmak zahmetli bir işlem olması nedeniyle farklı sayı sistemlerinin kullanımı tasarımcılar arasında yaygınlaşmıştır. Kullanılan bu sayı sistemlerinden Octal (Sekizli) Sayı sisteminin tabanı sekiz olup 0,,2,3,4,5,6,7 rakamları bu sayı sisteminde kullanılır OCTL(SEKİZLİ) SYILRIN YZILIŞI VE DECİML(ONLU) SYILR ÇEVRİLMESİ Octal(Sekizli) sayıları Decimal(Onlu) sayılara çevirmek için her sayı bulunduğu basamağın konum ağırlığı ile çarpılır.u çarpım sonuçları toplanarak sonuç elde edilir. n.basamak 4.basamak 3.basamak 2.basamak.basamak Üstel değer 8 n ğırlık 8 n ( 47 ) 8 = (?) 0 dönüşümünü gerçekleştirin? ( 47 ) 8 = 4x8¹+7x8º ( 47 ) 8 = 4x8+7x ( 47 ) 8 = 32+7 ( 47 ) 8 = (39) 0 şağıda verilen Octal(Sekizli) sayıların Decimal(Onluk) karşılıklarını bulunuz. a-(3) 8 = ( ) 0 b-(78) 8 = ( ) 0 c-(39) 8 = ( ) 0 d-(52) 8 = ( ) 0 e-(97) 8 = ( ) 0 20

21 SYISL ELEKTRONİK - I ONDLIKLI OCTL(SEKİZLİ) SYILRIN DECİML(ONLUK) SYILR ÇEVRİLMESİ Ondalıklı Octal(Sekizli) sayıları Decimal (onluk) sayılara dönüştürmek için izlenilecek yol çarpım 8 metodudur. Ondalıklı kısma kadar olan kısmı normal analiz yöntemini kullanarak dönüştürürken ondalıklı kısmın basamak ağırlığı 0 ı takip eden negatif sayılar olarak belirlenir. ( 53,5 ) 8 = (?) 0 dönüşümünü gerçekleştirin? ( 53,5 ) 8 =x8²+5x8¹+3x8º+5x8 ¹+x8 ² ( 53,5 ) 8 = x64+5x8+3x+5x0,25+x0,056 ( 53,5 ) 8 = ,625+0,056 ( 53,5 ) 8 =(03,6406) 0 şağıda verilen Ondalıklı Octal(Sekizli) sayıların Decimal(Onluk) karşılıklarını bulunuz. a-(9,25) 8 = ( ) 0 b-(37,45) 8 = ( ) DECİML(ONLU) SYILRIN OCTL(SEKİZLİ) SYILR ÇEVRİLMESİ Decimal(Onluk) sistemden Octal(Sekizli) sisteme dönüşüm ölme-8 metodu ile yapılır. Çıkan sonuç tersinden yazılır. (247) 0 = (? ) 8 ölünen ölüm Kalan LS MS (367) 8 2

22 SYISL ELEKTRONİK - I şağıda verilen Decimal(Onluk) sayıların Octal(Sekizli) karşılıklarını bulunuz. a-(3) 0 = ( ) 8 b-(78) 0 = ( ) 8 c-(239) 0 = ( ) 8 d-(52) 0 = ( ) 8 e-(97) 0 = ( ) ONDLIKLI DECİML(ONLU) SYILRIN OCTL(SEKİZLİ) SYILR ÇEVRİLMESİ Ondalıklı Decimal(Onlu) Sayıları Octal(Sekizli) sayılara dönüştürürken ondalıklı kısma kadar olan bölüm için normal çevirim yöntemi uygulanır. Ondalıklı kısım ise 8 ile çarpılır. u işlem kesirli kısım sıfıra veya yakın bir değere ulaşıncaya kadar devam eder. (53,53) 0 = (? ) 8 İlk önce tam kısımlar daha sonra ondalıklı kısımları çevirelim. ölünen ölüm Kalan LS MS (23) 8 0,53 0,04 0, 832 0,656 0, ,04 0,832 6,656 5,248, (0,53) 0 = ( 0,4065 ) 2 olarak gösterilebilir. (53,53) 0 = ( 23,4065 ) 2 22

23 SYISL ELEKTRONİK - I şağıda verilen Ondalıklı Decimal(Onluk) sayıların Octal(Sekizli) karşılıklarını bulunuz. a-(3,32) 0 = ( ) 8 b-(97,56) 0 = ( ) İNRY(İKİLİK) SYILRIN OCTL(SEKİZLİ) SYILR ÇEVRİLMESİ inary(ikilik) sayıları Octal(Sekizli) sayılara dönüştürürken,inary sayı sağdan başlayarak sola doğru üçerli gruplara ayrılır. Her grubun Octal karşılığı bulunarak çevirme işlemi tamamlanmış olur. (000) 2 = (? ) 8 İlkönce inary sayı sağdan sola doğru üçerli gruplara ayrılır: u üçerli grupların Octal Karşılıkları yazılarak işlem tamamlanır. (000) 2 = ( 563 ) 8 Not: Üçerli gruplandırmayı sağlamak için en sola gerektiği kadar 0 ilave edilir. (00) 2 = (? ) 8 En sola eklenen Sıfır üçlü grup Oluşmasını sağlar (00) 2 = ( 26 ) 8 dönüşümü sağlanır. 23

24 SYISL ELEKTRONİK - I Tam ve kesirli kısmı olan bir inary sayı halinde tam kısım için,virgülden başlayarak sola doğru, kesirli kısım içinse virgülden başlayarak sağa doğru üçerli gruplar hazırlanır. (00,000) 2 = (? ) 8 Tam kısmı sağdan sola doğru, ondalıklı kısmı soldan sağa doğru üçerli gruplara ayıralım 00, , 5 (00,000) 2 = ( 27,5 ) 8 şağıdaki inary(ikilik) Octal Dönüşümlerini gerçekleştirin a-() 2 = ( ) 8 b-(0) 2 = ( ) 8 c-(0) 2 = ( ) 8 d-(,) 2 = ( ) 8 e-(0,0) 2 = ( ) OCTL(SEKİZLİ) SYILRIN İNRY(İKİLİK) SYILR ÇEVRİLMESİ Octal (Sekizli) sayıları inary(ikilik) sayılara ; her Octal (Sekizli) sayının üç bitlik inary (İkilik) karşılığı yazılması ile çevirim gerçekleştirilir. 24

25 SYISL ELEKTRONİK - I ( 237) 8 =(?) 2 Her Octal Sayıyı üç bitlik inary karşılıkları ile ifade edelim ( 237) 8 =(000) 2 şeklinde bulunur. şağıda Tablo 2.3 de 0 dan 5 e kadar olan Decimal(Onlu) ve inary(ikilik) sayıların Octal (Sekizlik) karşılıkları verilmiştir. Decimal inary Octal Tablo2.2 25

26 SYISL ELEKTRONİK - I şağıdaki inary(ikilik) Octal Dönüşümlerini gerçekleştirin a-(6) 8 = ( ) 8 b-(0) 8 = ( ) 8 c-(763) 8 = ( ) 8 d-(3768) 8 = ( ) OCTL (SEKİZLİ) SYI SİSTEMİ RİTMETİĞİ OCTL (SEKİZLİ) SYILRD TOPLM Decimal sayı sistemindeki bütün toplama kuralları Octal sayı sisteminde de geçerlidir. şağıda verilen toplama işlemlerini gerçekleştirin. a- (263) 8 İşlemin. Haneler 3+7=2 Elde + (57) 8 yapılışı 2. Haneler Elde+6+5=4 Elde (442) 2 3. Haneler Elde+2+=4 u aritmetik işlemi,sekizli sayıyı bilinen bir sayı sistemine dönüştürerek gerçekleştirebiliriz. şağıda Octal sayının inary karşılıkları yazılarak ritmetik işlem geçekleştirilmiştir. (2 6 3) 8 ( 5 7) 8 (0000) (000) (000000) şağıda verilen toplama işlemlerini gerçekleştirin a- (7) 8 b- (260) 8 c- (736) 8 + (33) 8 + (2) 8 + (345) 8 ( ) 8 ( ) 8 ( ) 8 26

27 SYISL ELEKTRONİK - I OCTL (SEKİZLİ) SYILRD ÇIKRM Decimal sayı sistemindeki bütün çıkarma kuralları Octal sayı sisteminde geçerlidir. şağıda verilen çıkarma işlemini gerçekleştirin. a- (54) 8 İşlemin. Haneler 4-2=2 - (452) 8 yapılışı 2. Haneler (orç8+)-5=4 ( 042) 8 3. Haneler Kalan4-4=0 şağıda verilen çıkarma işlemlerini gerçekleştirin a- (57) 8 b- (347) 8 c- (2642) 8 - (43) 8 -(274) 8 - (64) 8 ( ) 8 ( ) 8 ( ) HEXDECIML (ONLTILI) SYI SİSTEMİ Hexadecimal (Onaltılık) sayı sisteminin tabanı 6 olup,0-9 a kadar rakamlar ve -F ye kadar harfler bu sayı sisteminde tanımlıdır. u sayı sisteminde rakamlar bu sembollerin yan yana yazılmasından elde edilir. Hanelerin basamak ağırlıkları sağdan sola doğru 6 nın artan kuvvetleri belirtilir. şağıdaki tablo 0-5 arası Decimal(Onlu) sayıların Hexadecimal karşılıklarını vermektedir. Decimal Hexadecimal Decimal Hexadecimal C D E F Tablo

28 SYISL ELEKTRONİK - I 2.4..HEXDECİML (ONLTILIK) SYILRIN YZILIŞI VE DECİML(ONLU) SYILR ÇEVRİLMESİ Hexadecimal (Onaltılık) sayıları Decimal(Onlu) sayılara çevirmek için her sayı bulunduğu basamağın konum ağırlığı ile çarpılır.u çarpım sonuçları toplanarak sonuç elde edilir. n.basamak... 3.basamak 2.basamak.basamak Üstel değer 6 n ğırlık 6 n ( 39 ) 6 = (?) 0 dönüşümünü gerçekleştiriniz. ( 39 ) 6 = 3x6¹+9x6º ( 39 ) 6 = 48+9 ( 39 ) 6 = (57) 0 ( 3 ) 6 = (?) 0 dönüşümünü gerçekleştirin? ( 3 ) 6 = x6²+x6¹+3x6º =0 ise ( 3 ) 6 = x256+0x6+3x ( 3 ) 6 = ( 3 ) 6 = (49) 0 şağıda verilen Hexadecimal(Onaltılık) sayıların Decimal(Onluk) karşılıklarını bulunuz. a-(3) 6 = ( ) 0 b-(8) 6 = ( ) 0 c-(c9) 6 = ( ) 0 d-(f) 6 = ( ) 0 28

29 SYISL ELEKTRONİK - I ONDLIKLI HEXDECİML(ONLTILIK) SYILRIN DECİML(ONLUK) SYILR ÇEVRİLMESİ Ondalıklı Hexadecimal(Onaltılık) sayıları Decimal (onluk) sayılara dönüştürmek için izlenilecek yol Çarpım 6 metodudur. Ondalıklı kısma kadar olan bölüm normal analiz yöntemini kullanarak dönüştürülürken ondalıklı kısmın basamak ağırlığı 0 ı takip eden negatif sayılar olarak belirlenir. (,3 ) 6 = (?) 0 dönüşümünü gerçekleştirin? (,3 ) 6 = x6º+3x6 ¹ (,3 ) 6 = 0x+3x0,0625 (,3 ) 6 = 0+0,875 (,3 ) 6 = (0,875) DECİML(ONLU) SYILRIN HEXDECİML(ONLTILIK) SYILR ÇEVRİLMESİ Decimal(Onlu) sistemden Hexadecimal(Onaltılık) sisteme dönüşüm ölme-6 metodu ile yapılır. Çıkan sonuç tersinden yazılır. (357) 0 = (?) 6 ölünen ölüm Kalan (D) LS MS (54D) 6 (357) 0 = (54D) 6 şağıda verilen Decimal(Onluk) sayıların Hexadecimal(Onaltılık) karşılıklarını bulunuz. a-(3) 0 = ( ) 6 b-(78) 0 = ( ) 6 c-(239) 0 = ( ) 6 d-(52) 0 = ( ) 6 29

30 SYISL ELEKTRONİK - I ONDLIKLI DECİML(ONLU) SYILRIN HEXDECİML(ONLTILIK) SYILR ÇEVRİLMESİ Ondalıklı Decimal(Onlu) Sayıları Hexadecimal(Onaltılık) sayılara dönüştürürken ondalıklı kısma kadar olan bölüm için normal çevirim yöntemi uygulanır. Ondalıklı kısım ise 6 ile çarpılır. u işlem kesirli kısım sıfıra veya sıfıra en yakın değere ulaşıncaya kadar devam eder. (25,25) 0 = (? ) 6 İlk önce tam kısımlar daha sonra ondalıklı kısımları çevirelim. ölünen ölüm Kalan LS 6 0 MS (9) 6 0,25 6 2,00 (0,25) 0 = (0,2 ) 6 (25,25) 0 = ( 9,2 ) 6 olarak yazılır İNRY(İKİLİK) SYILRIN HEXDECİML(ONLTILIK) SYILR ÇEVRİLMESİ inary(ikilik) sayıları Hexadecimal(Onaltılık) sayılara dönüştürürken,inary sayı sağdan başlayarak sola doğru dörderli gruplara ayrılır. Her grubun Hexadecimal karşılığı bulunarak çevirme işlemi tamamlanmış olur. (000000) 2 = (? ) 6 İlkönce inary sayı sağdan sola doğru dörderli gruplara ayrılır: C 3 u dörderli grupların Hexadecimal karşılıkları yazılarak işlem tamamlanır. (000000) 2 = ( 9C3 ) 6 30

31 SYISL ELEKTRONİK - I Not:Dörderli gruplandırmayı sağlamak için en sola gerektiği kadar 0 ilave edilir. (00) 2 = (? ) 6 En sola eklenen İki sıfır dörtlü Grup oluşmasını sağlar E (00) 2 = ( 2E ) 6 dönüşümü sağlanır. Tam ve kesirli kısmı olan bir inary sayı halinde tam kısım için,virgülden başlayarak sola doğru, kesirli kısım içinse virgülden başlayarak sağa doğru dörderli gruplar hazırlanır. (00,000) 2 = (? ) 6 Tam kısmı sağdan sola doğru, ondalıklı kısmı soldan sağa doğru dörderli gruplara ayıralım , 7, 4 (00,000) 2 = ( 7,4 ) 6 şağıdaki inary(ikilik) Hexadecimal(Onaltılık) Dönüşümlerini gerçekleştirin a-(7) 2 = ( ) 6 b-(0) 2 = ( ) 6 c-(0,0) 2 = ( ) 6 3

32 SYISL ELEKTRONİK - I HEXDECİML(ONLTILI) SYILRIN İNRY(İKİLİK) SYILR ÇEVRİLMESİ Hexadecimal (Onaltılı) sayıları inary(ikilik) sayılara ; her Hexadecimal (Onaltılı) (Sekizli) sayının dört bitlik inary (İkilik) karşılığı yazılması ile çevirim gerçekleştirilir. ( F7C) 6 =(?) 2 Her Hexadecimal Sayıyı dört bitlik inary karşılıkları ile ifade edelim. F 7 C 0 00 ( F7C) 6 =(000) 2 şeklinde bulunur. şağıdaki Hexadecimal(Onaltılı) inary(ikilik) Dönüşümlerini gerçekleştirin a-(6) 6 = ( ) 2 b-(c) 6 = ( ) 2 c-(763) 6 = ( ) 2 d-(f8) 6 = ( ) 2 şağıda Tablo 2.5 de 0 dan 5 e kadar olan Decimal(Onlu) ve inary(ikilik), Octal(Sekizlik) sayıların Hexadecimal(Onaltılık) karşılıkları verilmiştir. 32

33 SYISL ELEKTRONİK - I Decimal inary Octal Hexadecimal C D E 5 7 F Tablo HEXDECİML (ONLTILIK) SYI SİSTEMİ RİTMETİĞİ HEXDECİML (ONLTILIK) SYILRD TOPLM Hexadecimal sayılarla iki şekilde toplama işlemini gerçekleştirebiliriz.irinci yöntem sayının direk toplanması, diğer bir yöntem ise Hexadecimal sayının herhangi bir sayı sistemine dönüştürülerekmeden toplama işleminin gerçekleştirilmesi. şağıdaki örnekte her iki şekilde gösterilmektedir. şağıda verilen toplama işlemlerini gerçekleştirin. a- (7) 6 İşlemin. Haneler 3+7=0() + (F3) 6 yapılışı 2. Haneler +F=0 Elde (C0) 6 3. Haneler Elde++=C Hexadecimal sayılarıda ikili sayılara çevrilerek toplama işlemi gerçekleştirilebilir. şağıdaki iki Hexadecimal sayıyı ikilik sayılara çevirerek toplayın. (56) 6 + (47) (9E5) 6 33

34 SYISL ELEKTRONİK - I şağıda verilen toplama işlemlerini gerçekleştirin (56) 6 (47) 6 (00000) 2 (00000) 2 +(000000) (00000) 2 (56) 6 + (47) 6 (9E5) 6 9 E 5 a- (20) 6 b- (DE0) 6 c- (7FFF) 6 d- (6734) 6 + (CE) 6 + (C0) 6 + (7FF) 6 + (7C9) 6 ( ) 6 ( ) 6 ( ) 6 ( ) HEXDECİML (ONLTILIK) SYILRD ÇIKRM Temel çıkarma kuralları geçerli olmak üzere Hexadecimal (Onaltılık) Sayılarla çıkarma işlemi yaparken sayıların direk çıkarılması, Tümleyen aritmetiği gibi yöntemler izlenebileceği gibi bilinen bir sayı sistemine dönüşümü gerçekleştirerek bu sayı sisteminde çıkarma işlemi yapılabilir. şağıda verilen çıkarma işlemini gerçekleştirin. Çözüm: Hexadecimal yerine Hexadecimal yerine sayısını yazarız. 0 sayısını yazarız a- (56) 6 İşlemin. Haneler -0= - (47) 6 yapılışı 2. Haneler (orç6+6)-7=5(f) ( 0F) 6 3. Haneler Kalan4-4=0 Hexadecimal sayılarda ikilik sayılara çevrilerek çıkarma işlemi gerçekleştirilebilir 34

35 SYISL ELEKTRONİK - I Tümleyen (komplementer) (Tümleyen) Yöntemi İle Hexadecimal Sayıların Çıkarılması Hexadecimal sayılar 5. ve 6. olmak üzere iki adet tümleyen (komplementer)e sahiptir. u iki Tümleyen (komplementer) yardımı ile çıkarma işlemi gerçekleştirmek için ; ) Hexadecimal Sayının 5. Tümleyen (komplementer)i her basamağın F sayısından çıkarılması ile bulunur. 2) Hexadecimal Sayının 6. Tümleyen (komplementer)i 5. Tümleyen (komplementer)e eklenerek bulunur. şeklinde Hexadecimal sayıların Komplementeleri bulunur. şağıda verilen Hexadecimal sayının 5. Tümleyen (komplementer)ini bulunuz. (C5) 6 Sayının F F F 5.Komplementeri - C 5 (3 E) 6 şağıda verilen Hexadecimal sayının 6. Komplementerini bulunuz. (3) 6 Sayının F F F E 4 C 5.Komplementeri (E 4 C) 6 (E 4 D) 6 Hexadecimal (Onaltılık) sayıları Tümleyen yardımıyla çıkarmak için; ) Çıkan sayının 5. veya 6. Tümleyen (komplementer)i bulunur. 2) na sayı ile çıkan sayının5. veya 6. Tümleyen (komplementer)i toplanır. 3) Toplam sonunda bir elde oluşmuşsa sonuç pozitiftir; a) İşlem 5. Tümleyen (komplementer) yardımı ile yapılıyorsa oluşan elde en sağdaki basamak ile toplanarak gerçek sonuca ulaşılır. b) İşlem 6. Tümleyen (komplementer) yardımı ile yapılıyorsa oluşan bu elde dikkate alınmaz. 35

36 SYISL ELEKTRONİK - I 4- Toplam sonunda bir elde oluşmamışsa sonuç negatiftir; a) İşlem 5. Tümleyen (komplementer) yardımı ile yapılıyorsa gerçek sonuç toplam sonucunun 5. Tümleyen (komplementer)idir. b) İşlem 6. Tümleyen (komplementer) yardımı ile yapılıyorsa gerçek sonuç toplam sonucunun 6. Tümleyen (komplementer)dir. şağıda verilen Hexadecimal (0naltılık) sayıları tümleyen(komplementer) yardımıyla çıkarın. (784) 6 - (62) 6 ( ) 6 Çözüm: u işlem için öncelikle hangi tümleyen (komplementeri) kullanacağımıza karar vermeliyiz.u işlem için 5. tümleyen (komplementeri) kullanalım (62) 6 Sayının F F F 5.Komplementeri (9 D 5) 6 ir sonraki işlem olarak ana sayı ile çıkan sayının 5. tümleyeni (komplementer) ile toplayalım. 784 İşlemin. Haneler 5+4=9 + 9D5 yapılışı 2. Haneler 8+D=5 Elde Haneler +7+9= Elde Oluşan bu elde sonucu pozitif olduğunu gösterir.5. tümleyen (komplementer) kullandığımızdan gerçek sonuç toplam sonucuna bu eldenin eklenmesi ile bulunur (5) 6 Elde toplam sonucuna eklenir 36

37 SYISL ELEKTRONİK - I 2.6.KODLR VE KODLM Sayısal sistemler için oluşturulmuş birçok farklı kod vardır ve her biri tasarlanmış oldukları işler için en ideal çözümleri sunmaktadırlar. Temel olarak kodlama iki küme arasında karşılığı tanımlanmış temel kurallar dizini olarak tanımlanır. Sayısal sistemlerin ikili mantık seviyesi ile tanımlanmaları sayısal tasarımcıların inary sayı sistemini ve aritmetiğini bilmelerini zorunlu hale getirmiştir. ncak her uygulama için inary Sayılarla çalışmak fazla basamak sayısı, uzun işlemler ve yüksek hata olasılığını ortaya çıkarmıştır. u nedenle kodlar sayısal tasarımcılara daha kolay ve kullanışlı çözümler sunmaktadırlar. Kodlar kendi arasında incelenebilir. sayısal ve alfanümerik olmak üzere iki temel türde 2.6.SYISL KODLR Yalnızca Sayısal karakterler için tanımlı olan kodlara sayısal kodlar adı verilebilir.temel sayısal kodlar aşağıda anlatılmaktadır CD KODU (İNRY CODED DECİML CODE) CD kodlamada Decimal( Onlu ) sayı sistemindeki her bir basamak kodlamadaki basamak ağırlığı yardımı ile dört bitlik karşılıkları yazılarak bulunur. şağıda en çok kullanılan CD kodları anlatılmıştır CD KODU dından anlaşılabileceği gibi bu kodlamada en yüksek basamak ağırlığı (2 3 ) 8, üçüncü basamak (2 2 ) 4, ikinci basamak (2 ) 2 ve en düşük basamak ağırlığı (2 0 ) olarak belirlenmiştir. una göre her bir Decimal Sayının dört bitlik karşılığı yazılarak kodlama tamamlanır. şağıdaki Tablo 2.6 da Decimal rakamların CD Kod karşılığı verilmiştir. 37

38 SYISL ELEKTRONİK - I Decimal Tablo 2.6 şağıda verilen Decimal sayının 842 CD kod karşılığını bulun (9) 0 = ( ) 842 Dönüştürme işlemi her bir Decimal rakamın dört bitlik 842 CD karşılığı yazılarak bulunur; 9 (9) 0 = (00000) şağıda verilen Decimal sayıların 842 CD kod karşılıklarını bulunuz. a- (23,4) 0 = ( ) 842 b- (79) 0 = ( ) 842 c- (58) 0 = ( ) 842 d-(623) 0 =( ) CD KODU u kodlama temelinde 842 CD koduna benzemekle beraber basamak ağırlıklarının bir bölümün negatiftir. En yüksek basamak ağırlığı (2 3 ) 8, üçüncü basamak (2 2 ) 4, ikinci basamak (-2 ) -2 ve en düşük basamak ağırlığı (-2 0 ) - olarak belirlenmiştir. una göre her bir Decimal Sayının dört bitlik karşılığı yazılarak kodlama tamamlanır. 38

39 SYISL ELEKTRONİK - I şağıdaki tabloda Decimal rakamların CD Kod karşılığı verilmiştir. Decimal Tablo 2.7 şağıda verilen Decimal sayının CD kod karşılığını bulun (275) 0 = ( ) Çözüm: Dönüştürme işlemi her bir Decimal rakamın dört bitlik CD karşılığı yazılarak bulunur; (275) 0 = (00000) şağıda verilen Decimal sayıların CD kod karşılıklarını bulunuz. a- (9,7) 0 = ( ) b- (57) 0 = ( ) c- (68) 0 = ( ) d-(4239) 0 =( )

40 SYISL ELEKTRONİK - I CD KODU u kodlamada basamak ağırlıkları en yüksek basamak ağırlığı (2 ) 2, üçüncü basamak (2 2 ) 4, ikinci basamak (2 ) 2 ve en düşük basamak ağırlığı (2 0 ) olarak belirlenmiştir. Decimal Sayının bu basamak ağırlıklarına göre dört bitlik karşılığı yazılarak kodlama tamamlanır. şağıda Tablo 2.8 de Decimal rakamların 242 CD Kod karşılığı verilmiştir. Decimal Tablo 2.8 şağıda verilen Decimal sayının 242 CD kod karşılığını bulun (49) 0 = ( ) 242 Dönüştürme işlemi her bir Decimal rakamın dört bitlik 242 CD karşılığı yazılarak bulunur; (49) 0 = (000) 242 şağıda verilen Decimal sayıların 842 CD kod karşılıklarını bulunuz. a- (5) 0 = ( ) 242 b- (43) 0 = ( ) 242 c- (98) 0 = ( ) 242 d-(739) 0 =( )

41 SYISL ELEKTRONİK - I RTIK-3 (EXCESS-3) KODU Decimal sayıların 842 CD kod karşılıklarına 3(00) eklenerek elde edilir. u kodlama bazı aritmetik işlemlerde kolaylık sağlamasına rağmen tümleyen almadaki güçlükleri kullanımda azalamaya yol açmıştır.şağıda Tablo 2.9 da Decimal rakamların rtık-3 kod karşılıkları verilmiştir. Decimal 842 Xs Tablo 2.9 şağıdaki Decimal sayıları rtık-3 koduna dönüştürün. a-(5) 0 = ( ) Xs (5) 0 = (000) Xs-3 şağıda verilen Decimal sayıların rtık-3 kod karşılıklarını bulunuz. a- (,4) 0 = ( ) Xs-3 b- (36) 0 = ( ) Xs-3 c- (72) 0 = ( ) Xs-3 d-(335) 0 =( ) Xs-3 4

42 SYISL ELEKTRONİK - I GRY KODU Yansımalı kodlar adıyla anılan Gray kodunda sayılar arasındaki geçişte sadece bir bit değişir. u kodlamanın basamak ağırlığı olmadığından aritmetik işlemlerde kullanılması mümkün değildir. ncak hatayı azaltığından özellikle nalog-sayısal dönüştürücülerde, bilgisayar kontrollü cihazlarda oldukça tercih edilen bir kodlamadır İNRY(İKİLİK) SYILRIN GRY KODUN DÖNÜŞTÜRÜLMESİ inay(ikilik) sayıları Gray Koduna dönüştürürken; a) En yüksek değerlikli (MS) bit aşağı indirilir. b) Her bit solundaki bitle elde dikkate alınmaksızın toplanır. c) u işlem en düşük değerlikli (LS) bite kadar devam eder. d) Elde edilen sayı, inary sayının Gray kod karşılığıdır. Not Decimal Sayıların Gray koduna dönüştürülmesi istenirse Decimal Sayının öncelikle inary karşılığı bulunur. şağıdaki Decimal sayıları Gray koduna dönüştürün. Çözüm: (45) 0 = ( ) GRY sayısının inary karşılığı (45) 0 = (00) 2 olacaktır. I.dım oluşturur. En yüksek değerlikli bit MS Gray Kodunun. basamağını 0 0 inary Gray II.dım En yüksek değerlikli bit sağındaki bitle elde dikkate alınmaksızın toplanır inary Gray 42

43 SYISL ELEKTRONİK - I III. dım toplama işlemi bir sonraki bitler için devam eder inary Gray IV. dım toplama işlemi bir sonraki bitler için devam eder inary 0 Gray V. dım toplama işlemi bir sonraki bitler için devam eder inary 0 Gray VI. dım toplama işlemi en düşük değerlikli bite kadar devam eder inary 0 Gray Dönüşüm işlemi tamamlanmış oldu (45) 0 = (0) GRY şağıdaki sayıların Gray karşılıklarını bulunuz a- (3) 0 = ( ) GRY b- (456) 0 = ( ) GRY c- (000) 2 = ( ) GRY 43

44 SYISL ELEKTRONİK - I GRY KODLU SYILRIN İNY(İKİLİK) SYILR DÖNÜŞTÜRÜLMESİ Gray Kodlu Sayıları inay(ikilik) Sayılara dönüştürürken; a) En soldaki bit bir sonraki basamaktaki sayı elde dikkate alınmaksızın toplanır. b) Toplam sonucu ile bir sonraki basamaktaki sayı elde dikkate alınmaksızın toplanır. c) u işleme en sağdaki basamağa kadar devam edilir. şağıdaki Decimal sayıları Gray koduna dönüştürün. a-(0) GRY = ( ) 0 I.dım En soldaki basamak inary sayının en yüksek değerlikli bitini ( MS) oluşturur. 0 Gray inary II.dım En soldaki basamak bir sonraki bitle elde dikkate alınmaksızın toplanır 0 Gray + 0 inary III.dım Toplam sonucu bir sonraki bitle elde dikkate alınmaksızın toplanır 0 Gray inary IV.dım Toplam sonucu bir sonraki bitle elde dikkate alınmaksızın toplanır 0 Gray inary 44

45 SYISL ELEKTRONİK - I IV.dım İşlem en son basamağa kadar devam eder. 0 Gray inary (0) GRY = (000 ) 2 (0) GRY = (8) 0 şağıdaki Gray kodlu sayıların karşılıklarını bulunuz a- (0) GRY = ( ) 2 b- (00) GRY = ( ) 0 c- (000) GRY = ( ) 0 şağıda Tablo 2.0 da Decimal rakamların Gray Kod karşılığı verilmiştir Decimal inary Gray Tablo Parity Kodu (Hata Tesbit Kodu) Sayısal sistemler birbirleri ile haberleşirken bilginin değişmesi oldukça sıklıkla karşılaşılan bir konudur. ilgi değişimlerini kontrol edebilmek ve gönderilen bilginin doğruluğunu kontrol etmek amacı ile Parity Kodu (Hata Tesbit ) kodları ortaya çıkmıştır. 45

46 SYISL ELEKTRONİK - I Veriye özel bir bit ekleme yöntemi ile veri tümleştirme sağlanabilir. Fazladan eklenen eşlik biti (parity bit)i verilen kod kelimesindeki hatanın bulunmasını sağlayacaktır. asit bir eşlik bitinin kodlanması tek yada çift taban üzerine yapılır. Tek eşlik bitinde veri içindeki lerin sayısı tek, çift eşlik bitinde ise lerin sayısı çifttir. Decimal Gönderilecek Tek Eşlik iti Çift Eşlik iti Sayı ilgi Tablo 2. Not: Tek eşlik biti ile çift eşlik bitinin birbirinin tümleyeni olduğu tablodan görülmelidir LFNÜMERİK KODLR lfanümerik kodlar; sayılar, harfler, noktalama işaretleri ve kontrol karekterlerinin tanımlanabildiği kodlardır. Yaygın olarak kullanılan iki tür alfanümerik kodlama türü vardır. unlar SCII (merican Standart Code for Information Interchange - ilgi alış verisi için standart merikan Kodu) ve ECDIC (Extended inary Coded Decimal Intechange Code Genişletilmiş ikilik kodlu onluk alışveriş kodu) olarak sayılabilir. 46

47 SYISL ELEKTRONİK - I SCII (MERİCN STNDRT CODE FOR INFORMTİON INTERCHNGE) SCII kodu 7 bitlik bir koddur. ütün büyük ve küçük harfler, rakamlar, noktalama işaretleri ve kontrol karakterleri bu kodlamada tanımlanmıştır. Sadece büyük harfler rakamlar ve bazı kontrol karakterleri kullanılmak istenirse ilk altı bitin yeterli olması amacıyla kod özel olarak düzenlenmiştir. azı durumlarda hata kontrolü amacıyla 7- bitlik kodun en yüksek değerlikli (MS) bitine bir eşlik biti (parity biti) eklenir. Örneğin tek eşlik biti ile iletilecek harfinin SCII kod karşılığı dir. şağıdaki tabloda SCII kod karşılıkları verilmiştir; MS LS NUL DLE SP P p 000 SOH DC! a q STX DC 2 " 2 R b r 00 3 ETX DC 3 # 3 C S c s EOT DC 4 $ 4 D T d t 00 5 EN NK % 5 E U e u 00 6 CK SYN & 6 F V f v 0 7 EL ET 7 G W g w S CN ( 8 H X h x 00 9 HT EM ) 9 I Y i y 00 LF SU * : J Z j z 0 VT ESC + ; K [ k { 00 C FF FS, < L \ l 0 D CR GS - = M ] m } 0 E S0 RS > N n ~ F S US /? O _ o DEL Tablo 2.2 SCII kodlu bir mesajın anlamını bulmak için ; gönderilen 7-bitlik mesajın yüksek değerlikli ilk 3-biti için tablodan MS ile gösterilen en yüksek değerlikli sütün bulunur.daha sonra kalan 4-bit için LS ile gösterilen satır bulunur. u satır ve sütün bileşimine ait tablodaki değer mesajın SCII kod karşılığıdır. şağıda inary (İkilik) formda gönderilen SCII kodlanmış mesajın karşılığını bulunuz

48 SYISL ELEKTRONİK - I Çözüm: Tablodan herbir 7-bitlik bilginin karşılığı bulunarak mesajın karşılığı bulunur C D 6 S E L M şağıda asic dilinde yazılmış programın bir satırı verilmiştir. ilgisayar belleğinde bu programın SCII kod karşılığı yazıldığına göre bu yerleşimi yazınız. 30 PRİNT " = " ;Y Çözüm: Tablodan bütün karekterlerin SCII kod karşılığı bulunarak bellek yerleşimi yazılır Karekter SCII Hexadecimal oşluk P R I N 000 4E 6 T oşluk " = 00 3D 6 " ; Y şağıda SCII kodlamada kullanılan kontrol karakter sembollerinin anlamları verilmektedir. NUL OŞLUK S DEĞİŞİKLİĞE GİR SOH ŞLIĞIN ŞI DLE VERİ ĞI KÇM STX YZIY ŞL DC -4 DOĞRUDN KONTROL ETX YZIYI İTİR NK NEGTİF LINDI EOT İLETİM SONU SYN SENKRON OŞT EN SORUŞTURM ET İLETİM LOĞU SONU 48

49 SYISL ELEKTRONİK - I CK LINDI CN İPTL EL ZİL EM ORTM SONU S İR KREKTER GERİ SU DEĞİŞTİR HT YTY T ESC KÇM LF STIR ESLEME FS SYF YIRICI VT DÜŞEY T GS GRUP YIRICI FF SYF ESLEME RS KYIT YIRICI CR STIRŞI US RİM YIRICI S0 DEĞİŞİKLİĞİ ÇIKR DEL SĞDKİ KREKTERİ SİL ECDIC (EXTENDED İNRY CODED DECİML INTECHNGE CODE) IM cihazlarında sıklıkla karşılaşılan bir diğer alfanümerik kod Genişletilmiş İkilik- Kodlu Onluk alışveriş kodudur (ECDIC Extended inary Coded Decimal Intechange Code). Eşlik biti olayan 8-bitlik bu koda hata tesbiti amacıyla 9. bir bit eklenebilir. şağıdaki tablo da ECDIC kod karşılıkları verilmiştir. Karakter Hexadecimal inary Karakter Hexadecimal inary NUL & SOH D 00 STX ( 4D 0000 ETX ) 5D 000 EOT * 5C 0000 EN 2D E 0000 CK 2E 0000, EL 2F S HT / LF F VT F 000 FF 0C F2 000 CR 0D F3 00 S0 0E F4 000 S 0F F5 00 DLE F6 00 DC F7 0 DC F8 000 DC F9 00 DC : NK 3D 000 ; 5E 000 SYN < 4C EO W E

50 SYISL ELEKTRONİK - I CN X E7 00 EM Y E SU 3F 00 Z E9 000 YP [ D 000 FLS C NL GS D 0000 ] DD 00 RDS E F 00 US F 000 _ 6D 000 SP RES ! a " 7F 0 b # 7 00 c $ d % 6C 0000 e Karakter Hexadecimal inary Karekter Hexadecimal inary = 7E 00 f > 6E 000 g ? 6F 00 h 88 7C 000 i C j C k C C l D C m E C n F C o G C7 000 p H C q I C r J D 0000 s K D t L D3 000 u M D v N D5 000 w O D6 000 x P D7 00 y D z R D9 000 { 8 00 S E F 000 T E3 000 } U E V E5 000 DEL

51 SYISL ELEKTRONİK - I şağıda inary (İkilik) formda gönderilen ECDIC kodlanmış mesajın karşılığını bulunuz Çözüm: Tablodan her 8-bitlik bilginin karşılığı bulunarak mesajın anlamı bulunur C8 6 C5 6 D3 6 D7 6 H E L P 5

52 SYISL ELEKTRONİK - I ÖLÜM 3 VE DEVRELER LOJİK KPILR Sayısal devrelerin tasarımında kullanılan temel devre elemanlarına Lojik kapılar adı verilir. ir lojik kapı bir çıkış, bir veya birden fazla giriş hattına sahiptir. Çıkışı, giriş hatlarının durumuna bağlı olarak Lojik- veya Lojik-0 olabilir. ir Lojik kapının girişlerine uygulanan sinyale bağlı olarak çıkışının ne olacağını gösteren tabloya doğruluk tablosu (truth table) adı verilir. VE(ND), VEY(OR), DEĞİL(NOT), VEDEĞİL(NND), VEYDEĞİL(NOR), ÖZELVEY(EXOR) ve ÖZELVEY DEĞİL(EXNOR) temel lojik kapılardır. 52

53 SYISL ELEKTRONİK - I 3.. DOĞRULUK TLOLRI (TRUTH TLE) Doğruluk tabloları sayısal devrelerin tasarımında ve analizinde kullanılan en basit ve faydalı yöntemdir. Doğruluk tablosu giriş değişkenlerinin alabileceği olası bütün durumlar için çıkış ifadesinin ne olduğunu gösteren tablodur. ir doğruluk tablosunda eğer n sayıda giriş değişkeni varsa bu değişkenler olası 2 n sayıda değişik durum alabilirler. Örneğin bir sayısal devrenin iki (n=2) giriş değişkeni varsa bu değişkenlerin alabileceği durum sayısı 2 2 =4 iken, üç giriş değişkeni (n=3) için 2 3 =8 farklı durum yazılabilir. Sayısal devreleri tasarlarken en önemli şilerden birisi doğruluk tablosunun oluşturulmasıdır. Doğruluk tablosu oluştururken belli bir amaç için tasarlanacak devrenin giriş değişken sayısı bulunduktan sonra bu giriş değişkenlerinin alacağı olası durumlarda devre çıkışının ne olması gerektiği tabloya yazılmalıdır. şağıda Şekil 7. de ve iki giriş değişkeni, ise çıkışı göstermek üzere iki giriş değişkeni için oluşturulmuş olan doğruluk tablosu verilmiştir. Girişler Çıkış Şekil 7. İki giriş değişkenli doğruluk tablosu 3.. MNTIK KPILRI (LOGIC GTES) 3.. VE KPISI(ND GTE) VE kapısının bir çıkış, iki veya daha fazla giriş hattı vardır. Şekil 3. de iki giriş,bir çıkışlı VE kapısının sembolü, doğruluk tablosu ve elektrik eşdeğer devresi verilmiştir. 53

54 SYISL ELEKTRONİK - I (a) Sembolü Girişler Çıkış V + - (b) Doğruluk Tablosu (c) Denk anahtar devresi Şekil 3. İki girişli VE Kapısı ir VE kapısının çalışmasını denk anahtar devresi yardımı ile açıklayalım I- r ve anahtarları açık ise (=0, =) lamba yanmayacaktır (=0). 2V + - R Şekil 3.2 II- Eğer anahtarı açık (=0), anahtarı kapalı(=) ise, lamba yanmayacaktır (=0). 2V + - R Şekil

55 SYISL ELEKTRONİK - I III- Eğer anahtarı kapalı (=), anahtarı açık(=0) ise, lamba yanmayacaktır (=0). 2V + - R Şekil 3.4 IV- Eğer ve anahtarları kapalı (=,=) ise,lamba yanacaktır (=). 2V + - R Şekil 3.5 Çıkış oolen ifadesi şeklinde =. yazılır. eşit VE şeklinde okunur. una göre bir VE kapısının çalışması şöyle özetlenebilir; ir VE kapısının girişlerinin tamamı lojik- ise çıkışı lojik-, eğer girişlerden biri veya tamamı lojik-0 ise çıkış lojik-0 olur. Üç-girişli bir VE kapısına ait Lojik ifadeyi yazarak doğruluk tablosunu oluşturunuz. Çözüm: Girişlere,,C dersek (n=3) oluşturulacak doğruluk tablosunda 2 3 = 8 farklı durumun yazılması gerekir. 55

56 SYISL ELEKTRONİK - I Lojik ifade ise; =..C şeklinde olacaktır. Girişler Çıkış C şağıda dalga şekilleri verilen ve işaretleri bir VE kapısı girişlerine uygulanırsa; a) Çıkış dalga şekli nasıl olacaktır? b) LED hangi zaman aralıklarında yanacaktır?

57 SYISL ELEKTRONİK - I Çözüm: a- kapısının doğruluk tablosu yardımı ile çıkış; Lojik- Lojik Lojik- Lojik Lojik- Lojik-0 t 0 t t 2 t 3 t 4 t 5 t 6 b- LED çıkış ifadesinin Lojik- olduğu zaman aralıklarında ışık verecektir. t 0 - t t - t 2 t 2 - t 3 t 3 - t 4 t 4 - t 5 t 5 t 6 LED ışık verir (=) LED ışık vermez (=0) LED ışık verir (=) LED ışık vermez (=0) LED ışık vermez (=0) LED ışık vermez (=0) 3..2 VEY KPISI (OR GTE) ir VEY kapısının iki veya daha fazla giriş, bir çıkış hattı vardır. Şekil-3.6 da iki giriş bir çıkışlı VEY kapısının lojik sembolü, doğruluk tablosu ve denk anahtar devresi verilmiştir. 57

58 SYISL ELEKTRONİK - I (a) Sembolü Girişler Çıkış V + - R (b) Doğruluk Tablosu (c) Denk anahtar devresi Şekil 3.6 İki girişli VEY Kapısı Denk anahtar devresi ile VEY kapısının çalışmasını açıklayalım I- Eğer ve anahtarları açık ise (=0, =) lamba yanmayacaktır (=0). 2V + - R Şekil 3.7 II- Eğer anahtarı açık (=0), anahtarı kapalı(=) ise, lamba yanacaktır (=). 2V + - R Şekil

59 SYISL ELEKTRONİK - I III-Eğer anahtarı kapalı (=), anahtarı açık (=0) ise, lamba yanacaktır (=0). 2V + - R Şekil 3.9 IV- Eğer ve anahtarları kapalı (=,=) ise,lamba yanacaktır (=). 2V + - R Şekil 3.0 Çıkış oolen ifadesi şeklinde = + şeklinde yazılır. eşit VEY şeklinde okunur. ir VEY kapısının çalışmasını şöyle özetleyebiliriz; Eğer bir VEY kapısının girişlerinden biri veya tamamı Lojik- ise çıkış Lojik-,her iki girişin birden Lojik-0 olması halinde çıkış Lojik-0 olur. şağıda dalga şekilleri verilen ve işaretleri bir VEY kapısı girişlerine uygulanırsa; a) Çıkış dalga şekli nasıl olacaktır? b) LED hangi zaman aralıklarında ışık verecektir? 59

60 SYISL ELEKTRONİK - I t 0 t t 2 t 3 t 4 t 5 t 6 Çözüm: a- Doğruluk tablosu yardımı ile çıkış dalga şekli çizilirse; Lojik- Lojik Lojik- Lojik Lojik- Lojik t 0 t t 2 t 3 t t 4 5 t 6 b- LED, çıkış dalga şeklinin Lojik- olduğu zamanlarda ışık verecektir. t 0 - t t - t 2 t 2 - t 3 t 3 - t 4 t 4 - t 5 t 5 t 6 LED ışık verir (=) LED ışık vermez (=) LED ışık verir (=) LED ışık vermez (=0) LED ışık vermez (=) LED ışık vermez (=) 60

61 SYISL ELEKTRONİK - I 3..3 DEĞİL KPISI (NOT GTE- INVERTER) DEĞİL kapısı bir giriş, bir çıkış hattına sahiptir. Çıkış işareti giriş işaretinin tersi (değili-tümleyeni) olur. Şekil 3. de standart değil kapısı sembolü,doğruluk tablosu ve denk anahtar devresi verilmiştir. (a) Sembolü Giriş Çıkış R 0 2V (b) Doğruluk Tablosu (c) Denk anahtar devresi Şekil 3. DEĞİL (NOT) Kapısı Denk anahtar devresi yardımı ile DEĞİL kapısının çalışmasını açıklayalım; I - Eğer anahtarı açıksa (=0) akım devresini lambası üzerinden tamamlayacağından lamba yanacaktır(=). R 2V + - Şekil 3.2 II - Eğer anahtarı kapalı ise (=) akım devresini anahtarı üzerinden tamamlayacağından lamba yanmayacaktır (=0) R 2V + - Şekil 3.3 Çıkış oolen ifadesi olarak okunur. = olarak yazılır. eşit nın değili şeklinde 6

62 SYISL ELEKTRONİK - I şağıda verilen dalga şekli bir DEĞİL kapısı girişine uygulanırsa çıkış dalga şekli ne olur. R t 0 t t 2 t 3 t 4 t 5 Çözüm: DEĞİL kapısının doğruluk tablosu yardımı ile çıkış dalga şekli aşağıdaki gibi olacaktır. Lojik- Lojik-0 Lojik- Lojik-0 t 0 t t 2 t 3 t 4 t VE DEĞİL KPISI (NND GTE) VE DEĞİL kapısının en az iki giriş ve bir çıkışı vardır. Lojik fonksiyon olarak VE fonksiyonunun DEĞİL i olarak tanımlayabiliriz. Şekil 3.4 de iki giriş, bir çıkışlı VEDEĞİL kapısının sembolü,doğruluk tablosu ve denk anahtar devresi verilmiştir. 62

63 SYISL ELEKTRONİK - I (a) Sembolü Girişler Çıkış 0 0 2V + - R (c) Elektrik eşdeğer devresi Şekil 3.4 İki girişli VE DEĞİL Kapısı (b) Doğruluk Tablosu Denk anahtar devresi yardımı ile VEDEĞİL kapısının doğruluk tablosu elde edilebilir; I - Eğer ve anahtarları açık (=0,=0) ise akım devresini lambası üzerinden tamamlar lamba yanar(=). 2V + - R Şekil 3.5 II - Eğer anahtarı açık(=0), anahtarı kapalı(=) ise akım devresini lambası üzerinden tamamlar lamba yanar(=). 2V + - R Şekil

64 SYISL ELEKTRONİK - I III - Eğer anahtarı kapalı(=), anahtarı açık ise akım devresini lambası üzerinden tamamlar lamba yanar (=). 2V + - R Şekil 3.7 VI - Eğer ve anahtarları kapalı ise(=,=) ise akım devresini anahtar üzerinden tamamlar lambası yanmaz (=0). 2V + - R Şekil 3.8 Çıkış oolen ifadesi olarak okunur. = yazılır. eşit VEDEĞİL şekilnde VEDEĞİL kapısının girişlerinden birisi veya tamamı Lojik-0 ise çıkış Lojik-, her iki giriş birden Lojik- ise çıkış Lojik-0 olur. şağıda verilen dalga şekilleri bir VE DEĞİL kapısı girişlerine uygulanırsa çıkış dalga şekli ne olur t 0 t t 2 t 3 t 4 t 5 t 6 64

65 SYISL ELEKTRONİK - I Çözüm: Girişlere uygulanan dalga şekillerinin Lojik seviyelerine bakılarak çıkış dalga şekli aşağıdaki gibi olacaktır Lojik- Lojik R Lojik- Lojik Lojik- Lojik t 0 t t 2 t 3 t 4 t 5 t 6 65

66 SYISL ELEKTRONİK - I 3..5 VEY DEĞİL KPISI (NOR GTE) VEY DEĞİL kapısının en az iki giriş ve bir çıkış hattı vardır. Lojik fonksiyon olarak VEY fonksiyonunun DEĞİL i olarak tanımlayabiliriz. Şekil 3.5 de iki giriş, bir çıkışlı VEY DEĞİL kapısının sembolü,doğruluk tablosu ve elektrik eşdeğer devresi verilmiştir. (a) Sembolü Girişler 0 0 Çıkış 0 0 2V + - R (c) Elektrik eşdeğer devresi (b) Doğruluk Tablosu Şekil 3.5 İki girişli VE DEĞİL Kapısı Denk anahtar devresi yardımı ile VEDEĞİL kapısının doğruluk tablosu elde edilebilir; I - Eğer ve anahtarları açık (=0,=0) ise akım devresini lambası üzerinden tamamlar lamba yanar(=). + 2V - R 66

67 SYISL ELEKTRONİK - I II - Eğer anahtarı açık(=0), anahtarı kapalı(=) ise akım devresini anahtarı üzerinden tamamlar lambası yanmaz(=0). + 2V - R III - Eğer anahtarı kapalı(=), anahtarı açık ise akım devresini anahtarı üzerinden tamamlar lambası yanmaz (=0). + 2V - R IV - Eğer ve anahtarları kapalı ise(=,=) ise akım devresini anahtar üzerinden tamamlar lambası yanmaz (=0). 2V + - R Çıkış oolen ifadesi olarak okunur. = + yazılır. eşit VEY DEĞİL şeklinde VEY DEĞİL kapısının girişlerinden birisi veya tamamı Lojik- ise çıkış Lojik-0, her iki giriş birden Lojik-0 ise çıkış Lojik- olur. 67

68 SYISL ELEKTRONİK - I şağıda verilen dalga şekilleri bir VEY DEĞİL kapısı girişlerine uygulanırsa çıkış dalga şekli ne olur R t 0 t t 2 t 3 t 4 t 5 t 6 Çözüm: VEY DEĞİL kapısının girişlerinden birisi veya tamamı Lojik- ise çıkış Lojik-0, her iki giriş birden Lojik-0 ise çıkış Lojik- oluyordu. Girişlere uygulanan dalga şekillerinin Lojik seviyelerine göre çıkış dalga şekli aşağıdaki gibi olacaktır Lojik- Lojik Lojik- Lojik Lojik- Lojik t 0 t t 2 t 3 t 4 t 5 t 6

69 SYISL ELEKTRONİK - I 3..6 ÖZEL VEY KPISI (XOR GTE) ir ÖZEL VEY kapısının iki veya daha fazla giriş, bir çıkış hattı vardır. Şekil-3.6 da iki giriş bir çıkışlı ÖZELVEY kapısının lojik sembolü, doğruluk tablosu ve denk anahtar devresi verilmiştir. 2V (a) Sembolü R (c) Elektrik eşdeğer devresi Girişler Çıkış (b) Doğruluk Tablosu Şekil 3.6 İki girişli ÖZELVEY Kapısı Denk anahtar devresi yardımı ile ÖZEL VEY kapısının doğruluk tablosu elde edilebilir I - Eğer ve anahtarları açık (=0,=0) ise akım devresini tamamlamaz ve lamba yanmayacaktır(=0) V + - R

70 SYISL ELEKTRONİK - I II -Eğer anahtarı açık(=0), anahtarı kapalı(=) ise akım devresini tamamlar lambası yanar(=) V + - R III - Eğer anahtarı kapalı(=), anahtarı açık (=0) ise akım devresini tamamlar lambası yanar (=0) V + - R IV - Eğer ve anahtarları kapalı ise(=,=) ise akım devresini anahtar üzerinden tamamlar lambası yanmaz (=0) V + - R Çıkış oolen ifadesi olarak ; = veya şeklinde yazılır. eşit ÖZEL VEY şeklinde okunur. ÖZEL VEY kapısı DEĞİL-VE-VEY kapıları ile ifade edilebilir.u durumda bir ÖZEL VEY fonsiyonunu; = + şeklinde tanımlayabiliriz.

71 SYISL ELEKTRONİK - I Şekil 3.7 DEĞİL-VE-VEY kapıları ile ÖZEL VEY kapısı ÖZEL VEY kapısının girişleri aynı lojik seviyede ise çıkış Lojik-0, her iki giriş farklı lojik seviyede ise çıkış Lojik- olur. a) şağıda verilen dalga şekilleri bir ÖZEL VEY kapısı girişlerine uygulanırsa çıkış dalga şekli ne olur. b) Çıkışa bir LED bağlanırsa hangi zaman aralıklarında LED ışık verecektir R t 0 t t 2 t 3 t 4 t 5 t 6

72 SYISL ELEKTRONİK - I Çözüm: a- ÖZEL VEY kapısının girişleri aynı Lojik seviyede ise çıkış Lojik-0, her iki giriş farklı lojik seviyede ise çıkış Lojik- oluyordu. Girişlere uygulanan dalga şekillerinin Lojik seviyelerine göre çıkış dalga şekli aşağıdaki gibi olacaktır Lojik Lojik Lojik Lojik Lojik Lojik t 0 t t 2 t 3 t 4 t 5 t 6 b - LED çıkışın Lojik- olduğu zaman aralıklarında ışık verecektir. t 0 - t t - t 2 t 2 - t 3 t 3 - t 4 t 4 - t 5 t 5 t 6 LED ışık verir (=0) LED ışık vermez (=) LED ışık verir (=0) LED ışık vermez (=) LED ışık vermez (=0) LED ışık vermez (=)

73 SYISL ELEKTRONİK - I 3..7 ÖZEL VEY DEĞİL KPISI (XNOR GTE) ir ÖZEL VEY DEĞİL kapısının iki veya daha fazla giriş, bir çıkış hattı vardır. Lojik fonksiyon olarak ÖZEL VEY işleminin değildir. Şekil-3.7 de iki giriş bir çıkışlı ÖZEL VEY DEĞİL kapısının lojik sembolü, doğruluk tablosu ve denk anahtar devresi verilmiştir. (a) Sembolü 0 + 2V - 0 R (c) Elektrik eşdeğer devresi Girişler Çıkış (b) Doğruluk Tablosu Şekil 3.8 İki girişli ÖZELVEY DEĞİLKapısı Denk anahtar devresi yardımı ile ÖZEL VEY kapısının doğruluk tablosu elde edilebilir; I - Eğer ve anahtarları 0 konumunda ise akım devresini lamba üzerinden tamamlar(=). 2V + - R 0 0

74 SYISL ELEKTRONİK - I II - Eğer anahtarı 0 konumunda, anahtarı konumunda ise akım devresini anahtarlar üzerinden tamamlar lambası yanmaz(=0). 2V + - R 0 0 III - Eğer anahtarı kapalı(=), anahtarı açık (=0) ise akım devresini tamamlar lambası yanar (=0). 2V + - R 0 0 VI - Eğer ve anahtarları konumunda ise akım devresini lamba üzerinden tamamlar(=) 2V + - R 0 0 Çıkış oolen ifadesi olarak ; = veya şeklinde yazılır. eşit ÖZEL VEY DEĞİL şeklinde okunur.

75 SYISL ELEKTRONİK - I ÖZEL VEY-Değil kapısı DEĞİL-VE-VEY kapıları ile ifade edilebilir.u durumda bir ÖZEL VEY- Değil fonksiyonunu; = + şeklinde tanımlayabiliriz. Şekil 3.7 DEĞİL-VE-VEY kapıları ile ÖZEL VEY DEĞİL kapısı ÖZEL VEY DEĞİL kapısının girişleri aynı lojik seviyede ise çıkış Lojik-, her iki giriş farklı lojik seviyede ise çıkış Lojik-0 olur. şağıda verilen dalga şekilleri bir ÖZEL VEY DEĞİL kapısı girişlerine uygulanırsa çıkış dalga şekli ne olur R t 0 t t 2 t 3 t 4 t 5 t 6

76 SYISL ELEKTRONİK - I Çözüm: Çıkış dalga şekli doğruluk tablosu yardımı ile çizilirse aşağıdaki gibi olacaktır. Lojik- Lojik Lojik- Lojik Lojik- Lojik-0 0 t 0 t t 2 t 3 t 4 t 5 t ENTEGRE DEVRE MNTIK İLELERİ ir önceki bölümde sayısal devrelerin tasarımında kullanılan temel lojik kapıları inceledik. Lojik kapılar sayısal sistemlerin temel elemanlarıdır. ir çok lojik kapının oluşturduğu bir sayısal devre bir silisyum yonga üzerine entegre devre (integrated circuit IC) olarak yapılır. Tek bir yonga içersine yerleştirilen kapı sayısına göre entegre devreler entegresyon ölçeğini göstermesi açısında dört ayrı grupta incelenebilirler. I. SSI (Küçük Ölçekli Entegrasyon - Small Scale Integration) En fazla 20 lojik kapı içeren entegre devrelerdir. II. MSI(Orta Ölçekli Entegrasyon - Medium Scale Integration) 000 bellek bitinden daha az ve20 ila 00 kapı içeren entegre devrelerdir. Örneğin sayıcılar, kaydırmalı kaydediciler, kod çözücüler v.b. III. LSI (üyük Ölçekli Entegrasyon Large Scale Integration) 000 den 6000 e kadar bellek biti, 00 ila 5000 lojik kapı içeren entegre devreleridir. Örneğin 8-bitlik mikroişlemci, bellek yongaları v.b.

77 SYISL ELEKTRONİK - I IV. VLSI (Çok üyük Ölçekli Entegrasyon Very Large Scale Integration) 5000 lojik kapıdan daha fazla kapı içeren entegre devreleridir. Örneğin 6- bitlik mikroişlemci, yüksek yoğunluklu bellek yongaları v.b. u bölümde ise sayısal devre tasarımlarında en fazla kullanılan iki farklı tip TTL ve CMOS mantık aileleri devreleri incelenecektir TTL (TRNSİSTOR-TRNSİSTOR LOGİC) Terim olarak TTL transistor-transistor logic ifadesinin kısaltılması olarak kullanılmaktadır. Entegre devrelerinin tasarımında bipolar transistorler kullanılmıştır. TTL mantık ailesi hız ve güç parametreleri açısından yedi alt gruba ayrılırlar: I. Standart TTL II. Yüksek Güçlü TTL III. Düşük-Güçlü TTL IV. Schottky TTL V. Düşük-Güçlü Schottky TTL VI. Gelişmiş Düşük-Güçlü Schottky TTL VII. Gelişmiş Schottky TTL TTL mantık ailesi 54 veya 74 numaralı önekine sahiptirler. 54 serisi askeri amaçlıdır.çalışma sıcaklığı aralığı -55 C ile +25 C arasında iken, 74 serisi entegreler için bu aralık 0 C ila +70 C arasındadır. u mantık ailesindeki entegreler genellikle 74YYXXX şeklinde tanımlanırlar. harfleri entegreyi üreten firmayı gösteren harf veya harflerdir. Texas Insturuments ön ek olarak SN, National Semiconductor DM, Signetics S kısaltmalarını kullanmaktadırlar. YY harfleri entegrenin hangi TTL alt grubuna ait olduğunu gösterir. XXX entegrenin fonksiyonunu gösteren iki veya üç basamaklı bir sayıdır. DM74LS08 Üretici firma lt grup Fonksiyon National Semiconductor Düşük-Güçlü SchottkyTTL 4-tane iki girişli VE kapısı kapısı

78 SYISL ELEKTRONİK - I şağıda TTL alt gruplarına ait kısaltma tablosu verilmiştir. TTL Serisi Önek Örnek Entegre Standart TTL 54 veya (altılı DEĞİL kapısı) Yüksek-güçlü TTL 54H veya 74H 74H04 (altılı DEĞİL kapısı) Düşük-güçlü TTL 54L veya 74L 74L04 (altılı DEĞİL kapısı) Schottky TTL 54S veya 74S 74S04 (altılı DEĞİL kapısı) Düşük-güçlü Schottky TTL 54LS veya 74LS 74LS04 (altılı DEĞİL kapısı) Geliştirilmiş düşük-güçlü Schottky TTL Geliştirilmiş Schottky TTL 54LS veya 74LS04 (altılı DEĞİL 74LS kapısı) 54S veya 74LS 74S04 (altılı DEĞİL kapısı) CMOS ( TMMLYICI MOS LOJİK) CMOS terim olarak tamamlayıcı MOS Lojik (Complementary Metal Oxide Semiconductor) ifadesinin kısaltılması olarak kullanılmaktadır. Entegre devrelerinin tasarımında alan etkili transistörler kullanılmıştır. Logic fonksiyonlar aynı kalmakla beraber TTL ve CMOS yapım teknolojilerinde kullanılan araçlar farklıdır. Devre teknolojileri lojik fonksiyonlarda değil sadece performans karakteristiklerinde değişiklik gösterir. CMOS ailesi temel olarak metal kapılı CMOS ve silikon kapılı CMOS olmak üzere iki ayrı işlem teknolojisi katagorisine ayrılır. Eski metal kapılı teknoloji 4000 serisinden oluşurken, yeni silikon kapılı teknolojiler ise 74C, 74HC,74HCT serisinden oluşur. CMOS ailesine ait bütün 74 serisi, TTL ler ile bacak ve fonksiyon uyumludur. Yani TTL ve CMOS entegreler aynı sayıda ve benzer giriş, çıkış, besleme gerilimine (Vcc) sahiptir. yrıca 74HCT serisi TTL ile voltaj seviyesi uyumludur. 74HCT serisinin 74C ve 74HC serileri ile bağlanması için özel bir gereksinim yoktur. TTL ile CMOS ailesi arasındaki farklılıklar performans karakteristiklerinde yatar PERFORMNS KRKTERİSTİKLERİ Yayılım Gecikmesi (Propagasyon Delay) lojik devrelerde karşılaşılan en önemli karakteristiklerden biridir. Lojik devrenin veya kapının hız limitleri bu karakteristik ile belirlenir. Lojik devrelerde kullanılan yüksek hızlı veya düşük hızlı terimleri yayılım gecikmesi referans alınarak belirlenir. Eğer bir lojik devrenin veya kapının yaylım gecikmesi ne kadar kısa ise devrenin veya kapının hızı o kadar yüksektir. Yaylım gecikmesi sayısal devrenin veya kapının girişlerindeki değişime bağlı olarak çıkışta meydan gelen değişim arasındaki zaman farkıdır. Mantık kapılarında iki yaylım gecikmesi süresi tanımlanır.

79 SYISL ELEKTRONİK - I t PHL : Çıkış sinyalinin Lojik- den Lojik-0 a geçme süresi. u süre giriş sinyali üzerinde belirlenen genel bir referans noktası ile çıkış sinyali üzerindeki aynı referans noktası arasındaki fark olarak belirlenir. t PLH : Çıkış sinyalinin Lojik-0 dan Lojik- e geçme süresi. u süre giriş sinyali üzerinde belirlenen genel bir referans noktası ile çıkış sinyali üzerindeki aynı referans noktası arasındaki fark olarak belirlenir. Şekil -3.8 bir DEĞİL kapısında yayılım gecikme sürelerinin göstermektedir Giriş Çıkış H Giriş L Çıkış H L t PHL t PLH Güç Harcaması (Power Dissipation): ir lojik kapıda harcanan güç miktarıdır. Harcanan güç dc besleme gerilimi ile çekilen akımın çarpımı ile elde edilir ve mw cinsinden ifade edilir. ir lojik kapı tarafından çekilen akım çıkışın durumuna göre değişeceğinden harcana güç, çıkışın Lojik- ve Lojik-0 olduğu iki durum için hesaplanan güçlerin ortalaması alınarak bulunabilir. Çıkış Kapasitesi (Fan Out): ir lojik kapının aynı entegre ailesinden sürebileceği maximum yük sayısına çıkış kapasitesi (Fan Out) adı verilir. Örneğin bir standart TTL kapısının çıkış kapasitesi 0 ise bu kapının sürebileceği maximum yük sayısı standart TTL ailesinden 0 adet kapı girişidir. undan fazla kapı girişi bağlanması durumunda girişin sürülmesi için yeterli akım sağlanamayacaktır.

80 SYISL ELEKTRONİK - I na Entegre Yükler Şekil 3.9 Standart TTL ailesinde fan-out gösterimi Hız-Güç Üretimi (Speed Power Product): Sayısal devrelerin performansını ölçmek üzere üreticiler tarafından özel olarak eklenen bir karakteristiktir. Yayılım gecikmesinin ve özel ferkanslardaki güç harcamasının çarpımından elde edilir. Hız- Güç Üretimi(SPP) Joule ile tanımlanır, J sembolü ile gösterilir. Örneğin TTL ailesine ait 74LS serisi için 00kHz frekansındaki Hız-Güç üretimi aşağıdaki gibi hesaplanır; SPP=(0ns).(2mW) =20pJ şağıda Tablo 3.? TTL ve CMOS ailelerine ait performans karakteristiklerini vermektedir. Teknoloji CMOS (silikon kapılı) CMOS (metal kapılı) TTL Std TTL LS TTL S TTL LS TTL S Seri 74HC S 74S 74LS 74S Güç Harcaması Statik 00kHZ için 2,5nW 0,7mW µw 0,mW 0mW 0mW 2mW 2mW 9mW 9mw mw mw 8,5mW 8,5mW Yayılım Gecikmesi 8ns 50ns 0ns 0ns 3ns 4ns,5ns

81 SYISL ELEKTRONİK - I Fan-Out Not: CMOS ailesinde yayılım gecikmesi (propagasyon delay) besleme gerilimine (V cc ) bağlıdır. Güç harcaması(power dissipation) ve çıkış kapasitesi (fan out) ise frekansın bir fonksiyonudur.

82 SYISL ELEKTRONİK - I ÖLÜM 4 OOLEN MTEMTİĞİ İngiliz matematikçi George ole tarafından 854 yılında geliştirilen OOLEN matematiği sayısal devrelerin tasarımında ve analizinde kullanılması 938 yılında Claude Shanon tarafından gerçekleştirildi. OOLEN matematiği sayısal devrelerin çıkış ifadelerinin giriş değişkenleri cinsinden ifade edilmesi ve elde edilen ifadenin en basit haline ulaşması için kullanılır. u bölümde aşağıdaki konular anlatılacaktır. DEĞİL,VE,VEY,VEDEĞİL ve VEYDEĞİL kapılarının, OOLEN Matematiği ifadeleri OOLEN matematiğinde temel kuralların ve kanunların uygulanması OOLEN ifadelerinde DeMorgan teoreminin uygulanması OOLEN ifadelerinden sayısal devrenin çizilmesi,bir sayısal devreden oolean ifadesinin elde edilmesi OOLEN ifadelerinin kanunlar ve kurallar yardımı ile sadeleştirilmesi OOLEN ifadelerinin doğruluk tablolarından elde edilmesi ve OOLEN açılmları ve standart ifadeler.. OOLEN açılımların birbirlerine dönüşümü. Sayısal işlemler

83 SYISL ELEKTRONİK - I 4.. OOLEN İŞLEMLERİ oolean matematiği sayısal sistemlerin analizinde ve anlaşılmasında kullanılan temel sistemdir. u bölümde temel oolean işlemleri ve bunların sayısal devrelerde nasıl kullanıldığı anlatılacaktır. 4.. OOLEN MTEMTİĞİ SEMOLLERİ oolean matematiğinde kullanılan değişkenler veya fonksiyonlar büyük harfler kullanılarak gösterilmiştir. Sayısal olarak bir değişken veya fonksiyon iki değer alabilir. u değerler veya 0 olacaktır. Değişkenlerin veya fonksiyonların aldığı bu değerler sayısal devrelerde eğer ise YÜKSEK gerilim seviyesi, 0 ise LÇK gerilim seviyesini gösterecektir. Değil veya tümleyen (komplement), boolean matematiğinde değişkenin üzerine çizilen bir çizgi ile gösterilir. Örneğin ifadesi nın değili veya nın komplementi şeklinde okunur. Eğer = ise =0, =0 ise = olur. Tümleyen (komplement) veya değil için şeklinde yazım kullanılabilir. ve girişlere uygulanan iki değişkeni gösterirse VE fonksiyonu oolen ifadesi olarak. şeklinde yazılırken, VEY fonksiyonu için + şeklinde yazılacaktır OOLEN TOPLM VE ÇRPM oolean toplamaya ilişkin temel kurallar aşağıda verilmiştir = = + 0 = + = oolean matematiğinin sayısal devre uygulamalarında oolean toplama VEY fonksiyonu ile tanımlanacaktır. oolen çarpma işlemi ise VE fonksiyonu ile ifade edilir. oolean çarpma işlemine ilişkin temel kurallar aşağıda verilmiştir = 0 0. = 0. 0 = 0. =

84 SYISL ELEKTRONİK - I 4.2. OOLEN KNUNLRI oolen matematiğinin üç temel kanunu: Yer değiştirme kanunu( Commutative Laws), irleşme kanunu (ssociative Laws) ve Dağılma Kanunu (Distributive Laws) adını alırlar. YER DEĞİŞTİRME KNUNU( COMMUTTİVE LWS) İki giriş değişkeni için oolean toplamaya ait yer değiştirme kanunu aşağıdaki gibi yazılır + = + İki girişli bir VEY kapısının girişlerine uygulanan değişkenler yer değişirse çıkış değeri değişmez. Yer değiştirme kanunun VEY kapısı uygulaması Şekil 4. de verilmiştir. + + Şekil 4. Yerdeğiştirme kanunun VEY kapısı uygulaması İki giriş değişkeni için oolean çarpmaya ait yer değiştirme kanunu aşağıdaki gibi yazılır. =. İki girişli bir VE kapısının girişlerine uygulanan değişkenler yer değişirse çıkış değeri değişmez. Yer değiştirme kanunun VE kapısı uygulaması Şekil 4.2 de verilmiştir... Şekil 4.2 Yerdeğiştirme kanunun VE kapısı uygulaması

85 SYISL ELEKTRONİK - I İRLEŞME KNUNU (SSOCİTİVE LWS) oolean toplama işlemine ilişkin birleşme kanunu,,c giriş değişkenlerini göstermek üzere aşağıdaki gibi yazılır. + ( + C) = ( + ) + C ir VEY kapısının girişlerine uygulanan değişkenlerin gruplandırılmaları değişirse çıkış değeri değişmeyecektir. Şekil 4.3 birleşme kanununun VEY kapısı uygulamasını göstermektedir. + + C + C + C C + + C Şekil 4.3 irleşme kanununun VEY kapısı uygulaması oolean çarpma işlemine ilişkin birleşme kanunu,,c giriş değişkenlerini göstermek üzere aşağıdaki gibi yazılır.. (. C ) = (. ). C ir VEY kapısının girişlerine uygulanan değişkenlerin gruplandırılmaları değişirse çıkış değeri değişmeyecektir. Şekil 4.4 birleşme kanununun VE kapısı uygulamasını göstermektedir... C. C. C C.. C Şekil 4.4 irleşme kanununun VE kapısı uygulaması

86 SYISL ELEKTRONİK - I DĞILM KNUNU (DISTRIUTIVE LW),,C giriş değişkenlerini göstermek üzere dağılma kanunu aşağıdaki gibi yazılır.. ( + C ) =. +.C VEY lanmış,c değişkenlerinin ile VE lenmesi ile elde edilen ifade, değişkeninin, C değişkenleri ile VE lenmesi sonucu VEY lanmasından elde edilen ifadeye eşittir. Şekil 4.5 dağılma kanununu göstermektedir C +C.(+C). +.C C Şekil 4.5 Dağılma kanununun mantık kapıları ile uygulanması 4.3 OOLEN MTEMTİĞİ KURLLRI Tablo 4. Lojik ifadelerin indirgenmesinde kullanılan temel oolean kurallarını göstermektedir..a- + 0 = b- + = c- + = d- + = 2.a-. 0 = 0 b-. = c-. = 0 d-. = 3. = = = + 6. ( + ). ( + C ) = +. C Tablo 4.

87 SYISL ELEKTRONİK - I Kural - VEY özdeşlikleri a) ir VEY kapısının girişlerinden biri 0 ise çıkış ifadesi nın durumuna bağlıdır. Eğer =0 ise çıkış 0, = ise çıkış olur. b) ir VEY kapısının girişlerinden biri ise, nın durumu ne olursa olsun çıkış daima olur. c) ir VEY kapısının girişlerine değişkenin değili ile kendisi uygulanırsa çıkış nın durumu ne olursa olsun daima olur. d) ir VEY kapısının her iki girişine aynı değişken uygulanırsa çıkış nın durumuna bağlıdır. Eğer =0 ise çıkış 0, = ise çıkış olur. = 0 0 F = 0 = 0 F = = 0 F = = F = a- +0 = b-+= = 0 = 0 = F = = 0 F = 0 = = 0 c- + = F = = = d- += F = Kural 2- VE özdeşlikleri Şekil 4.6. VEY özdeşlikleri a) ir VE kapısının girişlerinden biri 0 ise, nın durumu ne olursa olsun çıkış daima 0 olur. b) ir VE kapısının girişlerinden biri ise çıkış ifadesi nın durumuna bağlıdır. Eğer =0 ise çıkış 0, = ise çıkış olur. c) ir VE kapısının girişlerine değişkenin değili(tümleyeni) ile kendisi uygulanırsa çıkış nın durumu ne olursa olsun daima 0 olur. d) ir VE kapısının her iki girişine aynı değişken uygulanırsa çıkış nın durumuna bağlıdır. Eğer =0 ise çıkış 0, = ise çıkış olur.

88 SYISL ELEKTRONİK - I = 0 0 F = 0 = 0 F = 0 = 0 F = 0 = F = a-. 0 = 0 b-. = = 0 = 0 = F = 0 = 0 F = 0 = = 0 Kural 3- Çift tersleme kuralı F = 0 = = c-.. = 0 d-. = Şekil 4.7. VE özdeşlikleri F = ir Lojik ifadenin veya değişkenin iki defa değili alınırsa (terslenirse) lojik ifadenin veya değişkenin aslı elde edilir. =0 = = 0 = = = 0 = = Şekil 4.8. Çift tersleme kuralı Kural 4- Yutma kuralı u kuralı dağılma kanunu ve VEY, VE özdeşlikleri yardımı ile açıklayalım. Eğer ifadeyi ortak parantezine alırsak aşağıdaki dönüşüm sağlanmış olur. +. = ( + ) Dağılma kanunu, VEY özdeşlikleri =. VE özdeşlikleri =

89 SYISL ELEKTRONİK - I Tablo 4.2 de +. ifadesine ait doğruluk tablosu gösterilmiştir. Giriş değişkenlerinin durumuna bağlı olarak çıkış ifadesi yazılabilir. +. çıkışının giriş ifadesine eşit olduğu Tablo 4.2 den görülmelidir. Tablo 4.2 Kural 5 u kuralı yutma, VE, VEY özdeşlikleri, çift tersleme kuralları yardımı ile açıklayalım. +. = ( +.) +. Yutma kuralı = (. +.) +. VE özdeşliği = Çift tersleme = ( + ). ( + ) VEY özdeşliği =. ( + ) VE özdeşliği = + Kural-5 e ait doğruluk tablosu Tablo 4.3 de verilmiştir. Giriş değişkenlerinin durumlarına bağlı olarak +. ifadesi ve + ifadesi yazılırsa, bu iki ifadenin eşitliği tablodan görülebilir Tablo 4.3

90 SYISL ELEKTRONİK - I Kural 6 u kuralı dağılma kanunu, VE özdeşliği, VEY özdeşliği yardımı ile açıklayalım: ( + ). ( + C )=. +.C +. +.C = +.C +. +.C =. ( + C) +. +.C = C =. ( + ) +.C = +.C C + +C ( + ).( + C ).C +.C Tablo 4.4 Tablo 4.4 de girişlerin durumuna bağlı olarak ( + ). ( + C ) ile +.C ifadelerinin durumları yazılmıştır. u iki ifadenin eşitliği tablodan görülebilir. 4.4 DEMORGN TEOREMLERİ DeMorgan teoremleri oolean matematiğinin en önemli teoremleridir. İki değişken için DeMorgan teoremleri aşağıdaki gibi yazılır. Teorem-. = + Teorem-2 + =.

91 SYISL ELEKTRONİK - I Teorem- u teoremi açıklamadan önce oolean çarpma ve oolean toplama işlemi arasındaki ilişkiyi açıklayalım. oolean matematiğinde çarpma işleminin komplementeri toplama işlemine eşittir., gibi iki değişkenin VEDEĞİL kapısına uygulanması ile elde edilen ifade bu iki değişkenin değilinin alınmasından sonra VEY lanması ile elde edilen ifadeye eşittir.. = + ( Teorem - ) şağıda Şekil 4.8 Teorem- e ait kapı eşitliğini ve doğruluk tablosunu göstermektedir a-kapı eşitliği b-doğruluk tablosu Şekil 4.9 Teorem- e ait kapı eşitliği ve doğruluk tablosu Teorem-2 oolean matematiğinde toplama işleminin komplementeri çarpma işlemine eşittir., gibi iki değişkenin VEY DEĞİL kapısına uygulanması ile elde edilen ifade bu iki değişkenin değilinin alınmasından sonra VE lenmasi ile elde edilen ifadeye eşittir. + =. ( Teorem-2 ) şağıda Şekil 4.9 Teorem-2 ye ait kapı eşitliğini ve doğruluk tablosunu göstermektedir a-kapı eşitliği b-doğruluk tablosu Şekil 4.0 Teorem-2 ye ait kapı eşitliği ve doğruluk tablosu

92 SYISL ELEKTRONİK - I şağıdaki Lojik ifadelere DeMorgan teoremlerini uygulayınız. a- = + + C =.. C b- =.. C = + + C Eğer verilen lojik ifade fazla sayıda değişken ve işlem içeriyorsa bu durumda ifadenin basitleştirilmesi için lojik ifade içersindeki farklı değişken tanımlayarak DeMorgan teoremleri uygulanabilir. şağıdaki Lojik ifadeye DeMorgan teoremini uygulayınız. = ( +.C).(D.E) Çözüm: İşlemi adım adım anlatalım. I. dım: Lojik ifade içindeki işlemleri farklı bir değişken kullanarak tanımlayalım X = +.C ve Y = D. E dönüşümleri yapılır. II.dım: asitleştirilmiş eşitlik = X.Y olur. III.dım: u ifadeye DeMorgan teoremini uygularsak = X + Y olacaktır. X ve Y değişkenlerini fonksiyona tekrar yazarsak eşitliği = ( +.C) + D.E olur. IV.dım: +. C ifadesinde Z= ve W =. C dönüşümü yapılırsa V. dım: Z.W = Z + W olacaktır. ifadesi ise; =.( + C) + D.E olacaktır.

93 SYISL ELEKTRONİK - I şağıdaki lojik ifadelere DeMorgan teoremini uygulayınız. a- = ( + + C). D b- =..C + D.E. F Çözüm: a- ++C=X ve D=Y dönüşümleri yapılırsa; X.Y = X + Y olacaktır. ( + + C).D = ( + + C) + D olur. ( + + C) ifadesine DeMorgan teoremi uygulanırsa ( + + C) + D =..C + D olacaktır. b-..c = X ve D.E.F=Y dönüşümleri yapılırsa. X.Y = X + Y olacaktır...c +D.E.F = ( + + C).(D + E + F) ifadesi elde edilir 4.5 SYISL DEVRE TSRIMI oolean ifadesinden mantık kapıları arasında uygun bağlantılar yapılması ile sayısal devrenin elde edilmesi işlemine sayısal devre tasarımı adı verilir. u bölümde verilen bir oolean ifadesinden sayısal devrenin çizimi ve sayısal devrelerden oolean ifadesinin elde edilmesi anlatılacaktır OOLEN İFDESİNDEN SYISL DEVRELERİN ÇİZİLMESİ u kısımda verilen bir oolean ifadesinden sayısal devrelerin çizilmesi anlatılacaktır. Devre tasarlanırken ilk önce oolean ifadesinde kaç tane giriş değişkenin olduğu, daha sonra bu değişkenlerin hangi oolean işlemine uygulandığı bulunmalıdır. Çizim

94 SYISL ELEKTRONİK - I sırasında oolean matematiği işlem sırası takip edilmelidir. İşlem sırası parantez,değil,ve, VEY şeklindedir. =. + C ifadesini gerçekleştirecek sayısal devreyi tasarlayınız. Çözüm: =. + C ifadesinde,,c üç giriş değişkenini, ise çıkış değişkenini göstermektedir. İşlemin gerçekleştirilmesine oolean çarpma ile başlanır. oolean çarpma işlemi VE kapısı ile gerçekleşeceğinden, ilk adımda ile değişkenlerinin VE kapısına uygulanması gerekir. oolean çarpma işlemi ile elde edilen ifade (. ), diğer giriş değişkeni ile oolean toplama işlemine tabi tutulur. oolean toplama işlemi VEY kapısı ile gerçekleşeceğinden. ifadesi C ile VEY kapısına uygulanır. C Şekil 4.0 =.+C ifadesine ait sayısal devre Verilen =. + C boolean ifadesi VE VEY C şeklinde okunur. =. +..C ifadesini gerçekleştirecek sayısal devreyi tasarlayınız.

95 SYISL ELEKTRONİK - I Çözüm: Verilen oolean ifadesinin çizimine öncelikle VE kapıları ile ifade edilen oolean çarpma işlemi ile başlarız. ncak VE kapılarına uygulanacak değişkenlerden DEĞİL olan varsa, öncelikle bu değişken DEĞİL kapısına uygulanarak bu işlem( ) gerçekleştirilir. DEĞİL i alınan değişken diğer değişken() ile VE kapısına (. ) uygulanır. Elde edilmek istenen..c ifadesinde üç değişkenin VE kapısına uygulanması gerektiğinden üç girişli bir VE kapısı ve iki girişli iki VE kapısının ardı ardına bağlanması ile bu işlem gerçekleştirilir. Elde edilen bu iki ifade VEY kapısına uygulanarak devrenin çizimi tamamlanır. Şekil 4. de =. +.. C ifadesine ait sayısal devre hem iki ve üç girişli VE kapıları ile hemde sadece iki girişli VE kapıları kullanılarak çizilmiştir C C C..C C....C (a) Üç girişli VE kapıları kullanarak devre çizimi (b) İki girişli VE kapıları kullanarak devre çizimi Şekil 4.. =. +.. C ifadesine ait devre çizimleri SYISL DEVREDEN OOLEN İFDESİNİN ELDE EDİLMESİ Çizilmiş bir sayısal devreden oolean ifadesinin elde edilebilmesi için ilk önce kapı girişlerine uygulanan değişkenler belirlenir. Her kapı çıkışına ait oolean ifadesi yazılır. u işlem devredeki en son kapıya kadar sürdürülür.

96 SYISL ELEKTRONİK - I şağıda verilen sayısal devrenin çıkışına ait oolean ifadesini bulunuz. C Şekil 4.2 Çözüm: Her bir kapı giriş ve çıkış ifadesi devredeki son kapıya kadar yazılarak ifade elde edilir. C + C =.( + C) 4.6 OOLEN İFDELERİNİN SDELEŞTİRİLMESİ Çoğu zaman sayısal bir devre için elde edilen oolean ifadesi uzun ve karmaşık olabilir. Devreyi bu haliyle tasarlamak işlemin maliyetinin artmasını ve hata yapma olasılığını beraberinde getirmektedir. oolean teorem, kural ve kanunular yardımı ile ifadeler sadeleştirilerek daha az sayıda mantık kapısı ile sayısal devreler tasarlanabilir.

97 SYISL ELEKTRONİK - I =.C +.(C + ) + C.( + ) ifadesini oolean teoremleri yardımı ile indirgeyiniz. Çözüm: Sadeleştirme işlemini çeşitli adımlarla gösterelim I.dım: Dağılma kanununu ikinci ve üçüncü terimlere uygularsak ifade aşağıdaki gibi olacaktır. =.C +.C +. +.C +.C II.dım: irinci ve ikinci terimi değişkeni ortak parantezine alırsak ifade =.(C + C) +. +.C +.C III.dım: VEY özdeşlikleri ile (C+C=C) =.C +. +.C +.C IV.dım: irinci ve üçüncü terimi C değişkeni ortak parantezine alırsak = C( + ) +. +.C V.dım: VEY özdeşlikleri ile ( + = ) = C +. +.C VI.dım: irinci ve üçüncü terimi C ile ortak paranteze alırsak = C( + ) +. VII.dım: VEY özdeşlikleri yardımı ile (+=) = C +. olacaktır. Şekil 4.3 göstermektedir. (a) ifadenin indirgenmemiş ve indirgenmiş haliyle devreleri (b)

98 SYISL ELEKTRONİK - I C.C +.(C + ) + C( + ) C.+C Şekil 4.3 İfadenin sadeleşmeden önce (a) ve sadeleştirildikten (b)sonra tasarımı 4.7. OOLEN İFDELERİNİN ELDE EDİLMESİ ir doğruluk tablosu tasarımcı tarafından sayısal devrenin çalışmasına yönelik oluşturulmuş ve giriş değişkenlerinin durumuna bağlı olarak çıkışın ne olması gerektiği anlatan tablodur. Tasarım aşamasında en önemli işlemlerden biri olan doğruluk tablosunu oluşturduktan sonra ifadenin mantık kapıları ve bu kapıların birbirleriyle olan bağlantılarının elde edilebilmesi için tablodan oolean ifadesinin elde edilmesi gerekmektedir. Önceki kısımlarda bu ifadelerin sadeleştirilmesi ve devrelerin çizilmesi anlatıldı. u bölümde oolean ifadelerinin doğruluk tablosundan elde edilmesi konusu anlatılacaktır OOLEN ÇILIMLRI VE STNDRT FORMLR oolean ifadeleri fonksiyonun doğruluk tablosundan elde edilen iki temel açılımdır. u ifadeler eğer bir sadeleştirme işlemi uygulanmazsa az sayıda değişken içermesi ender olarak karşılaşılan bir durumdur. oolean ifadelerinin yazıldığı iki temel açılım minterimlerin toplamı ve maxterimlerin çarpımı olarak gösterilebilirler MİNTERİM VE MXİTERİM İkili bir değişken oolean ifadesi olarak değişkenin kendisi () veya değişkenin değili ( ) şeklinde gösterilebilir. VE kapısına uygulanan ve değişkenlerinin iki şekilde oolean ifadesi yazılabileceğinden bu değişkenlerin alabileceği dört durum söz konusudur. u dört durum minimum terim veya standart çarpım adını alır. enzer şekilde n sayıda değişken için 2 n kadar minimum terim yazılabilir.tablo 4.5 üç değişkene ait minimum terimleri göstermektedir.

99 SYISL ELEKTRONİK - I Minterimler C Terim Sembol C m C m C m C m C m C m C m 6.. C m 7 Tablo 4.5 Üç değişkenin alabileceği sekiz (2 3 ) durum olduğundan 0 dan 7 ye kadar olan onluk sayıların ikilik karşılıkları, yazılabilecek durumları vermektedir. Her bir değişken ikilik sayıda eğer 0 ise değili ise değişkenin kendisi yazılarak bulunur. Minimum terim oolean ifadesini yapan terimdir.her bir minimum terim m j şeklinde gösterilir. urada j indisi ilgili ikilik sayının onluk karşılığıdır. enzer biçimde n kadar değişken için değişkenin kendisi ve değili olmak üzere VEY işlemini ile birleştirilmiş 2 n kadar durum yazılabilir. VEY işlemi ile birleştirilmiş bu durumlar ise maksimum terimler veya standart toplama adını alırlar. Üç değişkene ait maksimum terimler Tablo 4.6 da verilmiştir. Her maxterim üç değişkenin VEY işlemi ile birleştirilmiş halinden elde edilir ve burada ikilik sayıda değişken 0 ise değişkenin kendisi, ise değişkenin değili yazılarak bulunabilir. C Terim Maxterimler Sembol C M C M C M C M C M C M C M C M 7 Tablo 4.6

100 SYISL ELEKTRONİK - I MİNİTERİMLERİN TOPLMI ir önceki konuda n sayıda değişkene ait 2 n sayıda minimum terim yazılabileceğini ve bu minimum terimlerin fonksiyonu yapan terimler olduğu anlatılmıştı. oolean fonksiyonunu minterimlerin toplamı (çarpımların toplamı) cinsinden ifade edebilmek için fonksiyonun olduğu her durum için minimum terimler bulunur. ulunan bu minimum terimler VEY lanarak fonksiyon minterimlerin toplamı(çarpımların toplamı) cinsinden yazılabilir. şağıdaki doğruluk tablosundan lojik ifadeyi minterimler cinsinden bulunuz. C Çözüm: Doğruluk tablosunda çıkış ifadesinin olduğu her duruma ait miniterim bulunduktan sonra bu terimler VEY lanarak lojik ifade elde edilir. C C m C m C m C m 7

101 SYISL ELEKTRONİK - I Yazılan minterimlerin her birisinin çıkışı yapan terimler olduğu doğruluk tablosundan görülmelidir. Miniterimlerin VEY lanması ile elde edilen ifade çıkışın olduğu tüm durumları kapsayacaktır. =..C +..C +..C +..C veya = m 0 + m + m 5 +m 7 şeklinde yazılabilir Çoğu durumda doğruluk tablosunu vermek yerine aşağıdaki gösterimde kullanılabilir. (,,C)= (0,,5,7) urada sembolü parantez içinde verilen minimum terimlerin VEY lanması ile lojik ifadenin elde edileceğini anlatır. Çıkış ifadesini gösteren terimden () sonra gelen parantez bu fonksiyonda kaç değişkenin (,,C) olduğunu göstermektedir. azı durumlarda oolean ifadesi minterimlerin toplamı formunda olmayabilir. Fonksiyonu VE terimlerinin VEY lanması ile bu forma dönüştürülür. Daha sonra her terimde eksik değişken olup olmadığı kontrol edilir. Eğer terimde eksik değişken veya değişkenler varsa, eksik değişkeni göstermek üzere + ifadesi terimle VE lenerek eksik değişken eklenmiş olur. u işlem terim içinde eksik değişken kalmayana kadar devam eder. Not: Eksik bir değişken veya değişkenlerin terime eklenilmesi işleminde; Teorem.c. Teorem 2.d..= + = teoremleri kullanılmaktadır. = +.C fonksiyonunu minterimlerin toplamı şeklinde ifade edin. Çözüm: Fonksiyon, ve C olmak üzere üç değişkene sahiptir. İlk terim de ve C değişkenlerinin ikisi bulunmamaktadır. u değişkenleri terime eklemek için:

102 SYISL ELEKTRONİK - I =.=.( + ) =. +. yazılabilir. ncak terimde hala C değişkeni eksiktir. İkinci terim =.(C + C) +..(C + C) =..C +..C +..C +..C. C de ise değişkeni eksiktir..c =.C.( + ) =..C +..C şeklinde yazılabilir. ütün terimleri birleştirirsek: =..C +..C +..C +..C +..C +..C sonucu elde edilir... C ifadesi fonksiyonda iki defa görülür, bu nedenle (+=) şeklinde ifade edilen Teorem.d ye göre bunlardan birini çıkararak sadeleştirme gerçekleşir. Minterimleri artan sıraya göre yazarsak. şeklinde yazılır. =..C +..C +..C +..C +..C = m 0 + m + m + m + m (,,C,) = Ó(0,,2,3,6) şağıda verilen oolean ifadelerini minterimlerin toplamı formunda yazınız a) F =. +. C b) = X + Y + X.Y. Z c) =..C +.C +.C. D d) = (. + C).( +.D )

103 SYISL ELEKTRONİK - I MXİTERİMLERİN ÇRPIMI oolean fonksiyonları maxterimlerin çarpımı olarak da ifade edilebilirler. n sayıda değişkene ait 2 n sayıda maxterim yazılabilir. u maxterimler fonksiyonun 0 olmasını sağlayan terimlerdir. oolean fonksiyonunu maxterimlerin çarpımı formunda yazmak için fonksiyonun 0 olduğu her duruma ait maxterimler bulunur. ulunan bu maxterimler VE lanarak fonksiyon maxterimlerin çapımı formunda yazılabilir. şağıdaki doğruluk tablosundan lojik ifadeyi maxiterimler cinsinden bulunuz. C Çözüm: Doğruluk tablosunun çıkış ifadesinin 0 olduğu her duruma ait maksimum terim bulunduktan sonra bu terimler VE lenerek lojik ifade elde edilir. C C C C 0 Yazılan minimum terimlerin çıkışın 0 olmasını sağlayan terimler olduğu doğruluk tablosundan görülmelidir. = ( + + C).( + + C).( + + C) = M 0.M 4.M 5 şeklinde yazılabilir.çoğu durumda doğruluk tablosu yerine (,,C)=(0,4,5)

104 SYISL ELEKTRONİK - I Şeklinde fonksiyon verilebilir. sembolü parantez içindeki maxiterimlere VE işleminin uygulanacağını gösterirken, çıkış ifadesini () takip eden parantez değişkenleri (,,C) göstermektedir. oolean fonksiyonların maxterimlerin çarpımı (toplamların çarpımı) olarak ifade edebilmek için fonksiyonu VEY terimleri haline getirmek gerekir. u işlem: (+).(+C) = +.C dağılma kanunu kullanılarak gerçekleştirilir.daha sonra her bir VEY teriminde eksik değişken varsa, eksik değişkeni göstermek üzere, terim. ile VEY lanır. =. +.C fonksiyonunu maxiterimlerin çarpımı olarak ifade ediniz. Çözüm: İlk önce dağılma yasası kullanılarak fonksiyonu VEY terimlerine çevirelim =. +.C = ( +.C).( +.C) = ( + ).( + C).( + ).( + C) + = olduğundan = ( + ).( + C).( + C) şeklinde VEY terimlerine dönüştürülür. Fonksiyon, ve C olmak üzere üç değişkenden oluşmuştur. Her bir VEY teriminde eksik değişken varsa bu değişkenler eklenir. + = + + C.C = ( + + C).( + + C) + C = + C +. = ( + + C).( + + C) + C = + C +. = ( + + C).( + + C) Elde edilen terimler birleştirilip fonksiyonda aynı terimlerden biri atılıp sadeleşmiş fonksiyon yazılırsa: şeklinde yazılabilir. = ( + + C).( + + C).( + + C).( + + C) = M 0.M.M 2. = Ð(0,,2,6) M 6

105 SYISL ELEKTRONİK - I şağıda verilen oolean ifadelerini maxterimlerin toplamı formunda yazınız a) F =. +. C b) = X + Y + X.Y. Z c) =..C +.C +.C. D OOLEN ÇILIMLRININ İRİRLERİNE DÖNÜŞTÜRÜLMESİ İki temel oolean açılımda kullanılan minterim ve maxterimler ifade ediliş bakımından birbirlerinin tümleyeni olduğu görülebilir. unun nedeni fonksiyonu yapan terimlere ait minimum terimler bulunurken, fonksiyonu 0 yapan minimum terimlerin tümleyeninin fonksiyonu yapmasıdır. Örneğin : F(,,C)= (0,2,5,7) fonksiyonu minterimlerin toplamı şeklinde aşağıdaki gibi yazılabilir. F(,,C)= m 0 +m 2 +m 5 +m 7 u fonsiyonun tümleyeni aşağıdaki gibi olacaktır: F (,,C)= m +m 3 +m 4 +m 6 Elde edilen fonksiyona DeMORGN teoremi ile F fonksiyonun değilini alarak F fonksiyonu elde etmek istersek : F(,,C)=( m +m 3 +m 4 +m 6 ) F(,,C)= m.m 3.m 4.m 6 Minterim ve maxterimlere ait Tablo4.5 ve Tablo 4.6 incelenirse m i = M j kolaylıkla görülebilir. olduğu F(,,C)= M.M 3.M 4.M 6 F(,,C)= (,3,4,6) şeklinde olacaktır. u durumda m i = M j ilişkisi yazılabilir.yani bir maksimum terim aynı alt indise sahip bir minterimin tümleyenine eşittir. u ifadenin terside doğrudur.

106 SYISL ELEKTRONİK - I oolean açılımlarının birbirleri arasındaki dönüşümde; I - Dönüşüm işlemine göre a) Eğer minterimden maxterime dönüşüm isteniyorsa sembolü ile sembolü ile değiştirilir. b) Eğer maxterimden minterime dönüşüm isteniyorsa sembolü ile sembolü ile değiştirilir. II - Fonksiyonda sayılar seklinde verilen terimlerin yerlerine fonksiyonda bulunmayan sayıları yazılır. adımları takip edilebilir. Örnek : şağıda minterimler cinsinden verilen fonksiyonu maxterimler cinsinden yazınız. Çözüm: (x,y,z,w)= (0,2,3,7,9,,2,3,5) Dönüşüm işlemi maxterimden minterime olduğuna göre sembolü sembolü ile yer değişecektir. Fonksiyonda olmayan sayılar yazılarak dönüşüm işlemi tamamlanmış olur. (x,y,z,w)= (,4,5,6,8,0,4) STNDRT İFDELER oolean fonksiyonların elde etmenin bir diğer yolu standart formlardır. u formda fonksiyonu oluşturan terimler değişkenlerin tamamı içermetebilir. İki temel tip standart form vardır, çarpımların toplamı (Sum of Product-SOP) ve toplamların çarpımı (Product of Sum-POS).

107 SYISL ELEKTRONİK - I Çarpımların toplamı formu, bir veya daha fazla değişkenden oluşan çarpım terimleri olarak adlandırılan VE terimlerinden oluşmuş oolean ifadesi gösterimidir.toplam, elde edilen VE terimlerinin VEY landığını göstermektedir.u forma bir örnek aşağıda gösterilmiştir. F = +.C +.C.D oolean ifadesi,,c,d gibi dört değişkene sahip olup,sırayla bir,iki ve üç değişkenden oluşmuş üç VE teriminin VEY lanmasından oluşmuştur. Toplamların çarpımı formu ise, bir veya daha fazla değişkenden oluşan toplam terimleri olarak adlandırılan VEY terimlerinden oluşmuş oolean ifadesi gösterimidir.çarpım, elde edilen VEY terimlerinin VE lendiğini göstermektedir.u forma bir örnek aşağıda gösterilmiştir. =.( + C).( + + D) oolean ifadesi,,c,d gibi dört değişkene sahip olup,sırayla bir,iki ve üç değişkenden oluşmuş üç VEY teriminin VE lenmasinden oluşmuştur. azı durumlarda verilen ifade her iki formda olmayabilir. Örneğin: F = (. + C.D).(. + C.D) fonksiyonu her iki formda değildir. u ifade dağılma kanunu kullanılarak parantezlerin kaldırılması halinde standart forma dönüştürülebilir. F =..C.D +..C.D DİĞER SYISL İŞLEMLER n kadar değişkene sahip bir oolean fonksiyonu için 2 n olası durum yazılabildiği için, n 2 n kadar değişken için yazılabilecek fonksiyon sayısı 2 kadardır. İki değişken için n=2 olduğundan yazılabilecek fonksiyon sayısı 6 dır. X ve y gibi iki değişkene ait yazılabilecek 6 fonksiyona ait doğruluk tabloları Tablo 4. 7 de verilmiştir.tabloda F 0 dan F 5 e kadar olan 6 sütündan her birisi x ve y değişkenlerinden oluşan fonksiyonlardan birinin doğruluk tablosunu göstermektedir. Fonksiyonlar F in alabileceği 6 durumdan elde edilmiştir. Fonksiyonların bazılarında işlemci sembolü vardır. Örmeğin F, Ve işlemine ilişkin doğruluk tablosunu vermektedir ve işlem sembolü. olarak verilmiştir.

108 SYISL ELEKTRONİK - I x y F 0 F F 2 F 3 F 4 F 5 F 6 F 7 F 8 F 9 F 0 F F 2 F 3 F 4 F İşlem sembolü. / / + y x Tablo 4.7 Tablo 4.8 doğruluk tablosu verilen 6 fonksiyona ait oolean ifadelerini göstermektedir. oolean ifadeleri en az sayıda değişken içerecek biçimde sadeleştirilmiştir. Tabloda görülen fonksiyonların bir bölümü (VE,VEY,DEĞİL vb.) oolean işlemcileri ile ifade edilebilmelerine rağmen diğer fonksiyonların ( Özel VEY, x değil ve y vb.) ifade edilebilmeleri için özel işlem sembolü kullanılmıştır. Özel-Veya işlemi dışındaki işlem sembolleri tasarımcılar tarafından pek kullanılmaz. Tablo 4.8 da verilen 6 fonksiyon üç ana gurupta incelenebilir: I. İki fonksiyon 0 veya gibi bir sabit üretir. II. Dört fonksiyon tümleyen ve transfer işlemini verir. III. On fonksiyon VE,VEY,VEDEĞİL,VEYDEĞİL,Özel-VEY, Özel-VEY DEĞİL, engelleme ve içerme olmak üzere sekiz işlemi gösterir.

109 SYISL ELEKTRONİK - I oolean İşlem İşlem Fonksiyonu Sembolü dı çıklama F 0 =0 oş İkilik sabit 0 F =x.y x.y VE x ve y F 2 =x.y x/y Engelleme x ve y değil F 3 =x Transfer x F 4 =x.y y/x Engelleme x değil ve y F 5 =y Transfer y F 6 =x.y +x.y xy Özel-VEY x veya y fakat ikisi birden değil F 7 =x+y x+y VEY x veya y F 8 =(x+y) x y VEY DEĞİL VEY değil F 9 =x.y+x.y xy Özel-VEY DEĞİL x eşit y F 0 =y y Değil y nin değili F =x+y xy İçerme x veya y değil F 2 =x x Değil x in değili F 3 =x +y xy içerme x değil veya y F 4 =(x.y) x y VE DEĞİL VE nin değili F 5 = irim eleman İkilik sabit İkilik bir fonksiyon sadece veya 0 değerlerini alabilir. Tümleyen fonksiyonu ikilik değişkenlerden (x,y) her birisinin tümleyenini(x,y ) verir. Girişin değişkenlerinden birine eşit olan fonksiyona transfer fonksiyonu denir. Engeleme ve içerme işlemleri sayısal tasarımcılar tarafından kullanılsada bilgisayar mantığında nadiren kullanılr. VE,VEY,VE değil,vey değil,özel-vey ve Özel-VEY değil işlemleri sayısal sistemlerin tasarımında yaygın olarak kullanılmaktadır.

110 SYISL ELEKTRONİK - I ÖLÜM 5 HRİTLRI KRNOUGH oolean fonksiyonlarını teoremler,kurallar ve özdeşlikler yardımı ile indirgeyebileceğimizi bir önceki bölümde gördük. ncak yapılan bu sadeleştirme işleminde birbirini izleyen her adım için farklı bir işlem yapma gerekliliği indirgemenin tam olarak yapılamamasına ve indirgemede hata yapma olasılığını arttırmaktadır. Karnough haritalama yöntemi oolean fonksiyonlarının indirgenmesinde basit ve dolaysız bir yöntem sağlar. Harita karelerden oluşan bir şemadır. Her bir kare bir minterimi gösterir. ir oolean fonksiyonunu doğruluk tablosundan minterimlerin VEY lanması (çarpımların toplamı) olarak ifade edildiği için haritada fonksiyonun minimum terimleri içerdiği karelerle çevrili bir alanlarla tanımlanabilir. Tasarımcı bu alanlarda uygun bileşkeler alarak en sade ifadeyi elde edebilir.karnough haritalama yöntemi en fazla altı değişkenli ifadelerin sadeleştirilmesinde kullanılmaktadır. Daha fazla değişken içeren fonksiyonların indirgenmesi için Tablo yöntemi kullanılmaktadır. Karnough haritasındaki kare sayısı giriş değişken sayısı n ise 2 n olarak bulunabilir. Örneğin giriş değişkeni 2 ise oluşturulacak Karnough haritasındaki kare sayısı 2 2 =4 olarak bulunabilir. Karnough haritalarında düşey doğrultudaki hücrelere sütün, yatay doğrultudaki hücrelere satır adı verilir. 5.. İKİ, ÜÇ VE DÖRT DEĞİŞKENLİ DİYGRMLR İki giriş değişkeni için dört minterim yazılabilir, dolayısı ile haritada her minterime karşılık gelen bir kare olmak üzere dört kare vardır. Şekil 5. iki giriş değişkeni için oluşturulmuş Karnough haritasını göstermektedir m 0 m 0.. m 2 (a) m 3. (b). Şekil 5. İki değişkenli Karnough haritası

111 SYISL ELEKTRONİK - I Şekil 5. İki değişkenli Karnough haritası Kareler ve karşılık gelen değişkenler (b) de gösterilmiştir. Her satır ve sütündaki ve 0 lar değişkenlerin alabileceği durumları göstermektedir. Her bir satır ve sütünün bileşiminden elde edilen ikilik ifade değişkenlerin bulundukları kareye ait durumunu göstermektedir ad. =0,= durumuna karşılık gelen kare Şekil 5.2 =0,= durumuna karşılık gelen karenin gösterimi Karnough haritalarının indirgemedeki yararını anlamak için birbiriyle bitişik iki kareyi incelemekte yarar vardır. Haritada bitişik her iki kareye ait minimum terim incelenirse değişkenin 0 olduğu kare değişkenin değilini, olduğu kare ise değişkeni tanımlamaktadır. Eğer bitişik iki kareye ait minterimlere VEY işlemi uygulanırsa elde edilen ifade. m +m 3 =. +. =.( + ) = olacaktır. itişik iki kare VEY lanırsa ifade tek terime indirgenir. İlerleyen bölümlerde bitişik kareler komşu olarak adlandırılacaktır. Üç giriş değişkeni için sekiz (2 3 =8) minterim yazılabilir, dolayısı ile harita sekiz kareden oluşmaktadır. Şekil 5. iki giriş değişkeni için oluşturulmuş Karnough haritasını göstermektedir..c C m 0 m m 3 m 2 0..C.. C.. C.. C m 4 m 5 m 7 m 6..C.. C.. C.. C (a) (b) Şekil 5.4 Üç değişkenli Karnough haritası Minterimlerin yazılım sırasına dikkat edilirse, bitişik her bir satır veya sütün da değişkenin alabileceği değer den 0 a yada 0 dan geçer. u ise iki bitişik karenin birbiri ile komşu olmasını sağlar.

112 SYISL ELEKTRONİK - I u iki sıra arasında C=0 dan C= geçmiş. değişkenin durumunda değişim yok.c C.. C.. C.. C..C.. C.. C.. C Şekil 5.5 Dört giriş değişkeni için oluşturulan Karnough haritası Şekil 5.6 da verilmiştir. Dört giriş değişkeni haritanın on altı kareden (2 4 =6) oluşmasını sağlar. Şekil 5.6 (a) 6 minterim ve yerleşimini gösterilirken, (b) de ise minterimler oolean ifadesi şeklinde haritaya yeniden yazılmıştır. C.D m 0 m m 3 m 2 m 4 m 5 m 7 m 6 m 2 m 3 m 5 m 6 C.D C.D..C.D..C.D..C. D..C. D..C.D..C. D..C. D..C. D..C. D..C.D..C.D 0 m 8 m 9 m m 0 0..C.D..C.D..C.D..C.D (a) (b) Şekil 5.6 Dört değişkenli Karnough haritası Karelerin hangi minterime karşılık geldiğini değişkenlerin satır ve sütuna ait ikilik ifadesinin onluk karşılığı yazılarak bulunabilir. C.D m 0 m m 3 m 2 m 4 m 5 m 7. m 6 m 2 m 3 m 5 m 6 m 8 m 9 m m 0 =0,= C=,D=0 (00) 2 = 6 m 6 yazılmalıdır Şekil 5.7 Karnough haritasında minterimlerin yerleşimi

113 SYISL ELEKTRONİK - I Karnough haritalarında her bir karenin oolean ifadesi ve minimum terim cinsinden anlamı bulunduktan sonra doğruluk tablosundan veya bir lojik ifadeden bilgilerin haritaya aktarılması gerekmektedir. Doğruluk tablosunda çıkış ifadesi tercih edilen indirgeme şekline göre veya 0 olduğu durumlar Karnough haritasında uygun karelere yazılır. 5.2 KRNOUGH HRİTLRIN YERLEŞİM Verilen bir Lojik ifadeden veya doğruluk tablosundan bilginin haritaya aktarımı için: a) Lojik ifade veya doğruluk tablosundaki giriş değişken sayısı bulunmalıdır. b) Karnough haritası giriş değişken sayısına uygun olacak şekilde hazırlanır. c) Eşitlik Karnough haritasına aktarılır. I. Lojik ifadeden Karnough haritasına bilgileri aktarırken, ifadeyi oluşturan minterimler bulunur. Minterimlere ait karelere diğer karelere 0 yazılır. II. Doğruluk tablosundan bilgileri Karnough haritasına aktarırken, çıkış ifadesine ait durumlar Karnough haritasındaki uygun karelere yazılır. şağıda verilen lojik ifadeyi Karnough haritalarına aktarınız. Çözüm: = +. I. dım: Lojik ifadede bulunun giriş değişken sayısı bulunur. = +. ifadesi ve değişkenlerinden oluştuğundan giriş değişken sayısı ikidir. II.dım: Giriş değişken sayısı iki (n=2) ise Karnough haritası dört (2 n =4) kareden oluşmalıdır. şağıda iki değişkenli Karnough haritası gösterilmiştir.

114 SYISL ELEKTRONİK - I 0 0. III.dım: Lojik ifadenin her bir teriminin hangi minimum terime karşılık geldiği bulunur. Minterime ait kareye, diğer karelere 0 yazılır. = +. ifadesinin hangi minterimlerden oluştuğunu bulmak için ifadeyi oluşturan terimlerde eksik değişken varsa bu değişken ilgili terime eklenerek ifadenin basitleştirilmemiş haline ulaşılır. = +. ifadesi bir değişkenli bir terim ( ) ve iki değişkenli bir terimden (.) oluşmuştur. İlk terim de, diğer değişkeni bulunmamaktadır.u değişkeni bu terime eklemek için ; =.( + ) =. +. dönüşümü yapılır. u dönüşüm fonksiyona eklenirse ifade = sonucunu elde ederiz.u durunda fonksiyon = = m 0 + m + m 3 olacaktır. Minterimlere ait karelere, diğer karelere 0 yazarak yerleştirme işlemi tamamlanmış olur

115 SYISL ELEKTRONİK - I şağıda verilen doğruluk tablosundaki bilgileri Karnough haritasına aktarınız. Çözüm: Girişler Çıkış C Çıkış ifadesine ait durumlar Karnough haritasındaki uygun karelere yazılarak akt arma işlemi tamamlanmış olur. C C..C..C..C.C

116 SYISL ELEKTRONİK - I 5.3 KRNOUGH HRİTLRI YRDIMI İLE LOJİK İFDELERİN SDELEŞTİRİLMESİ Karnough haritaları yardımı ile yapılan sadeleştirme işlemi indirgenmiş ifadenin formuna göre çarpımların toplamı veya toplamların çarpımı olmak üzere iki ayrı şekilde olabilir. ksi belirtilmedikç yapılan indirgeler çarpımların toplamı formunda kabul edilecektir ÇRPIMLRIN TOPLMI İLE SDELEŞTİRME Lojik ifadeleri Karnough haritaları yardımı ile çarpımların toplamı formunda indirgerken I. Doğruluk tablosundan alınan değerler Karnough haritasına aktarılır. II. Karnough haritasında olan kareler uygun bileşkelere alınır. a) ileşke oluştururken içinde olan karelerin sayısı 2 n kadar olmalıdır. b) ir kare birden fazla bileşke içinde bulunabilir. c) Karelerin bileşke oluşturabilmeleri için birbirlerine komşu olmaları gerekmektedir. d) Karşılıklı köşe ve kenarlardaki kareler birbirlerine komşu kare sayılırlar. III - ileşke sonuçları VEY lanır ve indirgenmiş eşitlik elde edilir. a) ileşke içinde durum değiştiren degiştiren değişkenler varsa ( den 0 a veya 0 dan e) bu değişkenler dikkate alınmaz. b) ileşke içindeki karelerinde durum değiştirmeyen değişkenler varsa indirgemede bu değişkenler dikkate alınır. Eğer durum değiştirmeye değişkenler Lojik-0 ise değişkenlerin değili, Lojik- ise değişkenlerin kendisi yazılır.

117 SYISL ELEKTRONİK - I şağıdaki oolean fonksiyonun çapımların toplamı formunda sadeleştiriniz. Çözüm: (,,C,D)= (0,,2,3,4,5,6,7,3,5) Verilen oolean fonksiyonundaki minterimler haritada ile temsil edilen yeleri göstermektedir. Fonksiyonu çarpımların toplamı formunda indirgemek için verilen minterimler haritada uygun yerlere yazılır. Haritada olan kareler uygun bileşkelere alınarak indirgenmiş eşitlik çarpımların toplamı formunda yazılır. C.D D.D =. +.D +.D olacaktır Toplamların Çarpımı ile Sadeleştirme Lojik ifadeleri Karnough haritaları yardımı çarpımların toplamı formunda sadeleştirme yapmak için aşağıdaki işlem sırası takip edilir: I. Doğruluk tablosundan alınan değerler Karnough haritasına aktarılır. II. Karnough haritasında 0 olan kareler uygun bileşkelere alınır. III. ileşke sonuçları VEY lanır ve indirgenmiş eşitlik elde edilir.

118 SYISL ELEKTRONİK - I a) ileşke içinde durum değiştiren değişkenler varsa ( den 0 a veya 0 dan e) bu değişkenler dikkate alınmaz. b) ileşke içindeki karelerde durum değiştirmeyen değişkenler varsa indirgemede bu değişkenler dikkate alınır.eğer durun değiştirmeyen değişkenler Lojik-0 ise değişkenin değili, Lojik- ise değişkenin kendisi yazılır. VI - Elde edilen bu ifade gerçek fonksiyonun değilidir. İfadenin bir kez daha değili alınarak gerçek fonksiyon toplamların çarpımı formuna dönüştürülür. şağıdaki oolean fonksiyonunu toplamların çarpımı şeklinde sadeleştirin. Çözüm: (,,C,D)= (0,2,4,6,9,,2,4) Verilen oolean fonksiyonundaki minterimler haritada ile temsil edilen yeleri göstermektedir.fonksiyonda bulunmayan minterimler haritada 0 olan ve bu nedenle fonksiyonunun tümleyenini göstermektedir. Fonksiyonu toplamların çarpımı şeklinde sadeleştirmek için, fonksiyonun 0 olduğu durumlar Karnough haritasında uygun karelere yazılır. Haritadaki 0 olan karelerin bileşkelerinden elde edilen indirgenmiş ifade fonksiyonun değildir. C.D D D

119 SYISL ELEKTRONİK - I İndirgenmiş ifadeye DeMorgan teoremlerini uygulayıp sadeleşen fonksiyon toplamların çarpımı şeklinde olacaktır. =.D +. +.D = = ( + D).( + ).( + D) 5.4.LOJİK İFDENİN VE-DEĞİL VEY VEY-DEĞİL LOJİK DİYGRMLRIN DÖNÜŞTÜRÜLMESİ Sayısal tasarımcılar tasarladıkları devrelerde çoğu zaman VE-Değil yada VEY-Değil kapılarını, VE yada VEY kapılarından daha fazla kullanırlar. unun nedenleri VE- Değil,VEY-Değil kapılarının üretiminin daha kolay olması ve bütün sayısal mantık ailelerinde kullanılan temel kapılar olmasıdır.ve,vey ve DEĞİL kapıları ile verilen oolean fonksiyonlarını eşdeğer VE-Değil ve VEY-Değil mantık şemalarına dönüştürmek gerekir. şağıda Tablo 5. DeMorgan teoremleri temel dönüşümleri göstermektedir. VEY VE-Değil VE VEY-Değil + (.). ( +) + (.). ( + ) + (.). ( + ) + (.). ( + ) Tablo 5. Şekil 5.8 Mantık kapılarının VE-Değil ve VEY-Değil karşılıklarını göstermektedir. u karşılıklar tasarımlarda, kapıların VE-Değil ve VEY-Değil eşdeğerinin çiziminde kullanılabilinir VE-DEĞİL LOJİK DİYGRMLR Karnough haritaları ile elde edilien sadeleştirlmiş eşitliklerin VE-Değil (NND) lojik diyagramlarına dönüştürülmesi için: I. Karnough haritası çarpımların toplamı formunda sadeleştirilir. II. Elde edilen sadeleşmiş eşitlikte terimler birden fazla değişkenli VE ifadelerinden oluşuyorsa her bir terimin VE-Değil eşdeğeri yazılır. III. VE-Değile dönüştürülmüş terimler değiştirilmeden terimler arasındaki VEY ifadeleri fonksiyonun değili alınarak VE ifadelerine dönüştürülür. IV. İfadenin bir daha değili alınarak gerçek fonksiyona ulaşılır.

120 SYISL ELEKTRONİK - I Kapı dı Sembolü VE-Değil Eşdeğeri VEY-Değil Eşdeğeri DEĞİL(NOT) Kapısı VE (ND) Kapısı.. VEY (OR) Kapısı VE-Değil(NND) Kapısı VEY-Değil(NOR) Kapısı Şekil 5.8 Mantık kapılarının VE-Değil ve VEY-Değil Karşılıkları

121 SYISL ELEKTRONİK - I şağıda verilen lojik fonksiyonu VE-Değil kapılarını kullanarak gerçekleştirin (,,C)= (,2,3,4,5,7) Çözüm: Fonksiyon çarpımların toplamı formunda sadeleştirilir..c =. 2 =. = C Sadeleşmiş fonksiyon şu şekilde olacaktır: = C İfadenin bir kez değili alınırsa ifade içersindeki bütün VEY işlemleri VE işlemine, VE işlemleri ise VE-Değil işlemine dönüşecektir, = C = (C).(.).(.) ifadenin birkez daha değili alınarak fonksiyon VE-Değil olarak ifade edilebilir. = = (C).(.).(.) = C C (a)devrenin çarpımların toplamı formunda gösterimi

122 SYISL ELEKTRONİK - I C = =(C).(. ).(.) (b) İki girişli VE-Değil kapıları ile devre uygulaması = = (C).(.).(.) C (c)iki ve üç girişli VE-Değil kapıları ile devre uygulaması VEY-DEĞİL LOJİK DİYGRMLR Karnough haritaları ile elde edilen sadeleştirilmiş eşitliklerin VEY-Değil (NOR) lojik diyagramlarına dönüştürülmesi için: I. Karnough haritası toplamların çarpımı formunda sadeleştirilir. II. Elde edilen sadeleşmiş eşitlikte terimler birden fazla değişkenli VE ifadelerinden oluşuyorsa her bir terimin VE-Değil eşdeğeri yazılır. III. VE-Değile dönüştürülmüş terimler değiştirilmeden terimler arasındaki VEY ifadeleri fonksiyonun birkez değil alınarak VE ifadelerine dönüştürülür. IV. İfadenin birkez değili alınarak gerçek fonksiyona ulaşılır.

123 SYISL ELEKTRONİK - I şağıda verilen lojik fonksiyonu VE-Değil kapılarını kullanarak gerçekleştirin (,,C)= (0,,2,4,6,7) Çözüm: Fonksiyon toplamların çarpımı formunda sadeleştirilir. 3 =. 2 =..C = C Elde edilen ifade gerçek fonksiyonun değilidir. = C İfade içindeki VE li terimlerin VEY-Değil karşılıları yazılır.. = ( + ). = ( + ) = C + ( + ) + ( + ) olacaktır. İfadenin birkez daha değili alınarak fonksiyon VEY-değil olarak ifade edilebilir. = = C + ( + ) + ( + ) C = C + ( + )+( +)

124 SYISL ELEKTRONİK - I (a) İki girişli VEY-Değil kapıları ile devre uygulaması = C + ( + ) + ( + ) C (b) İki ve üç girişli VEY-Değil kapıları ile devre uygulaması 5.5. DİKKTE LINMYN (DON T CRE) DURUMLR ir doğruluk tablosunda giriş değişkenlerinin durumlarına bağlı olarak çıkış değişkeninin aldığı durumlar ( veya 0) devreye ait fonksiyon için önemlidir. Karnough haritası yardımı ile lojik ifade elde edilirken genellikle çıkış ifadesinin olduğu durumlar uygun bileşkelere alınır.haritadaki diğer durumlarda fonksiyon çıkış ifadesinin 0 olduğu kabul edilir. u kabullenme her zaman doğru değildir. Örneğin dört bitle ifade edilen CD kodu 0-9 arasındaki rakamlar için ifade edilir. Geri kalan altı durum hiç kullanılmayacaktır. u durumların hiçbir zaman olmayacağı varsayılarak fonksiyonun daha ileri düzeyde sadeleşmesi için bu durumları önemli dikkate alınmayan(don t care) durumlar olarak tanımlayabiliriz Dikkate alınmayan durumları Karnough haritası üzerinde olarak göstermek giriş değişkenlerinin aldığı bu durumda fonksiyonun daima olacağı anlamına gelirki bu doğru değildir.ynı şekilde 0 yazmakta fonksiyonun daima 0 olduğu anlamına gelecektir. Dikkate alınmaz durumlar Karnough haritasında X ile gösterilecektir. Dikkate alınmaz durumlar eğer sadeleştirme için uygun bileşkeler oluşmasını sağlıyorsa, sadeleştirme işleminde işe yaramıyorsa 0 kabul etmek, fonksiyonu en basit haline indirgemede kullanışlıdır.önemli olan hangi durumun en basit ifadeyi verdiğidir. ununla beraber dikkate alınmaz durumlar hiç kullanılmayabilir. urada yapılacak şeçim hangisinin indirgemeye fayda sağladığıdır. şağıda verilen oolean fonksiyonlarını sadeleştiriniz. (,,C,D)= (,5,9,,3) dikkate alınmaz durumlar ise

125 SYISL ELEKTRONİK - I Çözüm: d(,,c,d)= (0,2,8,5) urada fonksiyonun yapan minterimleri,d ise dikkate alınmaz durumlara ait minterimleri vermektedir. Terimleri Karnough haritasın aktararak sadeleştirme işlemini yapalım. C.D X 0 0 X 0 X F 2 = C.D 0 X F=.D Sadeleştirme işleminde bileşkeler oluşturulabilecek en fazla kareden oluşmuştur. Dikkate alınmaz durumların tümünü veya bir kısmın dahil etmek zorunluluğu yoktur. Sadece herhangibir sadeleştirme işleminde yararlı olanlar kullanılmıştır. Yapılan sadeleştirme işleminde m 5 2ci minterime ait dikkate alınmaz durum kullanılmış diğer durumlar kullanılmamıştır. Sadeleştirilmiş ifade =.D + C.D olacaktır. Dikkat edilirse eğer dikkate alımaz durumu indirgemede kullanmamış olsaydık F =.. D olacaktır. C.D X X X X F 2 = C.D F =..C

126 SYISL ELEKTRONİK - I 5.6. SYISL DEVRE TSRIMI Sayısal devre tasarımında dikkat edilmesi gereken nokta, tasarım istenen devrenin çalışmasının anlaşılmasıdır. Devrenin çalışması,yani girişlerin durumuna bağlı olarak çıkışın ne olması gerektiğinin belirlenmesi gerekmektedir. u durumlara bağlı olarak doğruluk tablosu hazırlanır. Doğruluk tablosundan elde edilen bu değerler Karnough haritaları yardımı ile sadeleştirildikten sonra devre çizilerek tasarım tamamlanır. ir sayısal devrenin çalışması dört anahtarla kontrol edilecektir.eğer anahtarlardan sadece herhangi ikisi kapalı ise devre çıkışının,diğer bütün durumlarda devre çıkışının 0 olması istenmektedir. Gerekli devreyi tasarlayınız. Çözüm: Devre tasarlanırken yapılacak ilk işlem devrenin kaç giriş değişkenine sahip olduğunun bulunmasıdır. Sayısal devrenin çalışması dört anahtarla kontrol edilmek isteniyorsa giriş değişken sayısı dört tane olmak zorundadır.u değişkenleri,,c ve D harfleri ile gösterelim. u üç anahtar devrenin çalışmasını kontrol edilecektir.gerekli koşul sağlandığı zaman devre çıkışının,geri kalan diğer bütün durumlarda devre çıkışının 0 olması istenmektedir. u durumda çıkış ifadesi bir değişkenle tanımlanmalıdır. Devre çıkışını harfi ile gösterelim. u durumda devreye ait doğruluk tablosu aşağıdaki gibi olacaktır. C D Doğruluk tablosundan alınan değerler Karnough haritasına aktarılarak sadeleştirme işlemi yapılır. C.D C.D..C.D..C.D..C.D..C.D..C.D

127 SYISL ELEKTRONİK - I Lojik ifade: =..C.D +..C.D +..C.D +..C.D +..C.D +..C.D =m 3 +m 5 +m 6 +m 9 +m +m 2 olacaktır.en son adım olarak devre çizilerek tasarım tamamlanır. C D

128 SYISL ELEKTRONİK - I ÖLÜM 6 İRLEŞİK DEVRELER (COMİNTIONL)

129 SYISL ELEKTRONİK - I 6. RİTMETİK ÜNİTELER Toplama, çıkarma,çarpma ve bölme gibi aritmetik işlemleri yapan sayısal devrelere aritmetik devreler adı verilir. Sayısal sistemlerde temel aritmetik işlemler toplama ve çıkarma işlemidir. Çarpma işlemi tekrarlanan toplama, bölme işlemi ise tekrarlanan çıkarma işlemi ile tanımlanır. 6.. TOPLYICI DEVRELER (DDERS) Sayısal devreler için toplama işlemini gerçekleştiren devrelere toplayıcılar (adders) adı verilir. şağıda inary (ikilik) sayıların toplamına ilişkin temel kurallar verilmiştir. Elde(Carry) Sonuç(Sum) = = = 0 + = 0 Not: Toplama işlemi sonunda oluşan eldenin işlem sonucunun en yüksek değerlikli basamağı olduğu unutulmamalıdır YRIM TOPLYICI (HLF DDER) ir bitlik iki veriyi toplayan devrelere yarım toplayıcı (half adder) adı verilir. ir yarım toplayıcın birer bitlik iki veri girişi için iki giriş, toplam ve oluşan eldenin gösterimi için iki tane çıkışı vardır. şağıda bir yarım toplayıcının tasarımı anlatılmıştır; ir bitlik iki veri P Ve ile adlandırırsak tasarlanacak devrenin iki binary sayının toplanması işlemini gerçekleştirmesi istenir. Toplama işleminin gösterimi için sonuç ( Sum -S ) ve elde (Carry -C) olmak üzere iki tane çıkış olması gerekir. P C S Doğruluk tablosu yardımı ile çıkışları yazmak istersek; S = P. + P. = P C = P. ifadeleri elde edilir. Tablo 6.

130 SYISL ELEKTRONİK - I Not : Çıkışlara ait Lojik ifadeyi elde ederken Her bir çıkışa ait olan minimum terimin yazıldığı görülmelidir. şağıda bir yarım toplayıcının (Half dder) Lojik diyagramı ve sembolü verilmiştir P S(Sum) P H S C(Carry) C Şekil-6. Şekil TM TOPLYICI (FULL DDER) İkinci temel tür toplayıcı derelere tam toplayıcı (full adder) adı verilir. Üç bitlik verilerin toplanması işlemini gerçekleştiren devrelerdir. Devrenin toplama işlemi için üç giriş, sonucun gösterimi için iki tane çıkışı vardır. Girişlerden ikisi toplama işlemini yapılacağı iki veriyi gösterirken diğer giriş düşük değerlikli basamaktan oluşan elde girişi içindir. şağıda bir tam toplayıcının doğruluk tablosu verilmiştir; P C in C out S Doğruluk tablosunda ; C in ir önceki işlemden oluşan elde C out Toplama işlemi sonrasında oluşan eldeyi göstermektedir Doğruluk tablosundan çıkışlara ait Lojik ifadeler ise ; S = C in ( P ) C out = P. + Cin. ( P ) ifadeleri elde edilir. şağıda bir tam toplayıcının lojik diyagramı ve sembolü verilmiştir;

131 SYISL ELEKTRONİK - I P C in S F P S C in C out C out Şekil-6.3 Şekil-6.4 şağıda iki yarım toplayıcı ve harici bir VEY kapısı kullanılarak elde edilmiş tam toplayıcı devresi verilmiştir. P P H S P H S S C C C in Cout Şekil 6.5 C in P H H S Cout Şekil PRLEL TOPLYICILR (PRLLEL DDERS) ir n-bitlik paralel toplayıcı n tane tam toplayıcının birbirine paralel bağlanması ile elde edilebilinir. Her bir tam toplayıcının elde çıkışı (C out ) daha yüksek değerli toplayıcının elde girişine bağlanır. öylece düşük değerlikli basamakların toplamından oluşan elde (C out ) bir sonraki toplamı yapılacak basamaklara etki edebilecektir.

132 SYISL ELEKTRONİK - I İKİ İT PRLEL TOPLYICI öyle bir devre ile iki bitlik verilerin toplama işlemi gerçekleştirilir. İki bitlik iki verinin toplanmasını sağlamak için iki tam toplayıcıya ihtiyaç vardır. Toplam işlemini en düşük değerlikli bitlerin toplamı ile başlayacaktır. u toplam işleminden oluşan elde (0 veya ) bir sonraki toplama işlemine eklenmek zorundadır.iki bitlik P ile verilerinin toplanması ile işlemi açıklayalım; şağıda iki tam toplayıcının paralel bağlanması ile elde edilmiş iki-bit paralel toplayıcı devresi ve sembolü verilmiştir. En yüksek değerlikli bitlerin toplamından oluşan elde toplama sonucunun en yüksek basamağıdır. Toplama işlemine ilişkin genel format P P P P 0 0 Σ Σ2 Σ 0 P C in C out Σ P C in C out Σ Σ2 Σ Şekil 6.7 Σ0 Not: En düşük değerlikli basamakların toplamına hiçbir zaman bir elde girişi olmadığından birinci tam toplayıcının C in girişi toprağa (Lojik-0) bağlanmıştır.

133 SYISL ELEKTRONİK - I C in P0 Σ0 0 P0 P 0 (2) (3) (3) (4) (5) } } P Σ () (2) (0) C out Σ0 Σ C in (a) Lojik Sembol Σ P C out Şekil 6.8 İki bit binary paralel toplayıcı (b) Lojik diyagramı

134 SYISL ELEKTRONİK - I DÖRT- İT PRLEL TOPLYICI Şekil 5.0 da dört-bit paralel toplayıcının blok diyagramı ve sembolü verilmiştir.toplama işlemi için önce en düşük değerlikli bitler en sağdaki tam toplayıcı girişlerine uygulanır. ütün tam toplayıcıların elde çıkışları (C out ) bir sonraki toplama işleminin yapılacağı tam toplayıcının elde girişlerine (C in ) bağlanmıştır. P 3 3 P 2 2 P P 0 0 Toplama işlemine ilişkin genel format P 3 P Σ2 + Σ 4 Σ 3 P P 0 0 Σ Σ0 P C in C out Σ P C in C out Σ P C in C out Σ P C in C out Σ Σ4 Σ3 Σ2 Σ Σ0 (a) lok diagram P 0 P P Σ3 P 2 P 3 Σ Σ2 Σ 0 Σ0 2 3 C out (b) Lojik sembol Şekil 6.9 Dört-bit paralel toplayıcı İki tane 7482 İki-bit paralel toplayıcı kullanarak Dört-bit paralel toplayıcı elde ediniz.

135 SYISL ELEKTRONİK - I Çözüm: İki 7482 kullanarak dört-bit paralel toplayıcının elde edilmesi şekil 5. de gösterilmiştir. Düşük değerlikli iki bit birinci paralel toplayıcı girişlerinde toplanır. Yüksek değerlikli iki bitin toplamı ise ikinci paralel toplayıcıda gerçekleştirilir. u toplamdan oluşan elde toplama işleminin en yüksek basamağı olur. 3 2 P3 P2 0 P P0 C in P C in P P3P2PP Σ 3Σ 2Σ Σ 0 C out Σ C out Σ Σ4 Σ3 Σ2 Şekil 6.0 İki 7482 ile Dört-bit Paralel Toplayıcı Σ Σ0 6.2 KRŞILŞTIRICILR( COMPRTORS) Karşılaştırma işlemi girişindeki sayısal bilgilerden birinin diğerine göre büyük,küçük veya eşit olma durumlarının belirlenmesidir. En temel karşılaştırıcı devreleri Özel-Veya (Xor) kapılarıdır. ir Özel-Veya kapısının girişleri farklı iken çıkış Lojik-,girişleri aynı iken çıkış Lojik-0 dır. Şekil 5.2 Özel- Veya kapısı ile temel karşılaştırma işlemini göstermektedir Girişler birbirine eşit 0 Girişler birbirine eşit değil 0 Girişler birbirine eşit değil 0 Girişler birbirine eşit Şekil 6.2 Temel Karşılaştırma işlemi

136 SYISL ELEKTRONİK - I Özel-Veya kapısı ile girişlerindeki iki bitlik bilginin eşit olup olmadığı görülür. ncak bir karşılaştırıcının eşitlik durumu ile birlikte bilginin küçük veya büyük olması durumlarını göstermesi beklenir. ir bitlik ve verilerini karşılaştıran bu karşılaştırma sonunda >, =, < durumlarını gösteren devreyi tasarlayınız. Devreye ait doğruluk tablosu aşağıdaki gibi olacaktır; Girişler Çıkışlar > = < Doğruluk tablosu yardımı ile çıkışılar yazılırsa, (>)=. (=)=. +. = (<)=. olacaktır. öyle bir devre ile bir bitlik iki verinin >, =, < durumları belirlenecektir. Şekil 5.3 de bir-bitlik büyüklük karşılaştırıcının Lojik diyagramı ve sembolü verilmiştir.

137 SYISL ELEKTRONİK - I > P COMP > = = < < (b)lojik Sembol (a) Lojik Diyagram ı Şekil 6.3 ir-bitlik büyüklük karşılaştırıcı 6.3.KOD ÇÖZÜCÜLER(DECODERS) Sayısal sistemlerde bilgiler ikilik kodlarla tanımlanırlar. n bitlik bir ikilik kod ile 2 n kadar farklı durum tanımlanabilir. ir kod çözücü, n giriş hattından gelen ikilik bilgileri maximum 2 n kadar farklı çıkış hattına dönüştüren birleşik bir devredir. ir kod çözücünün n kadar girişi varsa 2 n kadar çıkışı vardır. Kullanılmayan veya dikkate alınmaz durumlar varsa kod çözücü çıkışı 2 n den az olacaktır İKİ İTLİK KOD ÇÖZÜCÜ İki bitlik bir kod çözücünün 2 girişi 4 çıkışı vardır. öyle bir devre için girişlerin durumuna bağlı olarak sadece tek bir çıkış doğru olacaktır. şağıda 2x4 Kod çözücünün doğruluk tablosu,lojik diyagramı ve sembolü verilmiştir. D 0 D D 2 D

138 SYISL ELEKTRONİK - I D0 =. 2 x 4 D0 D D =. D2 =. D 3 =. DECODER D2 D 3 Şekil 6.4 İki bitlik kod çözücü ÜÇ İTLİK KOD ÇÖZÜCÜ Üç bitlik kod çözücüde(decoder) üç girişin kodu çözülerek sekiz çıkış üretir. Her çıkış bu üç giriş değişkenine ait bir minimum terimle tanımlanır. Girişlerin durumuna bağlı olarak sadece tek bir çıkışı doğrudur. Decimal C D 0 D D 2 D 3 D 4 D 5 D 6 D

139 SYISL ELEKTRONİK - I C D0 =..C D =.. C D2 =.. C D 3 =.. C D 4 =.. C C 3 x 8 DECODER D0 D D2 D 3 D D D D D 5 D 6 D 7 =.. C =.. C =.. C 6.5. Üç bitlik kod çözücü YETKİ GİRİŞLİ KOD ÇÖZÜCÜLER Kod çözücülerin tamamı olmasada büyük bir bölümü bir veya birden çok yetki (enable) girişi içerir. Kod çözücü (decoder) sadece yetkilendiğinde (enable girişine gelen Lojik- veya Lojik-0 ) kod çözme işlemini gerçekleştirir. Diğer bütün durumlarda kod çözücü (decoder) çıkışları Lojik- veya Lojik-0 olur. Not: Yetkilendirme, çalışılan decoder özelliğine göre Lojik- veya Lojik-0 da olabilir.

140 SYISL ELEKTRONİK - I şağıda Lojik-0 da yetkilenen 3x8 Decoder ın doğruluk tablosu verilmiştir. E C D 0 D D 2 D 3 D 4 D 5 D 6 D 7 X X X E C D 0 D D 2 D 3 D 4 D 5 C E 3 x 8 DECODER D 0 D D 2 D 3 D 4 D D D D 6 D 7 Şekil 6.6 şağıda yetki girişli 4x6 Decoder olan 454 entegresinin doğruluk tablosu ve Lojik sembolü verilmiştir.inhibit (INH) adlı giriş Decoder için yetkilendirme girişidir. Eğer bu giriş Lojik- e çekilmezse kodçözme işlemi gerçekleştirilmez ve bütün çıkışlar Lojik-0 olur.harici bir giriş olan Strobe (ST) devre içindeki bir Latch e (Mandal- Veri tutucu)

141 SYISL ELEKTRONİK - I çalışmasına kumanda etmektedir.eğer bu giriş Lojik- e çekilmezse girişlerdeki (D,C,,) değisim ne olursa olsun eski durum korunacaktır. diğer S5 S4 S3 S2 S S0 S9 S8 S7 S6 S5 S4 S3 S2 S S0 D D2 D3 D4 INH ST X X X X

142 SYISL ELEKTRONİK - I D D2 D3 D4 ST INH 454 S0 S S2 S3 S4 S5 S6 S7 S8 S9 S0 S S2 S3 S4 S Şekil CD DECİML KOD ÇÖZÜCÜ CD kodu 0 9 arasındaki Decimal(Onluk) sayıların 4-itlik inary(ikilik) karşılıklarının yazılması ile tanımlanmış bir kodlamadır. u durumda tasarlanacak kod çözücünün 4 giriş hattı olması, CD kodu 0-9 arasındaki Decimal(Onluk) sayılar arasında tanımlı olduğundan 0 çıkış hattının olması gerekmektedir. Geri kalan durumlar don t care (dikkate alınmaz durumlar) olarak tanımlanacaktır. şağıda CD-Decimal Decoderin Lojik diyagramı ve lok gösterimi verilmiştir. C D D 0 D D 2 D 3 D 4 D 5 D 6 D 7 D 8 D X X X X X X X X X X 0 X X X X X X X X X X 0 0 X X X X X X X X X X 0 X X X X X X X X X X 0 X X X X X X X X X X X X X X X X X X X X

143 SYISL ELEKTRONİK - I C D D 0 =..C.D D =..C.D D 2 =..C.D D 3 D 4 D D D =..C.D =..C.D =..C.D =..C.D =..C.D C D CD/DEC DECODER D 0 D D 2 D 3 D 4 D 5 D 6 7 D D D 8 9 D 8 =..C.D D 9 =..C.D Şekil 6.8 CD/DEC Kod çözücü 4028 CD-DECİML DECODER şağıda CD- Decimal Kod çözücü olan 4028 entegresinin doğruluk tablosu ve Lojik sembolü verilmiştir.

144 SYISL ELEKTRONİK - I D C C D CD/Dec CD/Dec kod çözücü CD SEVEN SEGMENT KOD ÇÖZÜCÜ Yedi ayrı Led in uygun bağlanması ile 0-9 arasındaki sayıları görüntüleyebiliriz. u işlemi yapan devre elemanına yedi parçalı gösterge(seven segment display) adı verilir. Display led bağlantılarına göre ortak anot veya ortak katot lu olabilir. a Şekil 6.20 Seven Segment Display gösterimi f g b e c d

145 e c d e c d SYISL ELEKTRONİK - I +Vcc a a b f g b f g Şekil 6.20 Ortak not Display Şekil 6.2 Ortak katot Display şağıda Ortak Katotlu Display için CD- Seven Segment Decoder doğruluk tablosu verilmiştir Dec C D a b c d e f g C D CD- 7 Seg DECODER a b c d e f g Şekil 6.2 CD/Seven segment kod çözücü

146 SYISL ELEKTRONİK - I şağıda ortak katotlu display için CD- Seven Segment Decoder olan 45 entegresinin doğruluk tablosu ve lojik sembolü verilmiştir. Inputs Outputs LE I LT D C a b c d e f g Display X X 0 X X X X X 0 X X X X X X X X C D LT I LE a b c d e f g Şekil 6.22

147 SYISL ELEKTRONİK - I MULTİPLEXERS(DT SELECTORS-ÇOĞULLYICILR) Çoğullama çok sayıdaki bilginin,daha az sayıda kanal veya hat üzerinden iletilmesi anlamına gelir. Sayısal çoğullayıcı, birçok giriş hattının birisinden gelen ikilik bilgileri seçen ve tekbir çıkış hattına yönlendiren birleşik bir devredir. elli bir girişin seçilmesi bir dizi seçme hattı ile kontrol edilir. ir çoğulayıcı için 2 n sayıda giriş hattı varsa hangi girişin seçileceğini belirleyen n kadar seçme hattı vardır. Data Select Data Output Inputs S S 0 Y 0 0 D 0 0 D 0 D 2 D 3 Data Seçme Data Girişleri S S 0 D 0 D D 2 D 3 4x MUX Y Data Çıkışı Şekil 6.23 azı durumlarda kod çözücülerde olduğu gibi Multiplexler içinde çalışmayı kontrol eden bir yetkilendirme (enable) girişi bulunabilir. Multiplex (çoğullayıcı) ancak yetkilendirildiğinde çoğullama işlemini gerçekleştirir. Yetkilendirme girişi, iki veya daha fazla sayıda Multiplex in birleştirilerek daha çok sayıda girişli bir sayısal çoğullayıcının elde edilmesinde kullanılır.şağıda yetki girişli bir Multilex olan 405 entegresinin doğruluk tablosu ve Lojik sembolü verilmiştir. Yetkilendirme girişi Inhibit (INH) olarak adlandırılmıştır X0 X X2 X3 X4 X5 X6 X7 INH C 8x MUX 405 X 3 Input States INH C X X X X X X X X 6 Şekil X 7 X X X * Output

148 SYISL ELEKTRONİK - I 6.5 DEMULTIPLEXLER(İLGİ DĞITICILR-DT DISTRIUTORS) Demultiplex (ilgi Dağıtıcı) tek bir hattan bilgi alan ve bu bilgiyi olası 2 n sayıda çıkış hattından birisi üzerinden ileten bir devredir.elli bir çıkış hattının şeçimi n kadar çıkış hattının durumları tarafından kontrol edilir. şağıda iki seçme hattı ve dört çıkış hattı olan bir DEMUX un doğruluk tablosu ve lojik sembolü verilmektedir. S S 0 D in x4 DEMU X D 0 D D 2 D 3 S S 0 D 0 D D 2 D D in D in D in 0 Şekil D in 6.6. ENCODER (KODLYICILR) Kodlayıcı devre (encoder circuit ) kod çözücü devrenin tersi işlemi yapar. u devreler, decimal veya bilinen klasik şekillerdeki bilgileri sayısal devrelerin işlem yapabileceği şekle dönüştürürler. ir kodlayıcının (encoder) 2 n (yada daha az) giriş hattı ve n sayıda çıkış hattı üretir.

149 SYISL ELEKTRONİK - I DECİML-CD ENCODER Decimal CD encoder girişindeki decimal bilgiyi kodlayarak CD kod karşılığını dört çıkışta gösterir. şağıda 0x4 encoder lojik sembolü ve doğruluk tablosu verilmiştir. CD Kodu Decimal Girişler D 0 CD/DEC D D 2 D 3 3 D 4 2 CD D 5 Çıkışlar D 6 0 D 7 D 8 D 9 Şekil 6.26 Decimal Digit Çıkışları Lojik ifade doğruluk tablosundan yazmak istersek; 3 = D 8 + D 9 2 = D 4 + D 5 + D 6 + D 7 = D 2 + D 3 + D 6 + D 7 0 = D + D 3 + D 5 + D 7 + D 9 şağıda Decimal-CD Encoder in Lojik diyagramı verilmiştir.

150 SYISL ELEKTRONİK - I D D2 D3 0 D4 D5 D6 D7 D8 D9 2 3 Şekil DECİML- CD ÖNCELİKLİ KODLYICI (PRIORITY ENCODER) Decimal-CD öncelikli kodlayıcı(priorty Encoder) girişindeki öncelik sırasına bağlı olarak kodlama yapan devre elemanlarıdır.yüksek sayılı girişten itibaren öncelik sırası verilmiştir. şağıda 7447 Decimal- CD öncelikli kodlayıcının doğruluk tablosu ve Lojik sembolü verilmiştir. GİRİŞLER ÇIKIŞLR IN IN 2 IN 3 IN 4 IN 5 IN 6 IN 7 IN 8 IN 9 D C X X X X X X X X X X X X X X X 0 0 X X X X X X X X X X X X X X X X X X 0 0 X X X

151 SYISL ELEKTRONİK - I IN IN2 IN3 IN4 IN5 IN6 IN7 IN8 IN9 C D Şekil 6.28 Yukarıdaki doğruluk tablosu yardımıyla kodlayıcının çalışması anlaşılabilinir. Eğer öncelikli girişlerden birisine Lojik-0 gelmişsse diğer girişlerin durumuna bakılmaksızın girişin değillenmiş CD kod karşılığı gösterilir. Örneğin IN6 girişine gelen Lojik-0 ile daha az öncelikli girişlerin durumları önemsiz olur. şağıda Decimal- CD öncelikli kodlayıcı ile yapılmış basit bir on tuşlu klavye uygulaması verilmiştir. Encoderin bütün girişler pull-up dirençleri ile Lojik- e çekilmiştir. Klavyedeki herhangi bir tuşa basılması ile ilgili giriş Lojik-0 a çekilir ve girişteki Decimal değerin terslenmiş CD kod karşılığı CD Çıkışlarında verilecektir. Not: Klavyedeki hiçbir tuşa basılmaması veya hiçbir girişe bağlı olmayan 0 nolu tuşa basılması ile girişlerde bir değişiklik olmayacak ve çıkışta 0 rakamının terslenmiş CD kod karşılığı verilecektir.

152 SYISL ELEKTRONİK - I +Vcc IN IN2 IN3 IN4 IN5 IN6 IN7 IN8 IN9 C D CD ÇIKIŞLR ağlı değil(no Connection) 0 Şekil PRITY GENRTORS/ CHECKERS Sayısal sistemlerin birbirleri ile haberleşmesi sırasında iletilen bilginin değişmesi oldukça sıklıkla karşılaşılan bir konudur. ilgi değişimlerini kontrol edebilmek ve gönderilen bilginin doğruluğunu kontrol etmek amacı ile Parity Kodu (Hata Tesbit ) kodları ortaya çıkmıştır.

153 SYISL ELEKTRONİK - I Veriye özel bir bit ekleme yöntemi ile veri tümleştirme sağlanabilir. Fazladan eklenen eşlik biti (parity bit)i verilen kod kelimesindeki hatanın bulunmasını sağlayacaktır. asit bir eşlik bitinin kodlanması tek yada çift taban üzerine yapılır. Tek eşlik bitinde veri içindeki lerin sayısı tek, çift eşlik bitinde ise lerin sayısı çifttir. Decimal Gönderilecek Tek Eşlik iti Çift Eşlik iti Sayı ilgi Tablo 2. Not: Tek eşlik biti ile çift eşlik bitinin birbirinin tümleyeni olduğu tablodan görülmelidir. Sayısal devreler için parıty biti üreten devrelere parity genarator adı verilir. şağıda 7480 On-it parity genarator/ checker entegresinin doğruluk tablosu ve lojik sembolü verilmiştir.

154 SYISL ELEKTRONİK - I EVEN ODD C D E F G H 7480 EVEN ODD -H içindeki Σ sayısı GİRİŞLER EVEN (ÇİFT) ODD (TEK) ÇIKIŞLR Σ EVEN ΣODD ÇİFT(EVEN) 0 0 TEK (ODD) 0 0 ÇİFT(EVEN) 0 0 TEK (ODD) 0 0 X 0 0 X 0 0 Şekil 6.30

155 SYISL TSRIM 0

156 SYISL TSRIM ÖLÜM 7 (OSİLTÖRLER) MULTİVİRTÖRLER u bölümde aşağıdaki konular anlatılacaktır. Multivibratör(Osilatörler) Monostable (tek kararlı) Multivibratörler, Yeniden tetiklenmeyen (Nonretrigerrable) Monostable Multivibratörler, Yeniden tetiklenen (Retrigerrable) Monostable Multivibratörler, stable ( serbest çalışan)multivibratörler, Entegre zamanlama devreleri

157 SYISL TSRIM GİRİŞ Sayısal devrelerde tetikleme sinyali olarak kullanılan kare,dikdörtgen sinyali üreten devrelere multivibratör (osilatör) adı verilir. Multivibratörler üç grupta incelenirler. I. Tek kararlı (Monostable) multivibratörler, II. Serbest çalışan (stable) multivibratörler, III. Çift kararlı (istable) multivibratörler. 7.. MONOSTLE (TEK KRRLI) MULTİVİRTÖRLER Monostable multivibratörler girişlerine uygulanan işarete bağlı olarak sadece tek bir darbe şeklinde çıkış işareti verirler. u devreler one-shot olarak adlandırılırlar. Çıkış işaretinin süresi, dışarıdan bağlanacak olan zamanlama (direnç ve kondansatör) elemanlarının değerlerine bağlıdır. Şekil 7. de bir monosatable multivibratörün giriş (tetikleme) ve çıkış işaret gerilimleri gösterilmiştir. Tetikleme sinyalinin süresi çıkış darbesinden bağımsız olarak büyük veya küçük olabilir.çıkış darbesinin süresi, giriş darbesinden geniş olabilir. Tetikleme Sinyali Çıkış T y Şekil 7. Monostale multivibratörde giriş ve çıkış şağıda Şekil 7.2 transistörlü monostable multivibratör devresini göstermektedir. aşlangıçta R direnci üzerinden beyz polarması alan T tranzistörü iletimde,t 2 tranzistörü kesimdedir. u sırada C kondansatörü şekildeki gibi şarj olacaktır. Tetikleme girişinden pozitif bir tetikleme sinyali verildiği anda T 2 tranzistörü iletime geçecek, C kondansatörü R ve T 2 tranzistörü üzerinden deşarj olacak ve beyz polarması alamayan T transiztörü kesime gidecektir. u durum kondansatör deşerj olana kadar devam edecektir. Kondansatör deşarj olduğunda T tranzistörü tekrar iletime geçecek ve T 2 tranzistörü kesime gidecektir.ir sonraki tetikleme sinyaline kadar bu durum korunacaktır. 2

158 SYISL TSRIM +V CC Şekil 7.2 Transiztörlü Monostable Multivibratör R C R R C2 R 2 C - + T T 2 Tetikleme girişi R 3 D Çeşitli lojik kapılardan elde edilmiş monostable multivibratörlerde vardır. Şekil 7.3-a VEY-Değil (NOR) ve DEĞİL(NOT) kapısından oluşmuş bir monostable multivibratör devresini ve 7.3-b ise lojik sembolünü göstermektedir. +V +V t t 2 Tetikleme girişi (trigger-t) R G G 2 C t t 2 T T CX RX/CX t t 2 t t 2 (a) (b) Şekil 7.3. asit bir monostable multivibratör (a) Lojik diyagramı (one-shot); (b) lok diyagramı Şekil 7.3 deki devrenin tetikleme girişine uygulanan tetikleme sinyalinin yüksek lojik seviyesi (lojik-) G kapısının çıkışını alçak seviyeye (lojik-0), G 2 kapısının çıkışını yüksek seviyeye (lojik-) çekecektir. u durumda C kondansatörü R direnci üzerinden şarj olmaya başlayacak ve G 2 girişindeki gerilim artacaktır. C kondansatörü şarj olunca G 2 girişindeki gerilim yüksek seviyeye (lojik-) çekilecek ve G 2 kapı çıkışı alçak seviyeye (lojik-0) çekilecektir. G kapısının her iki girişide alçak seviyeye (lojik- 0) çekildiğinden çıkış yüksek (lojik-) olacaktır. Çıkışta oluşan darbenin süresi R-C elemanı tarafından belirlenmektedir. 3

159 SYISL TSRIM 7... Monostable Multivibrator Entegre Devreleri Monostable multivibratörler entegre devreleri yeniden tetiklenebilen (retriggerable) ve yeniden tetiklenmeyen (nontriggerable) olmak üzere iki temel türdedir. u iki temel türdeki ayrım ilk tetikleme ile başlayan çıkış dalga süresince gelen bir sonraki tetikleme sinyaline verilen cevapla ilgilidir. Şekil 7.4 yeniden tetiklenmeyen (nontriggerable) türdeki devrelere ait çıkış dalga şekillerini göstermektedir. Şekil 7.4. a gelen ilk tetikleme sinyali ile yeniden tetiklenmeyen (nonretriggerable) monostable multivibratörün çıkış dalga şeklini göstermektedir. T T t w (a) Çıkış sinyali devam ettiğinden, tetikleme sinyali kabul edilmez (b) t w Şekil 7.4 Şekil 7.4. b ise ilk tetikleme sinyali ile oluşan çıkış devam ederken gelen ikinci bir tetikleme sinyalinin yeni bir tetikleme sinyali olarak kabul edilmediğini göstermektedir. u durumda yeni bir tetikleme gerçekleşmez ve çıkış işareti t w süresince devam edecektir. T t w (a) T Yeniden tetikleme t w (b) Şekil 7.5 Şekil 7.5 yeniden tetiklenen (retriggerable) monostable multivibratörlerde tetikleme sonrası çıkış dalga şekillerini göstermektedir. Şekil 7.5 a gelen ilk tetikleme sinyali ile yeniden tetiklenen (retriggerable) monostable multivibratörün çıkış dalga şeklini göstermektedir. Şekil 7.5.b ise ilk tetikleme sonrası çıkış işareti devam ederken gelen ikinci bir tetikleme sonrası çıkış işaretinin t w süresince devam etmesini göstermektedir. 4

160 SYISL TSRIM 742 Yeniden Tetiklenmeyen (Nonretriggerable) Monostable Multivibratör Yeniden tetiklenmeyen (nontriggerable) monostable multivibrator entegrelerine Şekil 7.7 de gösterilen 742 verilebilir., 2 ve ile gösterilen girişler tetikleme girişleridir. Harici olarak zamanlama elemanlarının bağlanabilmesi için R EXT ve C EXT adlı iki girişe sahiptir. R INT ile gösterilen giriş dahili zamanlama direnç girişidir. (3) (4) 2 (5) (9) R İNT (0) C EXT () R EXT /C EXT 2KΩ RI CX RX/CX (6) () Girişler Çıkışlar 2 L X X L H X L H L H X X L L H H H X L H H H H H H L X X L (a)lok diyagramı (b) Doğruluk tablosu Şekil Yeniden tetiklenmeyen (nonretriggerable) Monostable multivibrator Çıkış sinyalinin değeri harici zamanlama elemanları tarafından belirlenir. Harici R-C zamanlama elemanlarının kullanılmaması halinde(şekil 7.7. a) çıkış sinyalinin süresi 30ns olacaktır. Harici zamanlama elemanları yardımı ile bu aralık 40ns ile 28s olabilir. Harici olarak bağlanabilen zamanlama elemanları; R EXT,4 ile 40KΩ, C EXT, 0 ile 000µF aralığında seçilmelidir. Şekil 7.7 (b) dahili direnç (2KΩ) ve harici kondansatörün bağlantısını göstermektedir. Şekil 7.7 (c) ise harici R ve C elemanlarının bağlantısını göstermektedir. Dalga genliği; t w = 0,7.R.C EXT olarak hesaplanabilir. Eğer harici direnç R EXT bağlanmamışsa R=2KΩ alınacaktır. 5

161 SYISL TSRIM (3) (4) 2 (5) (9) (0) () 2KΩ RI CX RX/CX (6) () (3) +V cc (4) 2 (5) C EXT 2KΩ RI CX RX/CX (6) () (a) Harici bir eleman bağlı değil (tw=30ns) (b) Dahili R ve C EXT +V cc C EXT 2 2KΩ RI CX RX/CX R EXT (c) R EXT ve C EXT Şekil 7.7 ir 742 ile dalga genliği ayarı üç farklı bağlantı Çıkış dalga genliği 0ms olan bir monostable multivibrator devresini 742 kullanarak gerçekleştiriniz. Çözüm: öyle bir devre için harici olarak bağlanması gereken R EXT direnç değerini 0KΩ olarak seçersek bu durumda C EXT değerinin hesaplanması gerekecektir. t w = 0,7.R EXT.C EXT C EXT = ifadesinden C EXT değeri hesaplanabilir. tw 0,7.R EXT bulunur. C EXT = 0,7.( = 4,285 0 ) - 6 = 4,285µF 6

162 SYISL TSRIM +5V 0,7µF 2 2KΩ RI CX RX/CX 0ms 0KΩ Şekil Yeniden Tetiklenebilir (Retriggerable) Monostable Multivibrator Yeniden tetiklenebilir (retriggerable) monostable multivibrator entegrelerine örnek TTL ailesinden 7422 verilebilir., 2 ve, 2 ile gösterilen tetikleme girişleri ile birlikte düşük lojik seviyede aktif olan silme (CLR ) girişine sahiptir. Harici olarak zamanlama elemanlarının bağlanabilmesi için R EXT ve C EXT adlı iki girişe sahiptir. R INT ile gösterilen giriş dahili zamanlama direnç girişidir. () (2) 2 (3) (4) 2 R İNT C EXT R EXT /C EXT (9) RI (0) CX () RX/CX (8) (6) (5) CLR Şekil 7.9 Yeniden tetiklenen(retrigerable) monostable multivibrator lojik sembolü Çıkış dalga genliği harici olarak bağlanan direnç (R EXT ) ve kondansatör (C EXT ) ile ayarlanabilir. Çıkış dalga genliği; 0,7. + R w = K.R EXT.C EXT EXT t olarak bulunabilir. urada K kullanılan monostable multivabrator için üretici veri sayfalarında verilen sabittir için K sabiti 0,32 dir. 7

163 SYISL TSRIM Çıkış dalga genliği 0µsn olan yeniden tetiklenen (retriggerable) monostable multivibratoru 7422 kullanarak elde ediniz. Çözüm: 7422 için üretici veri sayfasında K=0,32 olarak verildiğine göre; ifadesinde C EXT = 200pF seçilirse; t R R R w t K.R.C 0,7. + R w = EXT EXT EXT t 0,7. + R w = K.R EXT.C EXT EXT = K.R EXT EXT EXT EXT.C EXT t w = K.R EXT.C EXT + t = 0,7.K.C K.CEXT = 56,250KÙ bulunur. Standart direnç değeri olarak w K.R + 0,7 R EXT = (0,32).(200 0 EXT.C EXT 0,7.K. C tw = K.C 2 EXT EXT 0,7 ) EXT 0,7 seçilebilir. R EXT =60KΩ 8

164 SYISL TSRIM 7.2. SEREST ÇLIŞN (STLE) MULTİVİRTÖRLER ir diğer tür multivibrator devresi astable (serbest çalışan) multivibrator adını alır. Çalışma gerilimi uygulandığı andan itibaren zamanlama elemanlarının belirlediği sürelerde durum değiştiren devrelerdir. stable multivibrator zamanlama devrelerinde tetikleme sinyali amaçlı bir kare dalga osilatör olarak kullanılırlar. +V CC Şekil 7.0 Transistorlü stable Multivibratör R C R R C2 R C C 2 C 2 T T 2 Şekil 7.0 transistorlü astable multivibrator devresini göstermektedir. Devrede birbirine simetrik bağlı iki npn transistör vardır. Devredeki elemanlar T =T 2, C =C 2, R c =R c2 ve R =R 2 seçilse bile, güç uygulandığı zaman transistorlerden biri iletimde diğeri kesimde olacaktır. +V CC +V CC R C I 2 R 2 R C2 R C C I R C R 2 R C2 R C C T (Kesimde) T 2 (Doyumda) T (Kesimde) T 2 (Doyumda) (a) (b) Şekil 7. Devrenin çalışmasını açıklamak için güç verildiği anda T transistörünün kesim ve T 2 transistörünün iletimde olmasını (Şekil 7. a) kabul edelim. u anda C kondansatörü deşarj ve C 2 kondansatörü sarj olmuş durumdadır. undan sonra C kondansatörü R C direnci üzerinden şarja, C 2 kondansatörü R 2 direnci üzerinden 9

165 SYISL TSRIM deşarja başlayacaktır. ir süre sonra C 2 kondansatörü T transistörünü iletime sokacak şekilde deşarj, C kondansatörü T 2 transistörünü kesime götürecek şekilde şarj olacaktır. Şekil 7. b bu durumda kondansatörlerin polaritelerini göstermektedir. +V CC +V CC R C I 4 I 3 R 2 R C2 R C C R C R 2 R C2 R C C T (Doyumda) T 2 (Kesimde) T (Doyumda) T 2 (Kesimde) (a) (b) Şekil 7.2 Şekil 7.2 a da görüldüğü gibi T transistörü doyuma, T 2 transistörü kesime gidecektir. u andan sonra C kondansatörü R direnci üzerinden deşarja ve C 2 kondansatörü R C2 direnci üzerinden şarja başlayacaktır. ir süre sonra C kondansatörü T 2 transistörünü doyuma götürecek şekilde deşarj, C 2 kondansatörü T transistörünü iletime sokacak şekilde şarj olacaktır. Şekil 7.2 b bu durumda kondansatörlerin polaritelerini göstermektedir. Transistorlerin iletimde olma süreleri kondansatörlerin deşarj sürelerine bağlıdır. Yani T transistörü R 2 -C 2, T 2 transistörü R -C zamanlama elemanlarının belirlediği sürelerde kesimde ve doyumda olacaktır. stable multivibratorün osilasyon peryodu; T=0,7.(R.C +R 2.C 2 ) süresi ile belirlenir. Lojik kapılar ile gerçekleştirilmiş basit bir astable multivibrator devresi Şekil 7.3 a da gösterilmiştir. Devre tek bir schmitt trigger inverter ve RC devresinden oluşmuştur. 0

166 SYISL TSRIM R V C V cc V T+ V T- V out 0V V C C V out V OH V OL (a) (b) Şekil 7.3 Schmitt trigger astable multivibratör ve çıkış dalga formları Devrenin çalışması aşağıdaki gibi olacaktır, Devreye güç verildiği an kondansatör üzerindeki gerilim V c =0V olduğundan çıkış gerilimi V out yüksek gerilim seviyesine çekilecektir. Kondansatör çıkış geri beslemesi ile R direnci üzerinden sarj olacaktır. Kondansatör sarj gerilimi inverter pozitif eşik gerilimine (V T+ ) ulaşınca, inverter çıkışı konum değiştirerek düşük gerilim seviyesine çekilecektir. V out =0V olduğundan, kondansatör direnç üzerinden deşarj olmaya başlayacaktır. Kondansatör üzerindeki deşarj gerilimi iverter negatif eşik gerilimine(v T- ) ulaşınca çıkış gerilimi yüksek gerilim seviyesine çekilecektir. Çıkış dalga formları Şekil 7.3 b de gösterilmiştir. u durumda çıkışın yüksek gerilim seviyesinde kalma süresi (t H ) ve çıkışın düşük gerilim seviyesinde kalma süreleri aşağıdaki gibi hesaplanmalıdır. şeklinde olacaktır. t t H L V = R C ln V V = R C ln V OH OH OL OL - V - V - V - V T - T + T + T -

167 SYISL TSRIM 74HC4 yüksek-hızlı CMOS Schmitt inverter ile yapılmış bir astable multivibrator devresi ve çıkış dalga şekilleri verilmiştir. 0K V C V cc =5V V T+ =2,75V V T- =,67 V V out 0V 0,022µF 74HC4 V out V H =5V V L =0V Çıkış sinyalinin yüksekte kaldığı süre (t OH ), sinyalin alçakta kaldığı süre (t OL ), çıkış sinyalinin peryodu ve frekansını hesaplayınız.- t OH t OL Çözüm: Çıkış sinyalinin yüksekte kaldığı süre (t OH ), t OH VOH - VT - = R C ln VOH - VT + 5 -,67 = (0KΩ) (0,022µF) ln 5-2,75 Çıkış sinyalinin alçakta kaldığı süre (t OL ), Çıkış sinyalinin peryodu ve frekansı, = 86,2µs VOL - VT + t OL = R C ln VOL - VT - 0-2,75 = (0KΩ) (0,022µF) ln 0 -,67 = 0µs T =86,2+0 =96,2µsf = T f =5, KHz olacaktır. 2

168 SYISL TSRIM 7.3. ÇİFT KRRLI (İSTLE) MULTİVİRTÖRLER Dışarıdan bir tetikleme sinyali gelmediği müddetçe durumlarını koruyan devrelere çift kararlı (bistable) multivibrator adı verilir. Dışarıdan uygulanan her tetikleme sinyalinde devre konum değiştirecektir. +V CC Şekil 7.4 Transistörlü istable Multivibratör R C R C 2 R R 2 T T 2 R 4 S S 2 R 3 Şekil 7.4 transistörlü bistable multivibrator devresini göstermektedir. Devrede birbirine simetrik bağlı iki npn transistör vardır. Devredeki elemanlar T =T 2, R c =R c2, R =R 2 ve R 3 =R 4 seçilse bile, güç uygulandığı zaman transistorlerden biri iletimde diğeri kesimde olacaktır. Devrenin çalışmasını açıklamak için güç verildiği anda T transistörünün doyumda, T 2 transistörünün kesimde olduğunu kabul edelim. u durumda = ve = 0 durumu (Şekil 7.5 a) çıkışlarda görülecektir. Devreye bir tetikleme sinyali gelmediği müddetçe transistorler bu durumlarını koruyacaktır. +V CC +V CC = 0 R C R R 2 R C2 = R C R I R 2 R C2 = =0 T (Doyumda) T 2 (Kesimde) T (Kesimde) T 2 (Doyumda) R 4 S S 2 R 3 R 4 S S 2 R 3 (a) (b) Şekil 7.5 3

169 SYISL TSRIM Devrenin konumunu değiştirmek için S anahtarına basıp T transistörünün beyzine negatif bir tetikleme sinyali verilirse (Şekil 7.5 b), bu durumda T transistörü kesime,t 2 transistörü doyuma geçecektir. u durumda çıkışlar =0 ve = olacaktır. ir sonraki tetikleme sinyaline kadar çıkışlar bu durumlarını koruyacaktır. Devrenin konumunu değiştirmek için S 2 anahtarına basılırsa (Şekil 7.6 a), T 2 transistörünün beyzine negatif tetikleme sinyali uygulanır. u durumda T 2 transistörü kesime,t transistörü doyuma gideceğinden (Şekil 7.6 b) çıkışlar konum değiştirecek, = ve = 0 olacaktır. +V CC +V CC R C R C 2 R C 2 R R 2 R R = =0 = 0 2 = R C I 2 T (Kesimde) R 3 T 2 R 4 S S 2 (Doyumda) T (Doyumda) R 4 S S 2 R 3 T 2 (Kesimde) (a) (b) Şekil 7.6 Devrenin durumunu değiştirecek olan tetikleme girişi o an doyumda olan trnsistörün beyzine bağlı olan giriştir. Devrenin anahtarlama zamanlarını azaltmak, devrenin çalışma frekansının arttırılması için R ve R 2 dirençlerine 00pF lık kondansatörler bağlanmalıdır.çift kararlı multivibratör devreleri Flip-Flop olarak adlandırılır. Ve sayıcı devreleri,kaydedici devreleri, bellek devreleri gibi uygulama alanlarında sıklıkla kullanılırlar ENTEGRE ZMNLM DEVRELERİ Osilatör (multivibrator) devrelerinin yapımında hazır entegre zamanlama devrelerinden faydalanılır. En çok kullanılan zamanlama entegresi NE555 devresidir. Maliyeti ucuz olup çok farklı uygulama alanı vardır. Şekil entegresini göstermektedir. 4

170 SYISL TSRIM +V cc (8) R Eşik (6) Kontrol Gerilimi (5) R + - R Tetikleme (2) R S Çıkış katı Çıkış (3) Deşarj (7) Deşarj transistörü Toprak () Reset (4) Şekil 7.7 esleme gerilimi +5V ile +8V arasında herhangi bir gerilim olabilir. İç devrenin sürülebilmesi için besleme geriliminin her voltuna karşılık 0,7m akım gerekir. Yani besleme gerilimi 0V ise kaynaktan 7m akım çekilir. Maximum güç kaybı 600mW tır. 555 in çıkış ucu 3 nolu uç olup çıkışın veya 0 olduğu her iki durum için 0Ω luk dirençler üzerinden toprağa veya kaynağa bağlanır (Şekil 7.8). Kaynaktan çekilebilecek maximum akım 200m olup, 0 seviyesi için bu akım en çok 0m olabilir. +Vcc +Vcc 0Ω R L 0 0Ω Şekil 7.8 5

171 SYISL TSRIM 2 Eşik geriliminin uygulanacağı 6 nolu uç gerilimi, kaynak geriliminin Vcc ye eşit 3 veya büyük iken. Karşılaştırıcı çıkışı değişir. Flip-Flop Reset girişi olacağından çıkış 0 olacak ve deşarj transistörü iletime geçecektir. Tetikleme girişi 2 numaralı uç olup, bu uçtaki gerilim 3 Vcc ye eşit veya küçük olduğunda Flip-Flop çıkışı tetiklenir, buna bağlı olarak çıkış (3 nolu uç) olur. Ve deşarj transistorü kesime gidecektir. Sıfırlama (Reset) girişi 4 numaralı uçtur. u uç kullanılmadığı zaman +V cc ye bağlanmalıdır. Topraklandığı zaman veya 0,4V tun altında ki bir gerilimde 7numaralı deşarj ucu yaklaşık olarak sıfır potansiyelinde olur. Çıkış seviyesinde ise bu reset ucu topraklanırsa çıkış 0 seviyesine çekilir. Çıkışın 0 seviyesinde olduğu sürece dışarıdan bağlanmış zamanlama kondansatörünün deşarjı 7 numaralı uç üzerinden olur. Çıkış seviyesinde iken kondansatör dışarıdan bağlanmış direnç üzerinden şarj olur. +V cc +V cc R R (7) (7) I d C 0Ω V C C I d =Deşarj akımı (a) (b) Şekil 7.9 Kondansatörün şarj ve deşarjı 6

172 SYISL TSRIM 5 nolu kontrol girişi ile toprak arasına 0,0µF kondansatör bağlanır. öylece çeşitli gürültü ve besleme kaynağındaki titreşimlerin etkisi azaltılır. u uç aynı zamanda tetikleme ve eşik gerilim seviyelerini değiştirmek için kullanılır Monostable (Tek kararlı) Çalışma azı uygulamalarda belirli süreli tek bir kare dalga gereklidir. 555 zamanlama entegresini monostable multivibrator olarak çalıştırarak kontrollü tek dalga veya senkronize peryodik işaretler elde etmek mümkündür. u çalışmaya ait bağlantı Şekil 7.20 de gösterilmiştir V cc Şekil 7.20 R V out 555 zamanlama entegresi ile Monostable multivibratör devresi C 2 5 Tetikleme girişi 0,0µF Tetikleme girişine uygulanan tetikleme işaretinin düşen kenarında deşarj olan C kondansatörü şarj olmaya başlayacaktır. u durumda çıkış yüksek gerilim seviyesine çekilecektir. Kondansatör üzerindeki gerilim RxC zaman sabiti süresince dolacaktır. 2 Kondansatör üzerindeki gerilim Vcc ye ulaşınca numaralı karşılaştırıcı konum 3 değiştirecek ve çıkış alçak gerilim seviyesine çekilecektir. Dalga şekilleri aşağıda gösterilmiştir. 7

173 SYISL TSRIM V tetikleme V cc V c 2 Vcc 3 V cc -,5V V out 0,V T Şekil 7.2 Monostable multivibratör dalga şekilleri Çıkış geriliminin yüksek gerilim seviyesinde kalma süresi, T=,x R xc dir. Çıkış darbesinin frekansı ise, f = T =, R C olacaktır.r ve C değerleri uygun olarak seçilerek istenilen zaman süresi elde edilebilir. KΩ<R <3,3MΩ C>500pF aralığında seçilmesi gereklidir. 8

174 SYISL TSRIM şağıda verilen monostable multivibrator devresinde R =9,KΩ ve C=0,µ F seçilirse çıkış darbesinin periyodunu bulunuz. V cc 9,KΩ V out 0,µF 2 5 Tetikleme girişi 0,0µF Çözüm: Monostable multivibrator çıkış darbe süresi, T=,x R xc Değerleri formülde yerine yazarsak, T=,x9,x0 3 x0,x0-6 = ms olacaktır. Çıkış darbesinin frekansı, olacaktır. f = T = 0 = 3 KHz 9

175 SYISL TSRIM stable (Tek kararlı) Çalışma ir 555 zamanlayıcı entegresi ile astable (kararsız) multivibrator elde etmek için gerekli bağlantı Şekil 7.22 de gösterilmiştir. V cc Şekil zamanlama entegresi ile astable multivibrator devresi R R C V out 0,0µF Devrede tetikleme girişi ile eşik gerilim girişi birbirine kısa devre edilmiştir. C kondansatörü R ve R dirençleri üzerinden şarj, R direnci ve 7 numaralı uç üzerinden toprağa deşarj olur. Kondansatör R ve R direnci üzerinden şarj olurken çıkış yüksek gerilim seviyesindedir. Kondansatör şarj gerilimi 3 2 Vcc ye ulaşınca numaralı karşılaştırıcı çıkışı konum değiştirerek çıkışın düşük gerilim seviyesine çekilmesini sağlar. Kondansatör R direnci üzerinden deşarj olmaya başlar. Kondansatör deşarj gerilimi Vcc olunca 2 numaralı karşılaştırıcı konum değiştirecek ve çıkış yüksek gerilim 3 seviyesine çekilecektir. Çıkış geriliminin yüksek gerlim seviyesinde kalma süresi kondansatör geriliminin 2 Vcc den Vcc ye kadar şarj olma süresidir. u süre, 3 3 t H = 0,7 (R +R ) C olacaktır. Çıkışın düşük gerilim seviyesinde kalma süresi ise kondansatörün 2 Vcc den Vcc ye kadar deşarj olma süresidir. Yani, 3 3 olacaktır. t L =0,7 R C 20

176 SYISL TSRIM Çıkış sinyalinin toplam peryodu, olacaktır. Frekans ise, T= t H + t L = 0,7 (R +2R ) C f = T = 0,7(R 2R + )C şeklinde yazılabilir. Kullanılan zamanlama elemanlarının seçimi, R +R <3,3MΩ R >KΩ R >KΩ C 500Pf aralığında olmalıdır. Şekil zamanlama entegresi ile elde edilmiş bir astable multivibrator devresine ait dalga şekilleri gösterilmiştir. τ = (R + R) C τ = R C V c 2 3 Vcc Vcc 3 V cc t L t H V cc -,5V V out 0,V Şekil astable multivibrator devresi dalga şekilleri öyle bir titreşimin sıfır seviyesinde kalma süresinin, titreşimin peryoda oranı dalga boşluk oranı (dalga boşluk yüzdesi) diye adlandırılır. tl D = = T R R + 2R 2

177 SYISL TSRIM Eşitlikten görüleceği gibi bu oran D = = % 50 yapılamaz. Yani t L =t H eşitliği 2 sağlanamaz. u eşitliğin sağlanabilmesi için R direncinin 0 olması gerekmektedir. u durumda deşarj transistor ü kaynağa bağlanmış olacağından deşarj anında devreden yüksek akım akacaktır. u durum transistor ün tahrip olmasına yol açar. Transistor üzerinden akacak olan akım maxsimum 0,2 dir. u durumda R direncinin minimum değeri R (min) =5V cc olmalıdır. Duty scale değerinin %50 den büyük yapmak için R direncine paralel ve anodu 7 no lu uca gelecek şekilde bir diyot bağlanmalıdır. Dolayısı ile kondansatör yalnız R üzerinden şarj ve R üzerinden deşarj olacaktır. u devreye ait büyüklükler, t H =0,7 R C t L =0,7 R C T=0,7 (R +R ) olacaktır. Eğer R =R ise D=%50 ve çıkış işareti kare dalga olacaktır. şağıda verilen astable multivibrator devresinin t L, t H, dalga boşluk oranı ve frekansını hesaplayınız. 2V 4,7KΩ KΩ V out 680pF 6 5 0,0µF 22

178 SYISL TSRIM Çözüm: Verilen değerleri ifadelerde yerine yazarsak, t L = 0,7 R C = 0, = 4,76µs t H = 0,7 (R +R ) C = 0,7 ( ,7 0 3 ) = 6,99µs Dalga boşluk oranı ise, olacaktır.çıkış darbe frekansı, D = t D = H tl + t L 4,76ìs 6,99ìs + 4,76ìs D = 0,405 D = %40,5 f = T f = f = th + tl 6,99ìs + 4,76ìs olacaktır. f = 85,KHz 23

179 SYISL TSRIM ÖLÜM 8 MNDL(LTCH) VE FLİP-FLOPLR u bölümde aşağıdaki konular anlatılacaktır Mandallar(Latches),R-S Mandalı, D Mandalı Kontak sıçramasının mandallar yardımı ile engellenmesi Flip-Floplar,R-S Flip-Flop, D Flip-Flop, J-K Flip-Flop, T Flip-Flop Tetikleme sinyali (Clock pulse) Flip-Flop larda asenkron girişler na-uydu Flip-Flop (Master Slave Flip-Flop) Flip-Flop uyarma (geçiş ) tabloları 24

180 SYISL TSRIM GİRİŞ u bölüme kadar birleşik devreler ele alındı. ir birleşik devrenin çıkışı o anda girişlerin durumuna bağlıdır. Sayısal devrelerde çoğu zaman birleşik devreler bulunsa bile bilginin saklanması ve işlenmesi için bir sıralı devreye ihtiyaç vardır. Sıralı bir devre birleşik bir devre ve oluşan bilginin saklaması için bellek elemanlarından oluşur. öylelikle belli bir zaman ve sırada ikili durumların oluşması sağlanabilir. ellek elemanının bellibir anda saklanan ikili bilgiler sıralı devrenin o andaki durumunu belirler. Sıralı bir devrenin çıkışı ise o anda sadece girişlerin durumu ile değil aynı zamanda bellek elmanlarında saklanan ikili bilgiye de bağlıdır. En fazla karşılaşılan sıralı devre uygulamaları sayıcılar (counters), kaydediciler (registers),belleklerdir (memory). İki temel sıralı devre türü vardır. Sınıflandırma sıralı devrenin bilgiyi işleyebilmesi için gerekli olan zamanlama sinyaline bağlıdır. Senkron sıralı devre, bellek elemanlarının etkilenmesi aynı anda olacaktır. unu sağlamanın bir yolu sistemin tamamında aynı tetikleme sinyalınin kullanılmasıdır. senkron sıralı devre ise giriş sinyallerinin değişim sırasına bağlıdır. u yüzden asenkron sıralı devrelerde sayısal devrele elemanlarındaki yayılım gecikmesi süresi kullanılır.sıralı devrelerde kullanılan devre elemanları mandal (latch) veya Flip-Flop lardır. u devre elemanları üzerindeki ikili bir bilgiyi saklayabilen hücrelerdir. ir mandal (latch) veya flip-flop un saklanan bilgiyi ve saklana bilginin değilini gösteren iki ayrı çıkışı vardır. şağıda kullanılan çeşitli mandal ve flip-flop türleri incelenecektir. 8. MNDLLR ( LTCHS) ir mandal (latch) devresi bir giriş sinyali ile durumu değişmedikçe ikili bir bilgiyi güç verildiği müddetçe saklayabilen devre elemanlarıdır. Çeşitli mandal (mandal) devreleri arasındaki fark, giriş sayısı ve çıkışın girişlerin durumuna göre etkilenme şeklidir. 8.. R-S Mandalı (R-S Latch) Temel olarak bir R-S Mandalı VEY Değil (NOR) ve VE Değil (NND) kapıları olmak üzere iki temel kapı türü ile elde edilebilir. R (Reset) ve S (Set) olmak üzere iki girişi ve ve ile gösterilen iki çıkış vardır.u iki çıkış normal çalışma durumlarında birbirinin tersidir. Temel olarak R-S Mandalının iki farklı çıkış durumu vardır. u durumlar =0 olduğu duruma silme, = durumuna kurma adı verilir. şağıda Şekil 7. R-S mandalına ait lojik diyagramı,sembolü ve doğruluk tablosunu göstermektedir. 25

181 SYISL TSRIM R S S S 2 R 2 R (a) VEY DEĞİL kapılı (b) VE DEĞİL kapılı (c) Sembolü Girişler Çıkışlar S R n+ n+ 0 0 n n Durum Değişme yok 0 0 Silme 0 0 Kurma Tanımsız (d) Doğruluk tablosu Şekil 8. R-S Mandalı 8..2 D Mandalı ( D Latch) ir R-S mandalının S ve R girişleri arasına DEĞİL kapısı bağlanarak D (Data) mandalı elde edilebilinir. şağıda D mandalına ait lojik diyagram, sembol, doğruluk tablosu Şekil 7.2 de verilmiştir. R D S D D S D S 2 R 2 R (a) VEY DEĞİL kapılı (b) VEDEĞİL kapılı (c) Sembolü 26

182 SYISL TSRIM D n n (d) Doğruluk tablosu Şekil 8.2 D Mandalı (D Latch) 8..3 Kontak Sıçramasının Mandal (Latch) Yardımı ile Önlenmesi Mandallarda kontak sıçraması sinyal kaynağı olarak mekanik anahtarların kullanımında oldukça sık görülen bir olaydır. Kontak sıçraması tek bir bağlantı yapılmadan önce anahtarın mekanik yapısı nedeni ile ortaya çıkan farklı çıkış darbeleridir. +V Şekil 8.3 Mekanik anahtarlarda kontak sıçraması 2 R +V 0 nahtar kapandığında çıkış Kontak sıçramaları özellikle sıralı devrelerin çalışmasını etkileyen en önemli faktörlerdir.ir seri darbe devre çalışmasına etki eden girişleri oluştururlar. Kontak sıçramasının etkisini önlemek için kullanılan S-R Mandal devresi Şekil 7.4 de gösterilmiştir. Eğer anahtar pozisyonunda ise R girişi 0, S girişi olacağından(silme durumu) çıkış 0 olacaktır. nahtar 2 pozisyonuna alınırsa R girişi pull-up direnci ile e çekilecek ve S girişi 0 olacaktır. Çok kısa süre S girişinde kontak sıçraması görülecek ( S =0) ancak bu durumda mandal bir önceki konumunu koruyacaktır.aşağıda Şekil 8.4 Kontak sıçrama etkisini ortadan kaldırmak için kullanılan S-R mandal devresini göstermektedir. 27

183 SYISL TSRIM +V R R 2 2 S S R R nahtar - 2 nahtar Yetki Girişli R-S Mandalı Şekil 8.4 Kontak sıçrama etkisini ortadan kaldıran S-R Mandal devresi azı tip mandallarda yetki girişi (enable input- EN) bulunmaktadır. Şekil 8.5 yeki girişli bir R-S Mandalını göstermektedir. R-S girişlerinin durumuna bağlı olarak çıkışın konum değiştirebilmesi için EN girişinin yetkilenmesi gerekmektedir. Yetkilenme EN girişine Lojik- uygulanması ile gerçekleşecektir. S S EN EN R 2 R (a)lojik diyagram (b) Lojik sembol EN S R n+ n+ 0 x x n n 0 0 n n (c)-doğruluk tablosu Şekil 8.5 Yetki Girişli R-S Mandalı 28

184 SYISL TSRIM Yetki Girişli D Mandalı ir diğer yetki girişli mandal türü D mandalıdır. D girişine uygulanan işarete bağlı olarak çıkışın değişmesi için yetkilendirme işleminin yapılması gerekmektedir.yetkilendirme EN girişine lojik- uygulayarak gerçekleştirilir. Yetkilendirme işlemi yapılmazsa çıkışlarda bir önceki durum korunacaktır. Şekil 8.6 Yetki girşli D mandalını göstermektedir. D D EN 2 EN 7475 Dört-it D Mandalı a- Lojik diyagram b-lojik sembol EN D 0 x c-doğruluk tablosu Şekil 8.6 Yetki girişli D Mandalı D mandalı için bir IC örnek 7475 dört bit D mandalı gösterilebilir. Şekil 8.7 lojik sembol ve doğruluk tablosunu göstermektedir. Tekbir entegre içinde dört tane D mandalı bulunmaktadır. İki mandal için tek bir yetki girişi vardır.doğruluk tablosunda x ile gösterilen durumlar dikkate alınmaz durumları(don t care) göstermektedir. Eğer yetkilendirme işlemi gerçekleşmezse girişlerin durumları ne olursa olsun mandal bir önceki durumunu koruyacaktır. Girişler Çıkışlar D EN 0 0 Silme 0 Kurma x Değişim yok 2 2 EN -2 GND a- Doğruluk tablosu b-lojik sembolü Şekil Dört bit D Mandalı D EN D EN D EN D EN D 2D EN Vcc 3D 4D

185 SYISL TSRIM 8.2. FLIP- FLOPLR (FLIP-FLOPS) Temel bir mandal (latch) asenkron sıralı bir devredir. Girişlerin değişimine bağlı olarak çıkış değeri değişecektir. Temel bir mandal devresinin girişine kapı eklemek suretiyle mandalın çıkışının harici bir saat darbesi (clock pulse- CP) ile girişlerin değişimine tepki vermesi sağlanabilir. Flip-Flopların bu anlık değişimine tetiklenme adı verilir. Ve bu değişimi sağlayan duruma ise flip-flop un tetiklenmesi denir. Saat darbesi belli bir frekansta 0 ve arasında değişen bir kare dalga sinyalidir. Flip-Flop ların tetiklenmesi, saat darbesinin (CP) veya 0 düzeyinde gerçekleşebilir. 0 CP Flip-Flop CP Flip-Flop a-saat darbesi (Clock Pulse) b- düzeyinde tetikleme c- 0 düzeyinde tetikleme Şekil 8.8 Tetikleme sinyali ve düzey tetiklemeleri ir diğer tür tetikleme biçimi kenar tetiklemesidir. u tür flip-floplar kenar tetiklemeli flip-flop lar olarak adlandırılırlar. Tetikleme saat darbesinin den 0 a yükselen kenarında gerçekleşiyorsa yükselen kenar tetiklemeli flip-flop, 0 dan e düşen kenarda gerçekleşiyorsa düşen kenar tetiklemeli flip-flop adını alırlar. CP Flip Flop Flip Flop (a) Yükselen kenar (b) Düşen kenar (c) Yükselen kenar tetiklemeli (d) Düşen kenar tetiklemeli 8.2. R-S (Reset-Set) Flip-Flop Şekil 8.9 Kenar tetiklemesi ir R-S mandalının girişlerine harici VE kapıları eklemek suretiyle R-S flip-flopu elde edilebilir. şağıda Şekil 8.0 yükselen kenar tetiklemeli R-S Filip-Flop a ait lojik diyagramı, sembolü ve doğruluk tablosunu göstermektedir. 30

186 SYISL TSRIM R R S CP CP S 2 S 2 R (a) Lojik diyagramı (c) Sembolü CP S R x x n n 0 0 n n Değişim yok Değişim yok Silme Kurma Tanımsız (d) Doğruluk tablosu Şekil 8.0 Yükselen kenar tetiklemeli R-S Flip-Flop ir flip-flop un tetiklenmemesi halinde bir önceki durumunu koruyacağı doğruluk tablosundan görülmelidir D (Data) Flip-Flop ir R-S flip-flop un S girişine DEĞİL kapısı bağlanarak R girişine bağlanması halında D flip-flop elde edilebilir. şağıda Şekil 8. de yükselen kenar tetiklemeli D flip-flop a ait lojik diyagram, sembol ve doğruluk tablosu gösterilmektedir. D R R D D S CP CP = CP S 2 S 2 R (a) Lojik diyagramı (b) Sembolü ve R-S denkliği 3

187 SYISL TSRIM CP D n+ n + x n n 0 0 Değişim yok Silme 0 Kurma J-K Flip-Flop (c) Doğruluk tablosu Şekil 8. Yükselen kenar tetiklemeli D Flip-Flop J-K filp-flop R-S flip-flop tipindeki tanımsız durumun ortadan kaldırılması açısından bu tipin gelişmiş bir şekli denilebilir. J ve K girişleri gösterirken, ve olmak üzere iki çıkışı vardır. şağıda Şekil 8.2 de yükselen kenar tetiklemeli J-K flip-flop a ait lojik diyagram, sembol ve doğruluk tablosu gösterilmektedir. K R J CP CP J 2 S 2 K (a) Lojik Diyagram (b) Sembolü CP J K n+ n + x x n n Değişim yok 0 0 n n Değişim yok 0 0 Silme 0 0 Kurma n n Tümleyen (c) Doğruluk Tablosu Şekil.8.2 Yükselen kenar tetiklemeli J-K Flip-Flop 32

188 SYISL TSRIM Doğruluk tablosu incelenirse R-S Flip-Flop doğruluk tablosuna çok yakın olduğu görülecektir. ncak R-S Flip-Flop un tanımsız olduğu durum J-K Flip-Flop ta tanımlı hale gelmiştir, çıkış bir önceki durumun tersi olmaktadır(toggle-tümleyen çalışma). u özelliğinden dolayı J-K flip-flop lar en fazla tercih edilen türlerin başında yer almaktadır T (Toggle) Flip-Flop ir J-K flip-flop un iki girişini kısa devre ederek T (Toggle) Flip Flop elde edilebilir. T Flip-Flop un kullanışlı iki durumu vardır eğer giriş 0 ise çıkışta bir önceki durum ( n ), eğer giriş ise çıkışta bir önceki durumun tersi görünecektir( ). şağıda Şekil 8.3 de T flip-flop a ait lojik diyagram, sembol ve doğruluk tablosu gösterilmektedir. T K R T J T CP CP CP J 2 S 2 K (a)lojik Diyagram (b) Sembolü CP T x n n 0 n n Değişim yok Değişim yok n n Tümleyen (Toggle) (c) Doğruluk Tablosu Şekil 8.3 Yükselen kenar tetiklemeli T Flip-Flop 33

189 SYISL TSRIM Flip-Flop Türleri 7474 İkili D flip-flop u TTL entegresi iki D flip-flop tek bir chip içerisinde bulunur. V cc ve GND ile adlandırılan iki besleme girişine sahiptir. Yükselen kenar tetiklemeli olan bu tür flipflop lojik-0 da yetkilenen preset ve clear ile adlandırılan iki ayrı asenkron girişe sahiptir. Vcc Preset Clear D D CLER CLOCK D CLER CLOCK PRESET PRESET GND 0 0 x x 0 0 x a-lojik sembolü b-doğruluk tablosu 74LS2 İkili J-K Flip-Flop Şekil İkil D Flip-Flop İçerisinde iki tane düşen kenar tetiklemeli J-K flip-flop olan TTL entegresi preset ve clear ile adlandırılan iki asenkron girişe sahiptir. Lojik sembolü ve doğruluk tablosu Şekil 8.6 da verilmiştir. PR J CP K CLR PR 2 J 2 CP 2 K 2 CLR 2 (2) (4) () (6) (3) (7) (9) (6) (2) (8) J K J K CP CP SET CLR SET CLR (5) (4) () (0) 2 2 Girişler Çıkışlar PR CLR CP J K 0 x x x 0 0 x x x x x x x x 0 0 a-lojik diyagram b-doğruluk tablosu Şekil LS2 İkili J-K Flip-Flop 34

190 SYISL TSRIM 4027 İkili J-K Flip-Flop İçerisinde iki tane yükselen kenar tetiklemeli J-K flip-flop olan bu entegre CMOS mantık ailesinden olup Set ve Reset diye adlandırılan iki tane asenkron girişe sahiptir. Set ve Reset girişleri lojik- seviyesinde aktif olmaktadır. Şekil 8.7 entegrenin lojik diyagramını ve doğruluk tablosunu göstermektedir. SET J CP K RESET SET 2 J 2 CP 2 K 2 (9) (0) (3) () (2) (7) (6) (3) (5) (4) J K J CP CP K SET CLR SET CLR (5) (4) () (2) 2 2 Girişler Çıkışlar SET RESET CP J K 0 x x x 0 0 x x x 0 x x x x x 0 0 RESET Flip-Flop larda senkron Girişler Filp-Flop larda tetikleme sinyali (CP) ile senkron (eş zamanlı) çalışan grişler olduğu gibi tetikleme sinyalinden bağımsız asenkron (eş zamanlı olmayan) girişlere sahiptirler. u girişler Flip-Flop çıkışı yapan kurma (Set) ve çıkış 0 yapan silme (Reset) adını alırlar. u girişler Filp-Flop un durumunu tetikleme sinyali ve senkron girişlerin durumuna bakılmaksızın belirlerler. Şekil 8.4 Set (kurma) ve Reset(Silme ) asenkron girişlerine sahip yükselen kenar tetiklemeli J-K Flip Flop sembolü ve doğruluk tablosunu göstermektedir. Şekildeki devrede asenkron girişler de yetkilenir. Her iki girişin 0 olduğu anda J-K Flip-Flop çalışma gerçekleşeceği doğruluk tablosundan görülmelidir. 35

191 SYISL TSRIM S R CP J K n+ n + 0 x x x 0 J S 0 x x x 0 CP K R 0 0 x x n n n n n n a-lojik Sembolü b-doğruluk tablosu Şekil 8.4 Set ve Reset asenkron girişli yükselen kenar tetiklemeli J-K Flip-Flop Şekil 8.5 Set (kurma) ve Reset ( Silme ) asenkron girişlerine sahip düşen kenar tetiklemeli J-K Flip Flop sembolü ve doğruluk tablosunu göstermektedir. Şekildeki devrede asenkron girişler 0 da yetkilenir. Her iki girişin olduğu anda J-K Flip-Flop çalışma gerçekleşeceği doğruluk tablosundan görülmelidir. S R CP J K n+ n + 0 x x x 0 CP J K S R 0 x x x 0 x x n n 0 0 n n n n a-lojik Sembolü b-doğruluk tablosu Şekil 8.4 Set ve Reset asenkron girişli yükselen kenar tetiklemeli J-K Flip-Flop 36

192 SYISL TSRIM 8.4 N- UYDU (MSTER-SLVE) FLİP-FLOP ir na-uydu Flip-Flop devresi iki R-S Flip-Flop ve harici bir DEĞİL kapısından oluşur. oluşur. irinci Flip-Flop ana, ikinci Flip-Flop ise uydu Flip-Flop u oluşturur. Şekil 7.0 na-uydu Flip-Flop devresini göstermektedir. S R na (Master) Y Y S Uydu (Slave) R CP (Tetikleme Girişi) Şekil 7.0 na-uydu (Master-Slave) Flip-Flop devresi Tetikleme girişi (CP) düşen kenar ( ) olduğu zaman DEĞİL kapısı çıkışı uydu Flip- Flop tetikleme girişini (CP) yükselen kenar ( ) yapacağından uydu Flip-Flop yetkilenir ve R-S girişlerinde ana flip-flop un çıkışları olan Y ve Y görülecektir. u durumda uydu flip-flop un çıkışında Y, çıkışında Y görülecektir. na Flip-Flop tetikleme girişinde bir düşen kenar olduğundan girişteki değişim ne olursa olsun bir önceki durum korunacaktır. Tetikleme girişinin bir yükselen kenar ( ) olması halinde uydu tetikleme girişi bir düşen kenar ( ) olacağından girişlerdeki değişin ne olursa olsun çıkışa yansımayacaktır. na Flip-Flop tetikleneceğinde çıkışlarda girişlere uygulanan değerlere eşit olacaktır. 8.5 FLİP-FLOP GEÇİŞ (UYRM) TLOLRI Flip-Flop doğruluk tabloları girişlerin durumuna bağlı olarak çıkışların ne olması gerektiğini anlatan tablolardır. Kısaca bir doğruluk tablosu Flip-Flop çalışma şeklini ve özelliklerini tanımlar. Geçiş(uyarma) tablosu ise Flip-Flop un önceki konumdan bir sonraki konuma geçmesi için girişlerin ne olması gerektiğini gösterir. Doğruluk tabloları yardımı ile geçiş (uyarma) tabloları kolaylıkla çıkarılabilir. Tabloda n mevcut durumu, n+ ise bir sonraki durumu göstermektedir. 37

193 SYISL TSRIM n n+ S R S R n n x 0 0 n n x 0 Tanımsız (a) Geçiş (uyarma) Tablosu (b) Doğruluk tablosu Tablo 7. R-S Flip-Flop Geçiş(Uyarma) ve Doğruluk tabloları n n+ D D n n (a) Geçiş(uyarma) tablosu (b) Doğruluk tablosu Tablo 7.2 D Flip-Flop Geçiş(Uyarma) ve Doğruluk tablola n n+ J K J K n n x 0 0 n n 0 x x 0 0 x 0 n n (a) Geçiş (uyarma) Tablosu (b) Doğruluk tablosu Tablo 7.3 J-K Flip-Flop Geçiş(Uyarma) ve Doğruluk tabloları n n+ T D n n n n 0 n 0 0 n Tablo 7.4 T Flip-Flop Geçiş(Uyarma) ve Doğruluk tabloları 38

194 SYISL TSRIM ÖLÜM 9 (COUNTERS) SYICILR u bölümde aşağıdaki konular anlatılacaktır Sayıcılarda Mod kavramı senkron sayıcılar senkron yukarı sayıcı (Up counter) senkron aşağı sayıcı (Down counter) senkron sayıcılarda sıfırlama Senkron sayıcılar 39

195 SYISL TSRIM GİRİŞ Giriş darbelerine bağlı olarak belirli bir durum dizisini tekrarlayan devrelere sayıcı (counters) adı verilir. Geniş bir uygulama alanı bulan sayıcı devreleri zamanlama (frekans bölme vb.) ve kontrol ( kodlama, bilgi depolama vb.) devrelerinde kullanılmaktadır. Genel olarak sayıcı devrelerini aşağıdaki gibi sınıflandırabiliriz. a- Tetikleme sinyalinin uygulanmasına göre I. senkron Sayıcılar II. Senkron Sayıcılar b- Sayma yönüne göre I. Yukarı İleri Sayıcılar (Up Counters) II. şağı Geri Sayıcılar (Down Counters) III. Yukarı / şağı Sayıcılar (Up / Down Conters ) c- Elde edilen sayının kodlanmasına göre I. İkilik Sayıcı (inary Counter) II. CD Sayıcı (CD Counter) III. Onluk Sayıcı (Decimal Counter) ir sayıcının tekrar yapmadan alabildiği durum sayısına veya sayabildiği sayı miktarına o sayıcının mod u adı verilir. Örneğin Mod-3 sayıcı tekrar yapmadan on üç değişik durum alabilir. Yani Mod-3 sayıcı 0-2 arası sayıları sayacak ve tekrar 0 a dönecektir. 9.. SENKRON SYICILR (SYNCHROUNS COUNTERS) senkron sayıcılar dalgacık sayıcılar veya seri sayıcılar olarak adlandırılmaktadır. u tip sayıcılarda flip-flop ların tetikleme sinyali bir önceki flip-flop çıkışlarından alınır. ütün flip-flop ların CP girişleri (en düşük değerlikli bite ait flip-flop hariç) gelen harici tetikleme sinyali ile değil önceki flip-flop çıkış değişimleri ile tetiklenir. u çalışma özelliklerinden dolayı senkron sayıcıların tasarımında kullanılan Flip-Flop tetikleme sinyalinin türü (Yükselen kenar veya Düşen kenar tetiklemeli) sayıcının çalışmasında belirleyicidir. senkron sayıcılarda kullanılan flip-flop ların gelen her darbe ile konum değiştirmesi (toggle-tümleyen çalışma) istendiğinden J-K veya T flip-flop kullanılır. u tip sayıcı devrelerinde tetikleme bir önceki flip-flop çıkışından alınacağından devreye her bir flip-flop un yayılım gecikmesi (propagasyon delay) flip-flop adedi ile çarpılması sonucu elde edilen süre sonrasında en sondaki flip-flop konum değiştirecektir. 40

196 SYISL TSRIM senkron sayıcıları; a- Yukarı Sayıcılar (Up Counters) b- şağı Sayıcılar (Down Counters) c- Yukarı / şağı Sayıcılar (Up/Down Counters) olmak üzere sınıflandırabiliriz. 9.. senkron Yukarı Sayıcılar (synchrouns Up Counters) şağıda Şekil 9. Yükselen kenar tetiklemeli J-K Flip-Flop kullanılarak elde edilmiş iki bitlik (Mod-4) asenkron yukarı sayıcı devresini göstermektedir. u devre iki bitlik asenkron yukarı sayıcı olarak da adlandırılabilir. +V cc +V cc CP CP SET J K CLR J K SET CLR V cc +V cc t 0 t t 2 t 3 t 4 (a) Lojik Diyagram (b) Çıkış dalga şekli CP (c) Durum tablosu Şekil. 9. İki bitlik (Mod-4) senkron yukarı sayıcı Sayıcı devresi için yükselen kenar tetiklemeli J-K Flip-Flop kullanılmış olup bütün Flip-Flop lar tümleyen (toggle) olarak çalıştırılmıştır. Tetikleme sinyalinin yükselen kenarında ilgili Flip-Flop konum değiştirecektir. En düşük değerlikli biti taşıyan Flip- Flop unun çıkışı yüksek değerlikli biti taşıyan Flip-Flop una uygulanacak olan tetikleme sinyali görevini görmektedir. En düşük değerlikli biti taşıyan Flip-Flop u gelen tetikleme sinyalinin ilk yükselen kenarında (t 0 zamanı) konum değiştirecek ve 4

197 SYISL TSRIM çıkışı olacaktır. Flip-Flop un çıkışı 0 olduğundan Flip-Flop u konum değiştirmeyecektir. Tetikleme sinyalinin ikinci yükselen kenarında (t zamanı) Flip- Flop lar tümleyen (toggle) olarak çalıştığından Flip-Flop u konum değiştirecek ve çıkışı 0 ve çıkışı olacaktır. u durumda Flip-Flop unun tetikleme girişine bir yükselen kenar uygulandığından çıkışı olacaktır. Gelen tetikleme darbelerine bağlı olarak çıkış dalga şekilleri çizilirse (Şekil.8..b) deki çıkış dalga şekilleri oluşacaktır. u çalışmaya ait tablo oluşturulursa (Şekil 8..c) iki bitlik sayma işlemi görülecektir. Sayıcıda bulunan her bir Flip-Flop çıkışlarına ait dalga şekilleri(şekil 8.. b) incelenirse Flip-Flopların çıkışlarındaki sinyalin tetikleme girişine uygulana sinyalin frekansının yarısı olduğu görülmektedir. Örneğin Şekil 8. de gösterilen Mod-4 asenkron sayıcıya 0KHz lik bir tetikleme sinyali (CP) uygulandığında.flip-flop çıkışında 5Khz, 2. Flip-Flop çıkışında 2,5KHz lik bir sinyal edilmiş olur. u özelliklerinden dolayı asenkron sayıcılara dalgacık sayıcılar da denmektedir. Genel olarak n tane Flip-Flop tan oluşmuş bir Mod-2 n asenkron sayıcıda en düşük değerli biti taşıyan Flip-Flop girişlerine uygulanan tetikleme sinyali (CP) en son Flip- Flop çıkışında 2 n e bölünmüş haliyle görülecektir. şağıda n tane yükselen kenar tetiklemeli J-K Flip- Flop tan oluşmuş Mod-2 n asenkron yukarı sayıcıya ait prensip şeması verilmiştir. +V cc +V cc +V cc +V cc CP J K SET 0 CLR J K SET CLR J K SET 2 CLR n- J K SE T n CLR +V cc +V cc +V cc +V cc Şekil.9.2. Yükselen kenar tetiklemeli J-K Flip-Flop ile senkron yukarı sayıcı prensip şeması Düşen kenar tetiklemeli Flip-Flop kullanarak asenkron yukarı sayıcı tasarımında en düşük değerlili biti taşıyan Flip-flop hariç tüm Flip-Flop ların tetikleme sinyali bir önceki Flip-Flop un çıkışlarından alınmalıdır.şekil 8.3. n tane düşen kenar tetiklemeli J-K Flip-Flop tan oluşmuş Mod-2 n asenkron sayıcıyı göstermektedir. 42

198 SYISL TSRIM +V cc +V cc +V cc +V cc CP J K SET 0 CL R J K SE T CLR J K SE T 2 CLR n- J K SET n CL R +V cc +V cc +V cc +V cc Şekil 9.3. Düşen kenar tetiklemeli J-K Flip-Flop ile asenkron yukarı sayıcı prensip şeması Not: senkron yukarı sayıcı tasarlarken; I- Flip-Flop yükselen kenar tetiklemeli ise en düşük değerlikli biti taşıyan Flip- Flop hariç diğer bütün Flip-Flop ların tetikleme sinyali bir önceki Flip- Flop un çıkışından alınır. II- Flip-Flop düşen kenar tetiklemeli ise en düşük değerlikli biti taşıyan Flip- Flop hariç diğer bütün Flip-Flop ların tetikleme sinyali bir önceki Flip- Flop un çıkışından alınır. Mod-6 asenkron yukarı sayıcıyı (up counter) yükselen kenar tetiklemeli J-K Flip- Flop kullanarak tasarlayınız. Çözüm: Mod-6 asenkron yukarı sayıcı 0-5 arasındaki sayıları sayacak ve tekrar 0 sayısına dönecektir. Sayma işlemi 6 durum(2 n =6) içerdiğinden sayıcıda kullanacağımız Flip- Flop adedi n=4 olacaktır. Sayma işlemine ait durum tablosu aşağıdaki gibi olacaktır. Dec C D

199 SYISL TSRIM V cc D +V cc C +V cc +V cc CP J K SET D CL R J K SE T C CLR J K SE T CLR J K SE T CLR +V cc +V cc +V cc +V cc 9..2 senkron şağı Sayıcılar(synchrouns Down Counters) şağıda Şekil 9.4 yükselen kenar tetiklemeli J-K Flip-Flop kullanılarak elde edilmiş iki bitlik (Mod-4) asenkron aşağı sayıcı devresini göstermektedir. u devre iki bitlik asenkron aşağı sayıcı (down counters) olarak da adlandırılabilir. +V cc +V cc CP SET J CP K CLR +V cc +V cc J K SET CLR t 0 t t 2 t 3 t 4 (a) Lojik Diyagram (b) Çıkış dalga şekli 44

200 SYISL TSRIM CP (c) Durum tablosu Şekil. 9.4 İki bitlik (Mod-4) senkron aşağı sayıcı Sayıcı devresi için yükselen kenar tetiklemeli J-K Flip-Flop kullanılmıştır. ütün Flip- Flop lar tümleyen (toggle) olarak çalıştırılmıştır. Tetikleme sinyalinin yükselen kenarında ilgili Flip-Flop konum değiştirecektir. En düşük değerlikli biti taşıyan Flip- Flop unun çıkışı yüksek değerlikli biti taşıyan Flip-Flop unun tetikleme sinyali görevini görmektedir. En düşük değerlikli biti taşıyan Flip-Flop u gelen tetikleme sinyalinin ilk yükselen kenarında (t 0 zamanı) konum değiştirecek ve çıkışı olacaktır. çıkışı olduğundan Flip-Flop u konum değiştirecek ve çıkış olcaktır. Tetikleme sinyalinin ikinci yükselen kenarında (t zamanı) Flip-Flop lar tümleyen (toggle) olarak çalıştığından Flip-Flop u konum değiştirecek ve çıkışı 0 olacaktır. u durumda Flip-Flop unun tetikleme girişine bir düşen kenar uygulandığından çıkışı konum değiştirmeyecektir. Gelen tetikleme darbelerine bağlı olarak çıkış dalga şekilleri çizilirse (Şekil.9.4 b) deki çıkış dalga şekilleri oluşacaktır. u çalışmaya ait tablo oluşturulursa (Şekil 9.4 c) iki bitlik aşağı sayma işlemi görülecektir. şağıda n tane yükselen kenar tetiklemeli J-K Flip- Flop tan oluşmuş Mod-n senkron aşağı sayıcıya ait prensip şeması verilmiştir. +V cc +V cc +V cc +V cc CP J K SET 0 CLR J K SET CLR J K SET 2 CLR n- J K SE T n CLR +V cc +V cc +V cc +V cc Şekil. 9.5 Yükselen kenar tetiklemeli J-K Flip-Flop ile asenkron aşağı sayıcı prensip şeması 45

201 SYISL TSRIM Düşen kenar tetiklemeli Flip-Flop kullanarak asenkron aşağı sayıcı tasarımında en düşük değerlili biti taşıyan Flip-flop hariç tüm Flip-Flop ların tetikleme sinyali bir önceki Flip-Flop un çıkışlarından alınmalıdır.şekil 8.6 n tane düşen kenar tetiklemeli J-K Flip-Flop tan oluşmuş Mod-2 n asenkron aşağı sayıcıyı (down counter) göstermektedir. +V cc +V cc +V cc +V cc CP J K SET 0 CL R J K SE T CLR J K SE T 2 CLR n- J K SET n CL R +V cc +V cc +V cc +V cc Şekil 9.6. Düşen kenar tetiklemeli J-K Flip-Flop ile asenkron aşağı sayıcı prensip şeması Not: senkron aşağı sayıcı tasarlarken; I- Flip-Flop yükselen kenar tetiklemeli ise en düşük değerlikli biti taşıyan Flip- Flop hariç diğer bütün Flip-Flop ların tetikleme sinyali bir önceki Flip- Flop un çıkışından alınır. II- Flip-Flop düşen kenar tetiklemeli ise en düşük değerlikli biti taşıyan Flip- Flop hariç diğer bütün Flip-Flop ların tetikleme sinyali bir önceki Flip- Flop un çıkışından alınır. Mod-6 asenkron aşağı sayıcıyı(down counter) düşen kenar tetiklemeli T Flip-Flop kullanarak tasarlayınız. Çözüm: Mod-6 asenkron aşağı sayıcı 5-0 arasındaki sayıları sayacak ve tekrar 5 sayısına dönecektir. Sayma işlemi 6 durum(2 n =6) içerdiğinden sayıcıda kullanacağımız Flip-Flop adedi n=4 olacaktır. Sayma işlemine ait durum tablosu aşağıdaki gibi olacaktır. 46

202 SYISL TSRIM Dec C D V cc D +V cc C +V cc +V cc CP J K SET D CL R J K SE T C CLR J K SE T CLR J K SE T CLR +V cc +V cc +V cc +V cc 9..3 senkron Sayıcılarda Sıfırlama ve Önkurma Düzenekleri Flip-Floplarda asenkron girişler diye adlandırılan kurma (SET-PRESET) ve silme (CLR-RESET) adında iki giriş olduğu bir önceki bölümde anlatılmıştı. u girişler yardımı ile asenkron sayıcının istenilen bir değerde sıfırlama veya istenilen bir değerden sayma işlemine başlaması (önkurma) işlemi gerçekleştirilebilir. Şekil 9.7 Sıfırlama girişli asenkron yukarı sayıcı gösterilmiştir. Sıfırlama işleminde, bütün Flip-Flop ların sıfırlama (CLR) girişlerine S,R ve C elemanlarından oluşan sıfırlama devresi eklenmiştir.sıfırlama işleminin güç verildiği anda gerçekleştirilmesi için S anahtarı devrenin çalışma anahtarı ile eşzamanlı çalışmalıdır. Kullanılan Flip- Flop ların sıfırlama (CLR) girişleri Lojik- seviyesinde aktif olduğu devreden görülmelidir. Devreye güç verildiği anda S anahtarının kapatılması ile seri R-C devresi üzerinden akan yüksek şarj akımı R direnci üzerinde +V cc geriliminin 47

203 SYISL TSRIM görülmesini sağlayacaktır. R direnci üzerindeki bu gerilim bütün Flip-Flop ların sıfırlama (CLR) girişlerini Lojik- seviyesine çekeceğinden tüm Flip-Flop ların çıkışları 0 olacaktır. Yani sayıcı sıfırlanacaktır. u işlem C kondansatörünün sarj olmasına kadar devam edecektir. Kondansatörün giriş gerilimine sarj olması ile devreden akan akım sıfırlanacağından R direnci üzerindeki gerilim 0 Volt olacak ve sayma işlemi başlayacaktır. +V cc D +V cc C +V cc +V cc CP J K SET D CL R J K SE T C CLR J K SE T CLR J K SE T CLR +V cc S C +V cc +V cc +V cc +V cc R Şekil 9.7 Sıfırlamalı senkron yukarı sayıcı Kullanılan Flip-Flop ların sıfırlama girişlerinin Lojik-0 seviyesinde aktif olması durumunda sıfırlama devresindeki R ve C elamanlarının yer değiştirilmesi yeterli olacaktır. Devreye güç verildiği anda S anahtarının kapatılması ile seri R-C devresi üzerinden akan yüksek şarj akımı R direnci üzerinde +V cc geriliminin görülmesini sağlayacaktır. R direncinin diğer ucu C kondansatörü sarj olana kadar 0 Volt olacaktır. u gerilim bütün Flip-Flop ların sıfırlama (CLR) girişlerini Lojik-0 seviyesine çekecek ve tüm Flip-Flop ların çıkışları 0 olacaktır. Yani sayıcı sıfırlanacaktır. u işlem C kondansatörünün sarj olmasına kadar devam edecektir. Kondansatörün giriş gerilimine sarj olması ile bütün Flip-flop ların silme (CLR) girişleri Lojik- e çekilecek ve sayma işlemi başlayacaktır. 48

204 SYISL TSRIM +V cc +V cc +V cc D +V cc +V cc C +V cc +V cc +V cc CP J K SET D CLR J K SET C CLR J K SET CLR J K SET CLR +V cc S R +V cc +V cc +V cc +V cc C Şekil 9.8 Sıfırlamalı senkron yukarı sayıcı Sayma işleminin istenilen bir değerden başlanacağı tür asenkron sayıcılara önkurmalı (presetlemeli) asenkron sayıcılar denir. u devrelerde sayıcının başlayacağı değer bulunduktan sonra, kurulması istenilen flip-flop ların SET girişleri ile, sıfırlanması istenilen flip-flop ların CLR girişleri kısa devre edilerek R-C devresine bağlanmalıdır. Devreye güç verilmesi ile birlikte devredeki flip-flop lar istenilen değere kurulacak ve sayıcı bu değerden itibaren saymaya devam edecektir. Şekil 8.9 (000) 2 =2 sayısında saymaya başlayan ön kurmalı asenkron sayıcı devresini göstermektedir. +V cc +V cc +V cc +V cc +V cc +V cc +V cc CP J K SET D CLR J K SET C CLR J K SET CLR J K SET CLR +V cc S R +V cc +V cc +V cc +V cc C Şekil 9.9 (000) 2 sayısından başlayan asenkron yukarı sayıcı 49

205 SYISL TSRIM Sayma işleminin başlayacağı değeri isteğe göre ayarlanabilen devrelere çok seçenekli ön kurmalı asenkron yukarı sayıcı denir. Sayma işleminin başlayacağı sayının ikilik karşılığı CD diye adlandırılan kurma girişlerine uygulanır. D C PRE +Vcc +Vcc +Vcc +Vcc J SET J SET J SET J SET CP K D CLR K C CLR K CLR K CLR Şekil 9.0 Çok seçenekli önkurmalı sayıcı 9..4 senkron Yukarı/ şağı Sayıcılar(synchrouns Up/DownCounters) senkron sayıcıların yukarı veya aşağı sayma işlemini tetikleme sinyalinin bir önceki Flip-Flop un hangi çıkışından alındığına göre belirlendiği önceki konularda anlatıldı. Şekil 9. Dört bitlik (Mod-6) Yukarı/şağı asenkron sayıcı devresini göstermektedir. +V cc +V cc +V cc +V cc CP J K SET D CLR J K C SET CL R J K SE T CL R J K SET CL R +V cc +V cc +V cc +V cc Up/ Down Kontrol Girişi Şekil.9.. Dört bitlik (Mod-6) senkron yukarı aşağı sayıcı 50

206 SYISL TSRIM Up/Down girişi yapılırsa Flip-Flop lara etkiyen tetikleme sinyali bir önceki Flip- Flop un çıkışı olacağından devre yukarı sayıcı olarak çalışacaktır. Up/Down girişi 0 olursa bu durumda tetikleme sinyali bir önceki Flip-Flop un çıkışından alınacağından devre aşağı sayıcı olarak çalışacaktır senkron Sayıcıların Modlara Göre elirlenmesi ir senkron sayıcının Mod u n Flip-Flop adedini göstermek üzere 2 n ifadesinden bulunabilir. Eğer bir asenkron sayıcı dört Flip-Flop tan oluşmuşsa bu sayıcı Mod-6 asenkron sayıcıdır. Yani 0 ila 5 arası sayma işlemini gerçekleştirebilir. u durumda Mod-2 n sayıcının tasarımı n bitlik senkron sayıcıya ait devre çizilerek gerçekleştirilebir. ncak sayma işleminin Mod-2 n dışında bir değer(mod-0,mod-3 gibi) olması durumunda Mod-2 n sayıcı devresine bir sıfırlama kapısı eklenmesi gerekmektedir. u yönteme Modlara göre sıfırlama yöntemi adı verilir. u yöntemle yapılacak tasarımda; I- Sayma işlemine ait tablo oluşturulur. II- Tablonun en altına sıfırlamanın yapılacağı sayı yazılır. III- Sayıcıda kullanılacak Flip-Flop adedi ve türü belirlenir. IV- n sayıcıda kullanılacak Flip-Flop adedini göstermek üzere Mod-2 n sayıcıya ait prensip şeması çizilir. V- Sıfırlama kapısı bütün Flip-Flop ların Clear (Reset) girişlerine uygulanarak sıfırlama işlemi gerçekleştirilir. Mod-0 senkron yukarı sayıcıyı yükselen kenar tetiklemeli J-K Flip-Flop kullanarak tasarlayınız. Çözüm: Mod-0 sayıcı sayma işlemini 0 ila 9 arasındaki sayılar için gerçekleştirir. Sayma işlemine ait tabloyu oluşturalım 5

207 SYISL TSRIM CP C D Sıfırlama işleminin yapılacağı sayı (00) 2 =0 Sayma işleminden görüldüğü gibi böyle bir sayıcıyı elde edebilmek için dört tane Flip- Flop kullanmak zorundayız. Dört bitlik bir sayıcı ile 0-5 arası (2 4 =6) sayan bir sayıcı elde ederiz. Fakat tasarımı istenen sayıcının sayma işlemini 0-9 arasında gerçekleştirmesi ve 0 sayısına geçmeden sıfırlamanın gerçekleşmesi isteniyor. +V cc +V cc +V cc +V cc CP J K SET D CLR J K C SET CLR J K SET CLR J K SET CLR +V cc +V cc +V cc +V cc KΩ Sıfırlama kapısı Şekil.9.2. Mod-0 senkron sayıcı Yukarıdaki devrede sayıcı 0-9 a kadar sayacak, 0 sayısını gördüğü zaman sıfırlama kapısını her iki girişi Lojik- seviyesine çekileceğinden çıkış olacak ve bu çıkış bütün sıfırlama (CLR) girişlerine uygulandığından sayıcı tekrar 0 sayısına dönecektir. 52

208 SYISL TSRIM 9.2 SENKRON SYICILR (SYNCHROUNS COUNTERS) Senkron sayıcılar eşzamanlı veya paralel sayıcılar olarak adlandırılırlar. Tetikleme sinyalinin bütün Flip-Flop ların CP girişlerine uygulanması açından senkron sayıcılardan farklılık gösterir. Ortak darbe dalgacık sayıcıda olduğu gibi sırasıyla Flip-Flop ları sırasıyla tetiklemek yerine bütün Flip-Flop ları aynı anda tetikler. ir Flip-Flop un konum değiştirmesi o sırada Flip-Flop girişlerinde belirlenir. Senkron sayıcılar çalışma hızı açısından asenkron sayıcılara üstünlüğü vardır.her bir durum için ulanılan sıralı devre elemanının yayılım gecikmesi (propagasyon delay) süresi kadar gecikmesi vardır. ncak tasarımda kullanılan devre elemanları asenkron sayıcılara göre fazladır İki itlik Senkron Yukarı Sayıcı ( Synchrouns Up Counter) şağıda Şekil 9.7 de iki bitlik senkron sayıcıya ait Lojik şemayı ve çıkış dalga şekillerini göstermektedir. Sayıcı devresinin başlangıç anında her iki çıkışının 0 olduğu kabul edilerek devre çalışması açıklanmıştır. +V cc CP J SET J SET K CLR K CLR CP t 0 t t 2 t 3 t 4 (a) Lojik Diyagram (b) Dalga şekilleri Şekil 9.7 İki it Senkron Yukarı Sayıcı Gelen ilk tetikleme darbesi ile tümleyen (toggle) çalışan Flip-Flop u tetiklenir ve çıkışı olur. Flip-Flop u aynı tetikleme sinyali uygulanacağından ve J-K girişlerine 0 uygulandığından çıkışı 0 olur. u tetikleme anında sayıcı çıkışları = 0 ve = olur. İkinci tetikleme sinyalin ile J-K girişlerinde olan Flip-Flop u tetiklenir çıkışı 0 olur. Flip-Flop unun girişlerinde olduğundan flip-flop u konum değiştirir ve çıkışı olur. u tetikleme anında sayıcı çıkışları = ve =0 olur. Üçüncü tetikleme sinyali ile Flip-Flop u konum değiştirir =, Flip-Flop u girişlerinde 0 olduğundan konum değiştirmez ve = olur. u tetikleme anında sayıcı çıkışları = ve = olur. 53

209 SYISL TSRIM Dördüncü tetikleme sinyalinde her iki Flip-Flop girişlerinde olduğundan her iki Flip-Flop konum değiştirerek başlangıç değerlerine =0 ve =0 döner Senkron Sayıcıların Tasarımı Çalışma programı verilen bir Senkron sayıncın tasarımında aşağıdaki işlem sıraları izlenmelidir; I- Tasarımda kullanılacak Flip-Flop türü ve adedi belirlenir II- Sayma işlemine ilişkin çalışma tablosu oluşturulur. III- Flip-Flop geçiş(uyarma) tabloları kullanılarak her bir Flip-Flop için geçişlere ait gerekli giriş değerleri bulunur. IV- Her bir Flip-flop için bulunan giriş değerleri Karnough haritalama yöntemi ile sadeleştirilir. V- İndirgenmiş eşitliklerden Senkron sayıcı devresi çizilir. Not: Senkron sayıcıların tasarımında kullanılan Flip-Flop ların tetikleme türü tasarım için belirleyici bir özellik değildir Mod-7 Senkron sayıcıyı J-K Flip-Flop kullanarak tasarlayınız. Çözüm: I. Tasarımda kullanılacak Flip-Flop türü ve adedi belirlenir. Mod-7 senkron sayıcı sayma işlemini 0 ila 6 arasındaki sayılar için gerçekleştirir. Sayma işlemindeki en büyük sayı olan 6 sayısını kaç bitle ifade ediyorsak o kadar Flip-Flop kullanmak zorundayız. (6) = (0) 2 olduğuna göre tasarımda üç tane Flip-Flop kullanmak zorundayız. İstenilen tür soruda J-K olarak belirlenmiştir. II. III. Sayma işlemine ilişkin çalışma tablosunu oluşturalım. Çalışma tablosu bize sayıcının mevcut durumunu ve gelen tetikleme sinyali ile geçmesi gereken sonraki durumu göstermelidir. 54

210 SYISL TSRIM Mevcut Durum Sonraki Durum CP C C J K J K J C K C x 0 x x x x x x x 0 x x x x x 0 0 x x x 0 x x x x 0 x IV. Her bir Flip-Flop için çalışma tablosundan elde edilen geçişler Karnough haritasına yerleştirilir. Ve her bir girişe ait indirgenmiş eşitlik elde edilir..c C x x 0 x x x x x x x JC = + K C = +V CC.C C x x 0 x x x x x x x J = C K = +C.C C x x x x x x x x x J =.C K =.C 55

211 SYISL TSRIM V. Senkron sayıcının çizimi ile devre tasarımı tamamlanır. J SET J SET J SE T K C CLR K CLR K CL R CP +V cc 56

212 SYISL TSRIM SORULR. Mod-8 senkron yukarı sayıcıyı yükselen kenar tetiklemeli T flip-flop kullanarak tasarlayınız. 2. Mod- senkron yukarı sayıcıyı yükselen kenar tetiklemeli J-K flip-flop kullanarak tasarlayınız. 3. Mod-3 senkron aşağı yukarı sayıcıyı yükselen kenar tetiklemeli J-K filp-flop kullanarak tasarlayınız. 4. Mod-6 senkron aşağı sayıcıyı düşen kenar tetiklemeli T flip-flop kullanarak tasarlayınız. 5. senkron sayıcılar ile senkron sayıcılar arasındaki farklar nelerdir. 6. Mod-9 Senkron yukarı sayıcıyı J-K flip-flop kullanarak tasarlayınız. 7. Mod- Senkron aşağı sayıcıyı D flip-flop kullanarak tasarlayınız. 8. Mod-3 Senkron yukarı sayıcıyı T filip-flop kullanarak tasarlayınız durumlarını gerçekleştiren senkron sıralı devreyi tasarlayınız durumlarını gerçekleştiren senkron sıralı devreyi tasarlayınız durumlarını gerçekleştiren devreyi D filp-flop kullanarak tasarlayınız. 2. ir kavşaktaki trafik lambalarının aşağıda iştenilen sıra ve sürelerde yanması isteniyor; 4s 6s 5sn Kırmızı Kırmızı-Sarı Yeşil a) Gerekli tetikleme sinyali devresini tasarlayınız. b) Gerekili sıralı devreyi tasarlayınız. 57

213 SYISL TSRIM ÖLÜM 0 KYDEDİCİLER (REGİSTERS) u bölümde aşağıdaki konular anlatılacaktır Kaydedicilerin(Registers) bilgi giriş çıkışına göre ve kaydırma yönüne göre sınıflandırılması. Sağa kaydırmalı kaydedici(right shift registers) Sağa kaydırmalı kaydedici(right shift registers) Seri giriş- seri çıkışlı kaydırmalı kaydedici (SISO) Seri giriş-paralel çıkışlı kaydırmalı kaydedici (SIPO) Paralel giriş-paralel çıkışlı kaydırmalı kaydedici (PIPO) Paralel Giriş- seri çıkışlı kaydırmalı kaydedici( PISO) Johnson Sayıcı Halka(Ring) sayıcı 58

214 SYISL TSRIM GİRİŞ Sayısal bilgileri geçici bir süre saklayan devrelere kaydediciler ( Registers) adı verilir. u yüzden dijital elektronikte önemli bir yer tutarlar. ilginin saklanması için kaydedicilerde her bir bitlik bilgi için bir adet flip-flop kullanılmaktadır. ilginin işlenmesi tetikleme sinyali (Clock pulse) ile senkron olarak yapılır. Kaydediciler besleme olduğu sürece bilgiyi tutar., besleme kesildiğinde ise bilgiyi kaybederler. u kaydediciler kaydetme işlemini kaydırmalı olarak yaptıkları için bunlara kaydırmalı kaydediciler (Shift Registers) adı verilmektedir. Kaydırmalı kaydediciler bit uzunluklarına, bilgi giriş-çıkış şekline ve kaydırma yönüne göre sınıflandırılabilirler. Kaydırma yönüne göre I. Sola Kaymalı kaydedici (Left Shift Register) II. Sağa Kaymalı kaydedici (Right Shift Register) III. Sola-Sağa Kaymalı kaydedici (Left/Right Shift Register) ilgi giriş-çıkışına göre I. Seri giriş- Seri çıkışlı kaydedici (Serial in- Serial out-siso) II. Seri giriş- Paralel Çıkışlı kaydedici (Serial in- Parallel out- SIPO) III. paralel giriş- Seri çıkışlı kaydedici (Parallel in- Serial out-piso) IV. Paralel giriş- Paralel çıkışlı kaydedici (Parallel in- Parallel out-pipo) 0. SOL KYMLI KYDEDİCİLER (LEFT SHİFT REGİSTERS) Şekil 9. Dört uzunluklu D tipi flop la elde edilmiş sola kaymalı kaydedici devresini göstermektedir. ilgi Çıkışı SET D SET D SET SET C D D D ilgi Girişi CLR CLR CLR CLR CP Şekil 0. ütün Flip- Flop ların tetikleme girişleri aynı tetikleme kaynağına bağlanmıştır. Gelen her tetikleme sinyali ile bilgi bir sonraki Flip- Flop a aktarılacaktır. 59

215 SYISL TSRIM ilgi Kaydırma Girişi Sinyali(CP) C D Tablo.0. Tablo 0. Dört bitlik sola kaydırmalı kaydedicinin çalışmasını anlatmaktadır. aşlangıç anında bütün çıkışların 0 olduğu kabul edilmelidir. Gelen ilk kaydırma sinyali ile en düşük değerlikli biti taşıyan D Flip-Flop çıkışı bir sonraki Flip-Flop girişine bağlandığından ikinci kaydırma sinyalinde bilgi C de, üçüncü kaydırma sinyalinde de, dördüncü kaydırma sinyalinde Flip-Flop çıkışında görülecektir.ilgi gelen her kaydırma sinyali ile bir sola kayacaktır. 0.2 SĞ KYMLI KYDEDİCİLER (RİGHT SHİFT REGİSTERS) Şekil 0.2 Dört bit uzunluklu D tipi Flip-Flop la elde edilmiş sağa kaymalı kaydedici devresini göstermektedir. ilgi Girişi D SET CLR D SET D C D C D CLR SET CLR D SET CLR ilgi Çıkışı CP Şekil 0.2 ilgi Kaydırma Girişi Sinyali(CP) C D Tablo

216 SYISL TSRIM Tablo 9.2 Dört bitlik sağa kaydırmalı kaydedicinin çalışmasını anlatmaktadır. aşlangıç anında bütün çıkışların 0 olduğu kabul edilmelidir. Gelen ilk kaydırma sinyali ile bilgi en yüksek değerlikli biti taşıyan tipi Flip-Flop çıkışlarında görülecektir. Her bir Flip-Flop çıkışı bir sonraki Flif-Flop girişine bağlandığından ikinci kaydırma sinyalinde D Flip-Flop çıkışında görülecektir. ilgi gelen her kaydırma sinyali ile bir sağa kayacaktır. 0.3 SOL-SĞ KYDIRMLI KYDEDİCİLER (LEFT-RİGHT SHİFT REGİSTERS) ilginin sadece sağa veya sola bir yönde kaydırıldığı durumlar dışında bazı durumlarda tek bir kaydedicinin bilgiyi hem sola, hemde sağa kaydırması istenebilir. Kaymanın yönü Sağa / Sola adlı harici bir kontrol girişi tarafından belirlenir. Şekil 0.3 dört bitlik sola-sağa kaydırmalı kaydedici devresini göstermektedir. Kaydırma yönü Sağa / Sola kontrol girişine uygulanan lojik seviye ile belirlenir. Eğer bu giriş lojik- e çekilirse G kapısının çıkışında seri giriş datası, G 2,G 3 ve G 4 kapılarının çıkışlarında ise bir önceki flip-flop un çıkışları görülecektir. u çıkışlar flip-flop ların D girişlerine bağlanmıştır. u durumda bilgi seri olarak yüklenecek ve gelen her tetikleme sinyali ile birlikte sağa doğru kaydırılacaktır. Sağa/Sola Seri data girişi G G 5 G 2 G 6 G 3 G 7 G 4 G 8 D SET D SET D SET D SET CLR C D C D CLR CLR CLR CP Şekil 0.3 6

217 SYISL TSRIM Sağa / Sola kontrol girişinin lojik-0 yapılması ile birlikte G 8 kapısının çıkışında seri giriş datası, G 7,G 6,G 5 kapılarının çıkışlarında sağdaki flip-flop ların çıkışları görülecektir. u durumda, bilgi seri olarak en düşük değerlikli biti taşıyan flip-flop a yüklenecek ve sola doğru kaydıralacaktır. 0.4 SERİ GİRİŞ-SERİ ÇIKIŞ (SISO) KYDIRMLI KYDEDİCİ: Şekil 9.3 Dört bit seri giriş-çıkış (SISO) kaydırmalı kaydediciyi göstermektedir. Şekilde görüldüğü gibi ütün flip-flop lar birbirlerine seri bağlanmıştır. flip-flop nun girişine uygulanan bilgi gelen ilk tetikleme sinyali ile birlikte çıkışında görülecektir. Gelen her tetikleme sinyali ile birlikte bilgi kaydırılarak seri olarak flip-flop lara yüklenecektir.u tarz kaydırmalı kaydedicilere seri yüklemeli kaydediciler adı da verilir.dörtten daha fazla bilgi verildiği anda ise her fazlalık bilgide kaydedicinin içindeki son bilgi kaybolacaktır. Kaydediciye yüklenen bilgilerin çıkışta görülebilmesi için dört tetikleme sinyali verilmesi yeterlidir. Her tetikleme sinyalinde bilgiler kaydedici çıkışından birer birer alınacaktır. ilgiler alındığında ise kaydedicideki bilgi kaybolacaktır. Seri Giriş D SET CLR D SET D C D C D CLR SET CLR D SET CLR Seri Çıkış CP Şekil SERİ GİRİŞ-PRLEL ÇIKIŞ (SIPO) KYDIRMLI KYDEDİCİ Seri giriş-paralel çıkışlı (SIPO) kaydedicilerde bilginin yüklenmesi işlemi Seri giriş- Seri çıkış kaydedici ile aynı şekilde olmaktadır. Seri giriş- Paralel çıkış kaydedicinin Seri giriş-seri çıkış kaydediciden tek farkı tüm çıkışlardan dışarıya bilgi çıkışı olmasıdır. u sayede bilgi okunması daha hızlı olacaktır. Seri olarak yüklenen bilgi flip-flop çıkışlarından paralel olarak göründüğünden bilginin okunması için tetikleme sinyaline ihtiyaç yoktur. ncak doğru bilginin Flip-Flop lar üzerinde görülebilmesi için flip-flop sayısı kadar tetikleme sinyaline ihtiyaç vardır. ilgi okunduktan sonra da kaydedici içindeki bilgi kaybolmayacaktır. Şekil 9.4 Seri giriş- Paralel çıkış kaydırmalı kaydedicinin devresini göstermektedir. 62

218 SYISL TSRIM Paralel Çıkışlar C D Seri Giriş D SET CLR D SET D C D C D CLR SET CLR D SET CLR CP Şekil PRLEL GİRİŞ- PRLEL ÇIKIŞ ( PIPO) KYDIRMLI KYDEDİCİ: Şekil 9.5 paralel giriş-paralel çıkışlı kaydırmalı kaydediciye ait lojik diyagramı göstermektedir. Paralel Girişler C D D SET D SET D SET D SET CLR C D CLR CLR CLR CP ilgi giriş kontrol ilgi çıkış kontrol C D Şekil 0.5 Paralel Çıkışlar 63

219 SYISL TSRIM Paralel giriş-paralel çıkışlı kaydedicide ise bilgi her bir Flip-Flop a paralel olarak yüklenip, her bir çıkıştan hat alınarak paralel olarak okunmaktadır.ilgi giriş kontrol hattı tetikleme giriş sinyali VE- kapısı ile bağlanarak bilgi girişini kontrol etmektedir. u hat olmadığı sürece bilgi Flip-Flop lara yüklenmeyecektir. Çıkış kontrol hattı ise her bir paralel çıkış hattı ile VE kapısına bağlanmıştır. u hat olmadığı sürece çıkıştan bilgi okunmaz. 0.7 PRLEL GİRİŞ SERİ ÇIKIŞ (PISO) KYDIRMLI KYDEDİCİ Paralel giriş-seri çıkış (PISO) kaydedicide ise bilgi Flip-Flop lara paralel olarak yüklenmektedir. Çıkış tek uçtan oluşur. Çıkıştan bilgi seri olarak okunur. ilginin çıkıştan görülebilmesi her bir bit için bir tetikleme sinyalinin uygulanması ile sağlanır. ilgiler okunduktan sonra kaydedici içindeki bilgiler kaybolur. Paralel in/serial out C D D SET D SET D SET D SET Seri çıkış CLR C D CLR CLR CLR CP Şekil KYDIRMLI KYDEDİCİ SYICILR ir kaydırmalı kaydedici sayıcı temel olarak seri giriş-seri çıkışlı kaydedicide seri girişle seri çıkışın uygun bağlantısı ile elde edilir. İki temel tür kaydırmalı kaydedici sayıcı vardır. unlar Johnson sayıcı ve ring (halka) sayıcıdır. 64

220 SYISL TSRIM 0.8. Johnson Sayıcı (Johnson Counter) ir Johnson sayıcı önceki flip-flop çıkışının bir sonraki flip-flop D girişine bağlanması ile elde edilir. En düşük değerlikli biti taşıyan flip-flop D girişine ise en yüksek değerlikli biti taşıyan flip-flop un çıkış bağlanarak seri yükleme işi gerçekleştirilir. Kullanılacak flip-flop sayısı sayma işleminin her bitli için bir flip-flop kullanılarak elde edilir. Örneğin altı bitlik bir Johnson sayıcı için altı tane flip-flop kullanılması gerekir.tablo 03. dört bitlik johnson sayıcıya ait çalışma tablosunu gösterirken şekil 0.7 sayıcıya ait devreyi göstermektedir. Clock Pulse Tablo 0.3 D SET 0 SET SET SET D D 2 D 3 D CLR C C D CLR CLR CLR CP Şekil 0.7 aşlangıçta bütün flip-flop çıkışları lojik-0 dır. Gelen ilk tetikleme darbesi ile en düşük değerlikli biti taşıyan flip-flop girişindeki lojik- çıkşın lojik- e çekilmesini sağlayacaktır. Gelen her tetikleme sinyali ile birlikte lojik- en yüksek değerlikli bite kadar seri olarak kaydırılacaktır. En yüksek değerlikli biti taşıyan flip-flop çıkışının lojik- olması ile birlikte çıkış lojik-0 a çekilecek ve en düşük değerlikli biti taşıyan flip-flop girişinde lojik-0 görülecektir. undan sonra gelen her tetikleme sinyalinde çıkışlarda sırasıyla lojik-0 görülecektir. u işlem en yüksek değerlikli biti taşıyan flip- 65

221 66 SYISL TSRIM flop çıkışında lojik-0 görülünceye kadar devam edecektir. Devre bu durumdan sonra başlangıç adımlarına geri dönecektir Şekil 0.8 Dört bit Johnson sayıcı çıkış dalga şekilleri Halka Sayıcı (Ring Counter) ir halka sayıcı aslında bir binary-decimal kod çözücüdür. Sayıcı çıkışlarında girişindeki binary bilginin kodu çözülerek ilgili decimal çıkış lojik- yapılacaktır. Sayma işleminin her bir biti için bir flip-flop kullanılmalıdır. Şekil 0.9 dört bitlik halka sayıcı devresini göstermektedir. SET CLR D D C D CP SET CLR D SET CLR D SET CLR D C Kurma/Silme Şekil 0.9 Dört bitlik halka (ring) sayıcı Devrede flip-flopların girişleri önceki flip-flop çıkışlarına bağlanmıştır. Kurma ve silme girişi ile en düşük değerlikli flip-flop lojik- değerine kurulurken diğer tüm flip-flop lar sıfırlanır. Gelen tetikleme sinyali ile bir sonraki flip-flop girişinde lojik- görüleceğinden, çıkış lojik- çekilecektir. ilgi sırasıyla gelen her tetikleme darbesi ile ilgili flip-flop çıkışında sırasıyla görülecektir.

222 67 SYISL TSRIM Clock Pulse Tablo CP Şekil 0.0 Dört bit halka(ring) sayıcı

223 SYISL TSRIM SORULR. J-K flip-flop kullanarak dört bit sola kaydırmalı kaydedici devresini çiziniz. ilgi girişine sırasıyla -0-- bilgisi girilirse dördüncü CP (Clock pulse) sonunda çıkışlarda ne olacaktır. 2. R-S flip-flop kullanarak dört bit sağa kaydırmalı kaydedici devresini çiziniz. ilgi girişine sırasıyla bilgisi girilirse dördüncü CP (Clock pulse) sonunda çıkışlarda ne olacaktır. 3. Dört bitlik seri giriş-paralel çıkışlı kaydırmalı kaydediciyi J-K flip-flop kullanarak tasarlayınız. Flip-Flop lara --0- bilgisi yüklenmek isteniyor. ilgi kaç clock pulse (CP) sonrasında flip-flop lara yüklenecektir. 4. Sekiz bitlik Johnson Sayıcı devresini R-S flip-flop kullanarak gerçekleştiriniz sıralı durumlarını sağlayan senkron sıralı devreyi tasarlayınız. 6. eş bitlik halka sayıcı devresini tasarlayınız. 68

224 SYISL TSRIM ÖLÜM SYISL-NLOG (DC) NLOG-SYISL(DC) DÖNÜŞTÜRÜCÜLER u bölümde aşağıdaki konular anlatılacaktır. Sayısal ve nalog sinyaller İşlemsel yükselteçler (Operatinal mplifier-op-mp) Sayısal-nalog Çeviriciler (D/ Converters) İkilik ğırlıklı D/ çevirici R-2R Merdiven tipi D/ çevirici nalog-sayısal Çeviriciler (/D Converters) Paralel Karşılaştırıcı, Simultane (Flash) /D çeviriciler Tek rampalı veya tek eğimli (single slope) /D çeviriciler Çift rampalı veya çift eğimli (dual slope) /D çeviriciler 69

225 SYISL TSRIM GİRİŞ Günümüzde kullanılan bir çok fiziksel büyüklük analog formdadır. Sıcaklık, basınç, hız gibi büyüklükler anolog büyüklüklere örnek gösterilebilir. ir analog büyüklüğün sayısal sitemler için anlaşılabilir olması için verilerin analog şekilden sayısal şekle dönüştürülmesi gerekir. u işlem için anlog-sayısal çevirici (anlog-to-digital converter) kullanılmalıdır. ynı şekilde bir sayısal verinin analog büyüklüklere dönüştürülmesi için sayısal-analog çevirici (digital-to-analog converter) kullanılmalıdır. Fiziksel büyüklüklerin elektriksel büyüklüklere çevrilmesi dönüştürücüler (transducers) yardımı ile olur. Çeviriciler (transducers), basınç, sıcaklık, pozisyon, analog gerilim veya akım gibi dönüştürdüğü fiziksel büyüklük ile adlandırılırlar. Örneğin termistör sıcaklık ölçümü için kullanılan en temel çeviricidir. ir termistör aslında sıcaklık duyarlı bir dirençtir. Sıcaklık değişiminde direnci değişecektir. öylece üzerinden akan akım ve gerilim değişeceğinden sıcaklık elektriksel büyüklüklere dönüştürülmüş olacaktır.. İŞLEMSEL YÜKSELTEÇLER (OPERTİONL MPLIFIER) D/ çevirici veya /D çevirici konularına başlamadan önce bu iki devrede kullanılan bir elemanın tanınması gerekir. u eleman işlemsel yükselteç(operational amplifier) veya kısaca op-amp diye adlandırılır. Günümüzde işlemsel yükselteçler entegre devre yapısında üretilirler. Dışarıdan bağlanan birkaç eleman yardımı ile eviren yükselteç, evirmeyen yükselteç, toplayıcı devre, çıkarıcı devre, integral alıcı devre veya türev alıcı devre gibi geniş bir uygulama alnı vardır. Op-amp eviren(inverting) ve evirmeyen(noninverting) adlı iki girişe sahip lineer bir yükselteçtir. Eviren giriş (-) ile işaretlenirken, evirmeyen giriş (+) ile işaretlenmiştir. Eviren girişe uygulanan işaret çıkışta 80 derecelik faz farkına uğrayacaktır. görülecektir. Evirmeyen girişe uygulana işaret çıkış işareti ile aynı fazda olacaktır. Op-amp ın iki giriş ucundan başka iki adet besleme ve bir çıkış ucu vardır. esleme gerilimi simetrik besleme kaynağından sağlanabileceği gibi, tek besleme kaynağıda kullanılabilir. Şekil. bir işlemsel yükselteç (op-amp) sembolünü göstermektedir. +V Eviren giriş Evirmeyen giriş - + Çıkış Şekil. İşlemsel yükselteç (op-amp) sembolü -V 70

226 SYISL TSRIM ir op-amp özellikleri aşağıdaki gibidir; Çok yüksek giriş empedansına (ideal op-amp için sonsuz kabul edilir) sahiptir. Çıkış empedansı çok düşüktür (ideal op-amp için 0 kabul edilir). Gerilim kazancı( V ) çok yüksektir. ant genişliği çok yüksektir. Evirmeyen giriş ile eviren giriş aynı potansiyeldedir... Eviren Yükselteç (Inverting mplifier) ir op-amp yükseltec olarak kullanıldığı zaman gerilim kazancının doğru olarak belirlenebilmesi için negatif bir geri beslemenin olması gerekir. Şekil.2 bir op-amplı eviren yükselteç devresini göstermektedir. R F I I F V IN R 0V - + V OUT Şekil.2 Eviren yükselteç Devrede evirmeyen giriş toprağa bağlanmış, giriş işareti R direnci ile evirmeyen girişe bağlanmıştır. Çıkış ile eviren giriş arasına bağlanan R F direnci geri beslemeyi sağlamaktadır. Op-amp ın gerilim kazancı çok yüksek olduğundan toprağa bağlı olan evirmeyen giriş, eviren giriş potansiyelinin toprak potansiyelinde olmasına yol açar. u duruma görünür toprak (zahiri toprak ) adı verilir. Op-amp ın iç direnci çok yüksek olduğundan iç devre üzerinden bir akım akmaz. u durumda giriş akımı geribesleme akımına eşit olacaktır. Eşitliği yazarsak; V I = I OUT V V F VIN V = R RF = -V V = V IN OUT IN R = - R F OUT R R F 7

227 SYISL TSRIM olacaktır. Son eşitlikten görüldüğü gibi gerilim kazancı geribesleme direnci ile giriş direnci arasındaki orandır. İfadedeki işareti giriş gerilimi ile çıkış arasında 80 derece faz farkı olduğunu gösterir. Şekildeki eviren yükselteç devresinde çıkış gerilimi (V OUT ) ve gerilim kazancını hesaplayınız. 0K V K - + V OUT Çözüm: olacaktır. Gerilim kazancı ise; V OUT RF = -VIN R 0KΩ = -V KΩ = -0V R v = - R 0KΩ = - KΩ = F 0 olacaktır...2 Evirmeyen Yükselteç (Noniverting mplifier) Evirmeyen yükselteç devresinde, eviren giriş R bağlanırken, giriş işareti evirmeyen girişe uygulanmıştır. direnci üzerinden toprağa 72

228 SYISL TSRIM R F I I F - R 0V + V OUT V IN Şekil.3 Evirmeyen yükselteç- Op-amp ın eviren uçu ile evirmeyen ucu arasındaki potansiyel fark 0V olduğundan R direnci üzerinde giriş gerilimi görülecektir. u durumda giriş akımı ile geribesleme akımı birbirine eşittir(i =I F ). u durumda, I F = I olacaktır. V - V RF OUT V OUT V V = R RF = V (+ ) R R = + R F Şekildeki evirmeyen yükselteç devresinde çıkış gerilimi (V OUT ) ve gerilim kazancını hesaplayınız. R F 500K R 00K - + V OUT V IN =2V 73

229 SYISL TSRIM Çözüm: olacaktır.gerilim kazancı ise, V OUT RF = V (+ ) R 500K = 2V (+ ) 00K = +2V V V V R = (+ R F ) 500K = (+ ) 00K = 6 olacaktır...3 Toplam lma Yükselteç (Summing mplifier) ynı zamanda eviren yükselteç olarak çalışan bu devre, analog sistemlerde kullanılan işlemsel yükselteç devrelerinin belki en yararlısıdır. Şekil.3 de her bir giriş gerilimini sabit bir kazanç faktörüyle çarpıp, sonra bunları toplayan iki girişli bir toplam alma yükselteç devresi gösterilmiştir. V V 2 I I 2 R R 2 R F I F - 0V + V OUT Şekil.4 Toprağa bağlı olan evirmeyen giriş, eviren giriş potansiyelinin toprak potansiyelinde olmasına yol açacağından, geribesleme akımı R ve R 2 dirençleri üzerinden akan akıma eşit olacaktır. u durumda, 74

230 SYISL TSRIM - V R V F I F OUT OUT = I +I 2 V V = + R R 2 2 R = -(V R F RF + V2 ) R2 olacaktır. Şekildeki evirmeyen yükselteç devresinde çıkış gerilimini (V OUT ) hesaplayınız. R F V =5V V 2 =-3V R 500KΩ R 2 500KΩ M Ω - + V OUT Çözüm: olacaktır. V OUT MÙ = -(5V 500KÙ = -4V R = -(V R F RF + V2 ) R2 MÙ + (-3V) 500KÙ ).2 SYISL-NLOG ÇEVİRİCİLER (D/ CONVERTERS).2. İkilik ğırlıklı Direnç Sayısal-nalog Çevirici En temel tür sayısal-analog çevirici ikilik ağırlıklı dirençlerin bir op-amp girişlerine bağlanması ile elde edilmiş bir toplayıcı devresidir. Şekil.? dört-bitlik ikilik ağırlıklı sayısal analog çevirici devresini göstermektedir. Devrede sayısal veriler D 3, D 2, D ve D 0 anahtarlarının durumları ile belirlenir. D 3 anahtarı dört bitlik sayısal verinin en yüksek değerli bitini, D 0 ise en düşük değerlikli bitini göstermektedir. 75

231 SYISL TSRIM V D 3 D 2 D D 0 RF R 2R 4R 8R - + V OUT Şekil.5 Dört bitlik ikilik ağırlıklı direnç D/ çevirici Devrenin çalışmasını inceleyelim; I. D 0 anahtarı kapalı iken, V D 3 D 2 D D 0 RF I 0 R 2R 4R 8R - I F I in =0 + V OUT u durumda sayısal veri D 3 =0, D 2 =0, D =0, D 0 = durumundadır. Op-amp iç empedansı çok yüksek olduğundan içinden akım akmayacaktır (I in =0). Evirmeyen giriş toprağa bağlandığından, eviren giriş 0V ta tutulacaktır. u durumda çıkışa ait ifade I0 = IF olacaktır. V V ( ) = ( 8R RF V OUT = -V ( OUT ) RF 8R ) 76

232 SYISL TSRIM II. D anahtarı kapalı iken, V D 3 D 2 D D 0 RF I R 2R 4R 8R - I F I in =0 + V OUT u durumda sayısal veri D 3 =0, D 2 =0, D =, D 0 =0 durumundadır. Çıkışa ait ifade, I = I F olacaktır. V V ( ) = ( 4R RF V OUT = -V ( OUT ) RF 4R ) III. D ve D 0 anahtarlarının ikisi birden kapalı iken, V D 3 D 2 D D 0 RF I I 0 R 2R 4R 8R I in =0 - + I F V OUT u durumda sayısal veri D 3 =0, D 2 =0, D =, D 0 = durumundadır. Çıkışa ait ifade, 77

233 SYISL TSRIM olacaktır. I +I V - 0 V V ( ) + ( ) = ( 4R 8R RF V 0 OUT = I F = -V ( OUT ) RF RF + 4R 8R ) Dirençlerin değerleri giriş verisinin basamak ağırlıklarına göre seçilmiştir. Düşük değerlikli direnç (R) yüksek değerlikli biti (2 3 ) gösteren D 3 anahtarına bağlanmıştır. Diğer dirençler 2R, 4R, 8R ise basamak ağırlılarına göre sırasıyla D 2, D ve D 0 anahtarlarına bağlanmıştır. u tip D/ çeviricilerin bir dezavantajı direnç değerleri aralığının ve sayısının farklı olmasıdır. Örneğin sekiz bitlik bir D/ çevirici için sekiz direnç kullanılmalı ve bu dirençlerin değerleri R ile 28R arasında olmalıdır. Direncin, toleransları ve sıcaklığa bağlı olan değişimlerine bağlı olarak sonuç değişeceğinden, kararlılığı düşüktür. Şekil.? İkilik ağırlıklı D/ çeviricinin sayısal veriye ait çıkış gerilim değerlerini ve çıkış geriliminin şeklini göstermektedir. +5V D 3 D 2 D D 0 2,5K 25K 50K 00K (a) K V OUT D 3 D 2 D D 0 V out (-V) V V V 0 0-3V V 0 0-5V 0 0-6V 0-7V V 0 0-9V 0 0-0V 0 -V 0 0-2V 0-3V 0-4V -5V 78

234 79 SYISL TSRIM V -2V -3V -9V -0V -4V -5V -6V -7V -8V -2V -V -3V -4V -5V V OUT SayısalVeri (c) Şekil.6 İkilik ağırlıklı D/ çevirici.2.2 R/2R Merdiven Tipi Sayısal-nalog Çevirici ir diğer tip D/ çevirim metodu Şekil.7 de gösterilen dört bitlik R/2R merdiven tipi D/ çeviricidir. Sadece iki direnç değeri kullanılarak ikilik ağırlıklı akımlar üretilir. Devreden akan ikilik ağırlıklı akımlar, op-amp ve geri besleme direnci (R F ) yardımı ile girişle orantılı çıkış gerilimine çevrilirler. Devre oldukça karışık görünmesine rağmen basit direnç oranlarından dolayı oldukça kolaydır. V OUT - + R F D 3 D 0 R 2R R 2 D 3 R 7 2R D 2 R 5 2R D R 3 2R R 4 R 6 R 8 R R R R V Şekil.7 R/2R Merdiven Tipi Sayısal-nalog Çevirici

235 SYISL TSRIM aşlangıçta en yüksek değerlikli bit anahtarı D 3 ün +5V luk referans gerilimine (D 3 =), diğer anahtarların ise toprağa bağlandığını (D 2 =0, D =0, D 0 =0) kabul edelim, giriş verisi (000) 2 dir. u durumda R ve R 2 paralel olarak toprağa bağlı olur. 2R değerindeki paralel bir direncin eşdeğer direnci R 4 direncine seri R değerinde bir direnç olur, bu iki seri direncin eşdeğeri ise R 3 direncine paralel 2R değerinde bir dirençtir. u iki direncin eşdeğer direnci R 6 direncine seri R ağırlığında olacaktır. Devrenin geri kalanında aynı tekniği kullanarak Şekil.8 a da gösterilen basitleştirilmiş devre elde edilir. Opamp ın evirmeyen girişi toprağa bağlıdır. Eşdeğer direnç üzerinden toprağa akım akmayacağından, eşdeğer direnç ihmal edilir. u durumda çıkış gerilimi; RF VOUT = - V ( ) R7 olacaktır. 2R = - 5 ( ) 2R = - 5V D 2 anahtarının +5V luk referans gerilimine (D 2 =), diğer anahtarlar ise toprağa bağlanırsa (D 3 =0, D =0, D 0 =0), bu durumda giriş verisi (000) 2 olacaktır ve Şekil.8 b de gösterildiği gibi R 5 direncinin solundaki bütün dirençler 2R lik bir eşdeğer dirence indirgenecektir. Devrenin R 8 direncinden itibaren Thevenin eşdeğeri bulunursa ; V TH =2,5V ve R 8 direncine seri R TH =R direncini elde ederiz. Eviren giriş toprağa bağlı olduğundan R 7 direnci üzerinden akım akmayacaktır. u durumda çıkış gerilimi; RF VOUT = - VTH ( ) RTH +R8 olacaktır. 2R = - 2,5 ( R +R = - 2,5V D anahtarının +5V luk referans gerilimine (D =), diğer anahtarlar ise toprağa bağlanırsa (D 3 =0, D 2 =0, D 0 =0), bu durumda giriş verisi (000) 2 olacaktır ve Şekil.8 c de gösterildiği gibi R 3 direncinin solundaki bütün dirençler 2R lik bir eşdeğer dirence indirgenecektir. Devrenin R 8 direncinden itibaren Thevenin eşdeğeri bulunursa; V TH =,25V ve R 8 direncine seri R TH =R direncini elde ederiz. Eviren giriş toprağa bağlı olduğundan R 7 direnci üzerinden akım akmayacaktır. u durumda çıkış gerilimi; ) 80

236 SYISL TSRIM V OUT = - V TH RF ( ) RTH +R8 2R = -,25 ( R +R ) olacaktır. = -,25V D 0 anahtarı +5V luk referans gerilimine (D =), diğer anahtarlar ise toprağa bağlanırsa (D 3 =0, D 2 =0, D =0), bu durumda giriş verisi (000) 2 olacaktır. Devrenin R 8 direncinden itibaren Thevenin eşdeğeri bulunursa; V TH =0,625V ve R 8 direncine seri R TH =R direncini elde ederiz. Eviren giriş toprağa bağlı olduğundan R 7 direnci üzerinden akım akmayacaktır. u durumda çıkış gerilimi; V OUT = - V TH RF ( ) RTH +R8 2R = - 0,625 ( R +R ) olacaktır. = - 0,625V 8

237 SYISL TSRIM +5V D 3 = 5V I = 2R R F +5V D 2 = D 2,D,D 0 anahtarları toprağa bağlı iken eşdeğer direnç R 7 2R R EŞ 2R V in =0V a) D 3 =, D 2 =0, D =0, D 0 =0 durumuna ait eşdeğer devre R F - + 2R V OUT 2R = -5 ( ) 2R = -5V RF = -V ( ) R7 2,5V I = 2R R F R 5 2R R EŞ 2R R 8 R R 7 2R V in =0V - + 2R V TH 2,5V R TH R R 8 R I=0 R 7 2R V in =0V 2R - + V OUT = -V TH RF ( ) RTH + R8 D 0 =0 D =0 D 3 =0 b) D 3 =0, D 2 =, D =0, D 0 =0 durumuna ait eşdeğer devre 2R = -2,5 ( ) 2R = -2,5V +5V D = R 3 2R R 6 R R EŞ 2R D 0 =0 R 8 R R 5 2R D 2 =0 R 7 2R V in =0V D 3 =0 - + R F 2R V TH,25V R TH c) D 3 =0, D 2 =0, D =, D 0 =0 durumuna ait eşdeğer devre R R 8 R I=0 V in =0V R 7 2R,25V I = 2R - + V R F 2R OUT = -V TH = -,25V RF ( ) RTH + R8 2R = -,25 ( ) 2R +5V D 0 = R 2R 2R R F 0,625V I = 2R R F 2R R 4 R R 2 2R R 3 2R R 6 R R 5 2R R 8 R R 7 2R V in =0V V TH 0,625V R TH R R 8 R I=0 V in =0V R 7 2R V OUT - + = -V TH RF ( ) RTH + R8 D =0 D 2 =0 D 3 =0 2R = -0,625 ( ) 2R d) D 3 =0, D 2 =0, D =0, D 0 = durumuna ait eşdeğer devre = -0,625V Şekil.8 R/2R merdiven tipi D/ çeviricinin analizi 82

238 83 SYISL TSRIM D 3 D 2 D D 0 V OUT (V) , , , , , , , , , , , , , ,25-9, , V OUT Giriş Verisi -0,625V -,250V -,875V -2,500V -3,25V -3,750V -4,375V -5,000V -5,625V -6,250V -6,875V -7,500V -8,25V -8,750V -9,375V Şekil.9 R/2R Merdiven tipi D/ çevirici.2.3 Entegre Devre Sayısal nalog Çeviriciler Çok popüler ve ucuz bir entegre devre D/ çevirici MC408 veya eşdeğeri olan DC0808 dir. MC408 standart 6 bacaklı DIP paket olarak gelir ve +5V luk V cc ile minimum -5V, maximum -5V luk V EE gerilimi gerektirir. MC408 de, bir R/2R merdiven tipi D/ çevirici,akım yükseltecinden gelen referans akımını, 8 ikilik ağırlıklı akıma böler. ipolar transistör anahtarlar ( - 8 ), girişlerindeki ikilik bilgiye göre ikilik ağırlıklı akımları çıkış hattına bağlar. En yüksek değerlikli biti taşıyan girişin, en düşük değerlikli taşıyan girişin 8 ile gösterilmiştir. MS ve LS etiketlindirilmeleri normal etiketlendirilmenin tersinedir. u nedenle kullanılacak bir entegrenin veri sayfası dikkatle incelenmelidir. Şekil.0 MC408 in blok diyagramını, bacak bağlantısını ve tipik uygulamasını göstermektedir. MC408 in bir işlemsel yükselteç (op-amp) ve bir dirençle gerilime çevrilebilen akım çıkış vardır. u gerilim aşağıdaki formülden hesaplanabilir; ) R ( R V = V F 4 REF OUT öyle bir devrede 8-bitlik sayısal verilerin ( - 8 ) durumuna bağlı olarak 0-0V arasında analog çıkış gerilimi elde edilebilir. u çeviriciye 0V tam ölçekli çeviricide denilir.

239 SYISL TSRIM MS LS kım anahtarları I 0 (4) NC V ref (+) 4 5 V ref (-) R/2R Merdiven Kutuplama kımı Referans akım yükselteci (2) GND (3) MC V EE (3) NPN akım kaynağı çifti (6) Kompanzasyon (a) (b) Sayısal veri girişi GND +5V 3 V CC MC408 V EE R 4 R 5 I OUT 270pF Tipik Değerler V ref =0V R 4 =R 5 =5K R F =5K V ref R F V OUT -5V Çıkış gerilimi; V OUT V = R ref RF( V OUT =0V ile 9,96V arasında olacaktır ) (c) Şekil. MC408 D/ çevirici (a) lok diyagram (b) acak bağlantı şeması (c) Tipik uygulama 84

240 SYISL TSRIM MC408 gibi kullanışlı ve ucuz D/ çeviriciler, özel ses ve dalga biçimleri üretmede sıklıkla kullanılırlar.şekil. D/ çeviriciye ait test devresini göstermektedir. Devrede, sekiz-bitlik bir sayıcının çıkışları D/ çeviricinin veri girişlerine bağlanmıştır, sayma işlemi ile birlikte D/ çevirici çıkışlarında 255 basamaktan oluşan bir testere dişi dalga şekli görülecektir. Çıkış frekansı, sayıcının tetikleme sinyal frekansının 256 ya bölünmesi ile bulunabilir. +5V 0 KHz GND 3 V CC MC408 V EE 3 R 4 =5K 4 R 5 5 =5K 4 6 V ref =0V R F =5K V OUT 256 basamak +0V 0,ms OSİLOSKOP GİRİŞLER 0-5V 270pF Şekil. D/ çevirci test devresi.2.4 D/ Çeviricilerin Performans Karakteristikleri D/ çeviricilerde kullanılan performans karakteristikleri çözünürlük (resulation), doğruluk (accuracy), lineerlik (linearity), monotonluk (monotonicity) çıkış yerleşim zamanı (settling time) olarak adlandırılmaktadır. D/ çeviricilerde çözünürlük (resulation) giriş verisindeki bit sayısı ile belirlenir. Örneğin 4-bitlik bir çevirici için çözünürlük, 2 4 -, 5 de parçadır. Yüzde olarak değeri ( 5) 00 = %6, 67 olacaktır. Genel olarak çözünürlük n giriş verisindeki bir sayısını göstermek üzere 2 n - eşitliğinden bulunur. Çözünürlük dönüştürülen bit sayısını anlatmaktadır. Doğruluk (accuracy), D/ çeviricilerde kullanılan bir diğer karakteristiktir. Doğruluk beklenilen çıkışla, geçek çıkışın karşılaştırılmasıdır. Tam skala veya maximum çıkış geriliminin yüzdesi olarak ifade edilir. Eğer bir karşılaştırıcının tam skala 0V ve doğruluğu % 0, ise herhangibir çıkış için oluşabilecek maximum hata (0V) ( 0, 00 ), yani 0mV olacaktır. İdeal olarak bir D/ çeviricinin doğruluğu, en düşük değerlikli bitinin 2 si kadar olamalıdır. Örneğin sekiz bitlik bir çeviricide en düşük değerlikli bit tam skalda 256 da parçadır,yani / 256 = 0, 0039, %0,39 olark gösterilebilir. u durumda doğruluk yaklaşık olarak % 0, 2 olmalıdır. 85

241 SYISL TSRIM Lineerlik (linearity) hataları geçek çıkışın ideal düz çizgi çıkışından ne miktarda ayrıldığıdır. Kayma hatası (ofset error) diye adlandırılan özel bir durum, bütün girişler sıfır iken çıkışın sıfır olmadığı anlamına gelir. u hataya işlemsel yükselteç veya akım anaktarlarındaki sızıntı akımlar neden olabilir. Monotonluk (monotonicity), bir D/ çeviricinin bütün çevirme aralığı adımlaması sırasında adım kaçırmama veya geri adım atmama olarak tanımlanabilir. Çıkış yerleşim zamanı (settling time), giriş verisindeki herhangibir değişiklikten sonra çıkışın, son değerin / 2 en düşük değerli bitine (LS) yerleşinceye kadar geçen zaman olarak adlandırılır..3 NLOG-SYISL ÇEVİRİCİLER (/D CONVERTERS) nalog formdaki bir büyüklüğün, sayısal sistemler için anlaşılabilir olması için sayısal forma dönüştürülmesi gerekmektedir. u işlemi yapan devrelere analog-sayısal çevirici veya kısaca /D çevirici veya DC adı verilir. u işlem için bir çok yöntem kullanılmaktadır. u bölümde en çok kullanılan tipler anlatılacaktır..4. Paralel Karşılaştırıcı, Simultane (Flash) /D Çeviriciler nalog büyüklüklerin sayısal işaretlere dönüştürülmesinde kullanılan en kolay ve hızlı çevirici tipi Şekil.2 de gösterilen üç bitlik paralel karşılaştırıcı /D çeviricidir. +V REF =4V R V in + 3V - R + 2V - Kodlayıcı (Encoder) 3 2 D İkilik Çıkış R + D 0 V - R Şekil.2 Paralel karşılaştırıcı /D çevirici 86

242 SYISL TSRIM Devrede üç adet karşılaştırıcı, bir gerilim bölücü ve kodlayıcı (encoder) kullanılmıştır. Devredeki karşılaştırıcılar bir referans gerilimle(v REF ), analog giriş gerilimini (V in ) karşılaştırmak için kullanılır. Referans gerilimi tam ölçek yani maximum giriş gerilimidir. Karşılaştırıcının + girişindeki gerilim, - girişindeki referans geriliminden büyükse çıkış yüksektir.karşılaştırıcıların eşik gerilimleri bir gerilim bölücü ile ayarlanırken, analog giriş gerilimi ise karşılaştırıcıların + girişine paralel olarak uygulanmıştır. Devrede, uygulanan analog giriş geriliminin büyüklüğüne bağlı olarak ilgili karşılaştırıcıların çıkışları yükseğe çekilecektir.eğer giriş gerilimi V tan küçükse hiçbir karşılaştırıcı çıkışı yüksek olmaz. Giriş gerilimi -2V arasındaki bir değerde ise sadece en düşük eşik gerilimine sahip karşılaştırıcı çıkışı yükseğe çekilecek ve bu durumda kodlayıcı çıkışlarında görülen ikilik ifade D =0, D 2 = olacaktır. Giriş gerilimi 2-3V arasında ise. ve 2. karşılaştırıcı çıkışları yükseğe çekilecek ve çıkışta görülecek ikilik bilgi D =, D 0 =0 olacaktır. 3V un üzerindeki bir gerilim bütün karşılaştırıcı çıkışlarını yükseğe çekecek ve kodlayıcı çıkışlarında görülen ikilik ifade D =, D 0 = olacaktır. şağıda Tablo. Giriş gerilimlerine bağlı olarak çıkışları göstermektedir. nalog giriş Encoder girişler İkilik giriş V in 3 2 D D 0 0- Volt Volt Volt Volt Tablo. Genel olarak bu devrelerde kullanılacak karşılaştırıcı sayısı, n bitlik binary kod için 2 n - dir. Örneğin üç bitlik ikilik (binary) kod için kullanılacak karşılaştırıcı sayısı 2 3 -=7, dört bitlik ikilik (binary) kod için kullanılacak karşılaştırıcı sayısı 2 4 -=5 olmalıdır. u fazla sayıdaki karşılaştırıcı sayısı paralel karşılaştırıcılı /D çeviricilerin en büyük dezavantajıdır. u tip karşılaştırıcıların en önemli avantajı hızı karakteristiğidir. Giriş gerilimine bağlı olarak üretilen sayısal çıkış, devredeki elemanların yayılım gecikmesi (propagation delay) süresi sonrasında hazırıdır. u nedenle bu tip /D çeviricilerin tanımlanması için flaş ismi kullanılmaktadır. 87

243 SYISL TSRIM +V REF =8V KΩ 7V + V in KΩ - 6V KΩ + - Öncelikli Kodlayıcı (Priority Encoder) 5V KΩ + - I 7 I V + - KΩ 3V + KΩ - 2V + - KΩ V + - KΩ I 5 I 4 I 3 I 2 I I 0 EN Örnekleme Sinyali 2 0 İkilik (inary) Çıkışlar Şekil.3 Üç bitlik paralel karşılaştırıcılı /D çevirici Şekil.3 Üç bitlik paralel karşılaştırıcılı /D çevirici devresinin göstermektedir. Devrede yedi adet karşılaştırıcı,gerilim bölücü ve 7448 Decimal/inary öncelikli kodlayıcı (priority encoder) kullanılmıştır. Örnekleme sinyali, lojik-0 da aktif olan yetkilendirme girişine bağlanarak giriş geriliminin farklı zamanlarda örneklenerek sayısal karşılığının bulunması sağlanmıştır..3.2 Tek Rampalı veya Tek Eğimli (Single Slope) /D Çeviriciler /D çevirimde kullanılan bir diğer yöntem lineer rampa kaynağı, karşılaştırıcı ve sayıcılardan oluşmuş tek rampalı veyatek eğimli /D çeviricilerdir. Lineer rampa kaynağı, değişmeyen eğimli bir referans voltajının sağlanması için kullanılır. Şekil.4 tek rampalı veya tek eğimli /D çevirici devresini göstermektedir. 88

244 SYISL TSRIM V nalog Giriş TetiklemeSinyali (CP) + - t Rampa kaynağı Reset Zamanlama ve kontrol Reset CP CD veya inary Sayıcı Yetkilendirme EN Mandallar (Latches) Kod çözücü/sürücü Şekil.4 Tek rampalı veya tek eğimli /D çevirici Çevirimin başlangıcında sayıcı reset, rampa kaynağı çıkışı 0V yapılır. Karşılaştırıcının + girişine uygulanan analog giriş gerilimi, girişinden büyük olduğundan çıkış yükseğe çekilecektir. u durumda rampa kaynağı tarafından rampa üretilmeye başlanacak, VE kapısının çıkışında tetikleme sinyali görüleceğinden sayıcı sayma işlemine başlayacaktır. u işlem rampa kaynağı tarafında üretilen rampa geriliminin, analog giriş geriliminden büyük olmasına kadar devam edecektir. öylece karşılaştırıcı çıkış alçağa çekilecek, VE kapısının çıkışı lojik-0 olacak ve tetikleme sinyali gitmeyen sayıcı sayma işlemini bitirecektir. Kontrol devresi tarafından yetkilenen mandallar sayıcı verilerini saklayacaktır..3.3 Çift Rampalı veya Çift Eğimli (Dual Slope) /D Çeviriciler Şekil.5 çift eğimli (dual-slope) /D çeviricinin blok diyagramını göstermektedir. Devre giriş referans gerilimini seçen bir anahtar ve karşılaştırıcı girişlerindeki ters bağlantı dışında tek eğimli (single-slope) devreye çok benzemektedir. 89

245 SYISL TSRIM nalog giriş (V in ) C TetiklemeSinyali (CP) -V REF R - + İntegral alıcı (rampa kaynağı) - + Reset R CP CD veya inary Sayıcı Kontrol devresi EN Mandallar (Latches) inary veya CD çıkışlar Şekil.5 Çift eğimli (dual-slope) /D çevirici Devrede rampa kaynağı olarak bir integral alıcı devre kullanılmıştır. İşlemsel kuvvetlendiricinin eviren girişi, evirmeyen giriş tarafından varsayılan toprakta tutulur. Giriş ucuna uygulanan bir gerilim, direnç üzerinden sabit bir akım akmasını sağlayacaktır. u akım yüksek empedansa sahip işlemsel yükselteç içinden akamayacağından, kondansatör sabit bir akımla şarj olacaktır. Sabit akım ile şarj edilen kondansatörün uçlarındaki gerilim bir lineer rampadır. aşlangıçta sayıcının silme(reset), karşılaştırıcı çıkışının 0V olduğunu kabul edelim. Giriş anahtarı analog giriş gerilimine bağlandığında (Şekil.6 a), integral alıcı devrenin girişlerindeki pozitif gerilim, çıkışlarındaki gerilimin bir negatif rampa olmasına sebep olacaktır. Karşılaştırıcının girişindeki negatif gerilim, çıkışın pozitif olmasını sağlar, VE kapısının çıkışında tetikleme sinyali görülmesini sağlar. Sayıcı sayma işlemine başlar. Sayıcının bir miktar sayma işlemini gerçekleştirmesi için integral alıcı devre tarafından negatif rampa üretilir. Sayıcı bu sabit miktara ulaşınca kontrol devresi sayıcıları sıfırlar ve giriş anahtarının negatif referans gerilimine çevirerek, bu geriliminin integral alıcı devrenin girişine uygulanmasını sağlar (Şekil.6 b). Girişteki bu negatif gerilim integral alıcı devrenin çıkışında pozitif bir rampa görülmesini sağlar. Karşılaştırıcı çıkışı yükseğe çekileceğinden sayıcı tekrar sayma işlemine başlatacaktır. İntegral alıcı devrenin 0V un hemen üzerine ulaştığı anda karşılaştırıcı çıkış alçağa çekilecek, kontrol devresi tarafından bu geçiş algılanarak, sayıcı çıkışlarının mandallara yüklenmesini sağlayacaktır(şekil.6 c). Mandallarda saklanan sayım miktarı giriş gerilimi ile orantılıdır. t 2 = V in Çift eğimli (dual-slope) /D çeviricilerin avantajları, doğruluğu, devre elemanlarında sıcaklıktan oluşan değişimlerden etkilenmemesi, alçak maliyetidir. Dezavantajları ise hızlarının yavaş oluşudur. t V ref 90

246 SYISL TSRIM V in I C + - CP -V REF R - + t - + Lojik- Reset R CP CD veya inary Sayıcı -V Kontrol devresi EN Mandallar (Latches) (a) Sabit zaman aralığı, negatif rampa (sayıcı belirlenen süre boyunca sayma işlemini gerçekleştirecektir) inary veya CD çıkışlar V in C + - CP -V REF R Lojik- Reset R CP CD veya inary Sayıcı Kontrol devresi EN Mandallar (Latches) (b) Sayıcının sayma işlemini bitirmesi ile kontrol devresi S anahtarının konum değiştirmesini sağlar inary veya CD çıkışlar V in I C + - CP -V REF R - + t - + Reset R CP CD veya inary Sayıcı -V Kontrol devresi EN Mandallar (Latches) inary veya CD çıkışlar (c) İntegral alıcı devre çıkışı pozitif rampa, sayıcı tekrar sayma işlemine başlayacak. Rampa 0V olduğu anda sayıcı duracak ve bilgi mandallara yüklenecektir Şekil.6 9