T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

Benzer belgeler
TURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI. Deney 5 Flip Flop Devreleri

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

BÖLÜM 8 - MULTİVİBRATÖRLER VE FLİP FLOPLAR (FLİP-FLOPS) İÇERİK:

18. FLİP FLOP LAR (FLIP FLOPS)

Deney 2: Flip-Floplar

BÖLÜM 8 MANDAL(LATCH) VE FLİP-FLOPLAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır

ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY RAPORU. Deney No: 3 FF Devreleri

DENEY 5 RS FLİP-FLOP DENEYLERİ

Bölüm 7 Ardışıl Lojik Devreler

Bölüm 4 Ardışıl Lojik Devre Deneyleri

DENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI

NECMETTİN ERBAKAN ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY FÖYÜ

Deney 3: Asenkron Sayıcılar

Teorik Bilgi DENEY 7: ASENKRON VE SENKRON SAYICILAR

Temel Flip-Flop ve Saklayıcı Yapıları. Mikroişlemciler ve Mikrobilgisayarlar

Bölüm 4 Ardışıl Lojik Devre Deneyleri

SAYICILAR. Tetikleme işaretlerinin Sayma yönüne göre Sayma kodlanmasına göre uygulanışına göre. Şekil 52. Sayıcıların Sınıflandırılması

BÖLÜM 9 (COUNTERS) SAYICILAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır

BLM 221 MANTIK DEVRELERİ

BM217 SAYISAL TASARIM DERSİ LABORATUVAR DENEYLERİ

ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 4 DENEYİN ADI: JK, RS, T VE D TİPİ FLİP-FLOPLARIN İNCELENMESİ

BSE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits)

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

T.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1

EEM122SAYISAL MANTIK SAYICILAR. Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol

DENEY 2- Sayıcılar. 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi.

SAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı

1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek.

Multivibratörler. Monastable (Tek Kararlı) Multivibratör

SAYISAL UYGULAMALARI DEVRE. Prof. Dr. Hüseyin EKİZ Doç. Dr. Özdemir ÇETİN Arş. Gör. Ziya EKŞİ

DENEY 8- Flip Flop ve Uygulamaları. Amaç: - Flip Flop çalışma mantığını kavramak

Bu deney çalışmasında kombinasyonel lojik devrelerden decoder incelenecektir.

DENEY 2- Sayıcılar ve Kaydırmalı Kaydediciler

ARDIŞIL DEVRELER SENKRON ARDIŞIL DEVRELER

Y.Doç.Dr.Tuncay UZUN 6. Ardışıl Lojik Devreler 2. Kombinezonsal devre. Bellek. Bellek nedir? Bir bellek şu üç önemli özelliği sağlamalıdır:

Deney 6: Ring (Halka) ve Johnson Sayıcılar

ARDIŞIL DEVRELER (Sequential Circuits)

Deney 5: Shift Register(Kaydırmalı Kaydedici)

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

BÖLÜM 2 SAYI SİSTEMLERİ

Bir devrede bellek elemanı olarak kullanılmak üzere latch leri inceledik.

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

TEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI

Ders Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans:

Sayıcılar n bitlik bir bilgiyi tutmanın yanısıra her saat çevriminde tuttukları değeri artıran veya azaltan ardışıl devrelerdir.

T.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü

7.Yazmaçlar (Registers), Sayıcılar (Counters)

Tek kararlı(monostable) multivibratör devresi

Makine Mühendisliği İçin Elektrik-Elektronik Bilgisi. Sayısal Elektronik

KENAR TETİKLEMELİ D FLİP-FLOP

Bölüm 4 Aritmetik Devreler

(I) şimdiki. durum (S) belleği. saat. girşi

SAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ

ArĢ. Gör. Mehmet Zeki KONYAR ArĢ. Gör. Sümeyya ĠLKĠN

T.C. BOZOK ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ LOJĐK DEVRELER LABORATUARI DENEY FÖYÜ

BÖLÜM 9 - SENKRON SIRALI / ARDIŞIL MANTIK DEVRELERİ (SYNCHRONOUS SEQUENTİAL LOGİC)

Deney 6: Ardışıl Devre Analizi

Bir devrede bellek elemanı olarak kullanılmak üzere tutucuları inceledik.

ARDIŞIL DEVRELER. Çıkışlar. Kombinezonsal devre. Girişler. Bellek

UYGULAMA 1 24V START CPU V LO. Verilen PLC bağlantısına göre; START butonuna basıldığında Q0.0 çıkışını aktif yapan PLC programını yazınız.

BÖLÜM 10 KAYDEDİCİLER (REGİSTERS) SAYISAL TASARIM. Bu bölümde aşağıdaki konular anlatılacaktır

İnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü

ÖĞRENME FAALİYETİ-2 ÖĞRENME FAALİYETİ-2 2. MULTİVİBRATÖRLER

1. Direnç değeri okunurken mavi renginin sayısal değeri nedir? a) 4 b) 5 c) 1 d) 6 2. Direnç değeri okunurken altın renginin tolerans değeri kaçtır?

TEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI

25. Aşağıdaki çıkarma işlemlerini doğrudan çıkarma yöntemi ile yapınız.

MUNZUR ÜNİVERSİTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUVARI

MANTIK DEVRELERİ HALL, 2002) (SAYISAL TASARIM, ÇEVİRİ, LITERATUR YAYINCILIK) DIGITAL DESIGN PRICIPLES & PRACTICES (3. EDITION, PRENTICE HALL, 2001)

(VEYA-DEĞİL kapısı) (Exlusive OR kapısı) (Exlusive NOR kapısı)

ÖĞRENME FAALİYETİ-2 2. MULTİVİBRATÖRLER

DENEY 1a- Kod Çözücü Devreler

SELÇUK ÜNĠVERSĠTESĠ MÜHENDĠSLĠK-MĠMARLIK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ LOJĠK DEVRE TASARIM DERS NOTLARI

Bölüm 2 Kombinasyonel Lojik Devreleri

KMU MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRELER II LABORATUVARI DENEY 1 TOPLAYICILAR - ÇIKARICILAR

DENEY 2-5 Karşılaştırıcı Devre

BOOLEAN İŞLEMLERİ Boolean matematiği sayısal sistemlerin analizinde ve anlaşılmasında kullanılan temel sistemdir.

LOJİK DEVRELER-I IV. HAFTA DENEY FÖYÜ

ELEKTRĐK MOTORLARI SÜRÜCÜLERĐ EELP212 DERS 05

1. DENEY-1: DİYOT UYGULAMALARI

DENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi

SAYICILAR (COUNTERS) ASENKRON SAYICILAR 2 BİT ASENKRON SAYICI

Ardışıl Devre Sentezi (Sequential Circuit Design)

BİLİŞİM TEKNOLOJİLERİ

6. DİJİTAL / ANALOG VE ANALOG /DİJİTAL ÇEVİRİCİLER 1

KIRIKKALE ÜNİVERSİTESİ

Mikroişlemcili Sistemler ve Laboratuvarı

Yazılan programın simülasyonu için; (A<B), (A>B) ve (A=B) durumunu sağlayacak 2 şer tane değeri girerek modelsimde oluşan sonuçları çiziniz.

DENEY 21 IC Zamanlayıcı Devre

ELEKTRİK-ELEKTRONİK TEKNOLOJİSİ

BİL 264 Mantıksal Devre Tasarımı ELE 263 Sayısal Sistem Tasarımı Öğretim Yılı Yaz Dönemi 2. Ara Sınav Adı Soyadı Öğrenci Numarası Bölümü

5. LOJİK KAPILAR (LOGIC GATES)

LOJİK DEVRELER-I IV. HAFTA DENEY FÖYÜ

SAYISAL TASARIM Derin

DENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER

Bölüm 3 Toplama ve Çıkarma Devreleri

SAYI SİSTEMLERİ ve BOOLE CEBİRİ 1+1=1 ÖĞR.GÖR. GÜNAY TEMÜR - TEKNOLOJİ F. / BİLGİSAYAR MÜH.

Röle Ters röle Set rölesi Reset rölesi

T.C. MİLLÎ EĞİTİM BAKANLIĞI BİLİŞİM TEKNOLOJİLERİ SAYICILAR 523EO0044

BAHAR DÖNEMİ MANTIK DEVRELERİ LABORATUVARI DENEY FÖYÜ BALIKESİR ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ

Transkript:

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ 1

7. HAFTA Flip-Floplar RS Flip Flop, Tetiklemeli RS Flip Flop, JK Flip Flop, D Tipi Flip Flop, T Tipi Flip Flop Tetikleme Çeşitleri FF larda Asenkron Girişler FF Durum Geçiş Tabloları 2

Devreye çalışma gerilimi uygulandığı sürece durumunu ve buna bağlı olarak çıkışındaki değeri devamlı olarak koruyabilen devreler, "Flip-Flop" olarak adlandırılır ve "FF" harfleri ile sembolize edilir. Lojik kapılarla oluşturulan flip-flop lar, lojik devrelerde kullanılan en önemli bellek elemanlarıdır. Flip-flop ları oluşturan lojik kapılar normalde kendi başlarına bilgi saklama kapasitesine sahip değillerdir. Ancak, birkaç tane kapı devresi bilgi saklama işlemi oluşturacak şekilde bağlanarak bilgi saklama kapasitesi oluşturulabilir. Bir bitlik bilgi saklama yeteneğine sahip flip-flop devrelerinde, biri saklanan bilginin (bitin) normal değerine, diğeri tümleyen değerine sahip iki çıkış bulunur.

Flip-Flop devresi, Q ve Q' olarak isimlendirilen ve birbirinin tersi olan iki çıkışa sahiptir. Ancak Flip-flop çıkışı denildiğinde Q çıkışı referans alınır. Girişler FLIP FLOP FF Çıkışlar Q (Normal Çıkış) Q (Terslenmiş Çıkış) Girişlerin durumu FF çıkış konumunu belirler. Çıkış yalnızca Lojik 0 veya Lojik 1 olabilir. FF nin çıkış durumunu değiştirmek için, girişin tetiklenmesi gerekir. FF nin çıkışını değiştiren tetikleme darbesinin sona ermesinden sonra, FF nin çıkışı konumunu korur. Bu durum FF nin bellek özelliği göstermesini sağlar. Diğer bir deyişle, tetikleme sinyali ile FF nin durumu değiştirilmediği sürece FF durumunu sonsuza kadar koruyabilir.

RS FLIP FLOP DEVRESİ FLIP-FLOP DEVRELERİ ve ÇEŞİTLERİ İki çıkışa sahip FF de, iki farklı çıkış durumu bulunmaktadır. Q=0 (ve Q'=1) durumu, çıkış 0 veya reset-sıfırla durumu olarak tanımlanır. Q=1 (ve Q'=0) durumu, çıkış 1 veya set-kur durumu olarak adlandırılır. Bu durumda, FF nin çıkışında Q=0 olmasını sağlayan girişi Reset-R, çıkışın Q=1 durumunu oluşturan girişi ise Set-S olarak düşünülebilir. Çıkışların birbirinin tersi olduğu bu durumlar, normal çalışma durumları olarak kabul edilir. FF girişlerinin set-kur (S) ve reset-sil (R) olarak isimlendirilmesi ile, R-S FF olarak adlandırılan FF türü ortaya çıkar. RS tipi FF; Q=1 (ve Q'=0) iken set (kurma), Q=0 (ve Q'=1) olduğunda ise reset (silme)durumundadır. Girişler R Çıkışlar Q (Normal Çıkış) RS FF S Q (Terslenmiş Çıkış)

RS FLIP FLOP DEVRESİ FLIP-FLOP DEVRELERİ ve ÇEŞİTLERİ Temel FF devresi, iki VEDEĞİL veya iki VEYADEĞİL kapısı ile gerçekleştirilebilir. VEDEĞİL kapılarıyla yapılan devreye VEDEĞİL latch veya latch, VEYADEĞİL kapıları kullanılarak oluşturulan devreye ise VEYADEĞİL latch denir. latch devresinde kapı çıkışları diğerinin girişine çapraz şekilde bağlanmıştır. VEYADEĞİL kapısının girişlerinden birisinin 1 olması, çıkışının 0 olması için yeterlidir. Girişlere S=0, R=1 uygulanması durumunda, Q=0 ve Q'=1 olur. Girişlere S=1, R=0 uygulanması durumunda, Q=1 ve Q'=0 olur Girişlere S=1, R=1 uygulanması tanımsız bir durum oluşturur istenmez. Girişlere S=0, R=0 durumunda, Çıkışta her hangi bir değişim olmaz, çıkışlar bir önceki durumu korur. GİRİŞLER ÇIKIŞLAR S R Q Q 0 0 Önceki çıkışlar muhafaza edilir. 0 1 0 1 1 0 1 0 1 1 Kullanılmaz.

RS FLIP FLOP DEVRESİ FLIP-FLOP DEVRELERİ ve ÇEŞİTLERİ VEDEĞİL kapıları ile oluşturulan FF devresinde VEDEĞİL kapısının girişlerinden biri 0 olduğu durumda çıkış 1 değerini alır. Girişlere S=0, R=1 uygulanması durumunda, Q=1 ve Q'=0 olur. Girişlere S=1, R=0 uygulanması durumunda, Q=0 ve Q'=1 olur Girişlere S=1, R=1 uygulanması durumunda, Çıkışta her hangi bir değişim olmaz, çıkışlar bir önceki durumu korur. Girişlere S=0, R=0 uygulanması tanımsız bir durum oluşturur istenmez. Q=0 oluşmasını sağlayan işlem, sıfırlama-(resetting) olarak, Q=0 durumu ise sıfır (reset) durumu olarak isimlendirilir. FF devresinde S=1 olması ile oluşan Q=1 durumu; 'kurma (set) durumu', Q=1 olmasını sağlayan işlem ise 'kurma(setting) olarak isimlendirilir. GİRİŞLER ÇIKIŞLAR S R Q Q 0 0 Önceki çıkışlar muhafaza edilir. 0 1 0 1 1 0 1 0 1 1 Kullanılmaz. 1 2

TETİKLEMELİ RS FLIP FLOP DEVRESİ FF nin konumunun değiştirilmesi işlemi, tetikleme olarak adlandırılır. Tetikleme girişinin bulunmadığı, FF durumlarının kontrol girişlerindeki bilginin değişmesi anında değiştiği FF ler Asenkron FF ler olarak isimlendirilir. Tetikleme girişine sahip ve FF nin durumunun tetikleme girişinden uygulanan sinyale bağlı olarak değiştiği FF ler Senkron FF ler olarak tanımlanır. Senkron sistemlerde herhangi bir çıkış, tetikleme sinyali (clock - saat) olarak isimlendirilien kare veya dikdörtgen sinyallerle değiştirilir. Tetikleme sinyali olarak kullanılan sinyalin aktif durum (kenar) değişimi 0 dan 1 e ise buna pozitif kenar değişimi (positive going transition- PGT), aktif durum değişimi 1 den 0 a doğru ise negatif kenar değişimi (NGT) adı verilir. Girişler R Tetikleme Girişi (clk) S FLIP FLOP FF Çıkışlar Q (Normal Çıkış) Q (Terslenmiş Çıkış)

TETİKLEMELİ RS FLIP FLOP DEVRESİ Tetikleme girişinin eklenmesiyle senkron ardışıl devre durumuna gelen R-S FF devresinde, kontrol (R-S) girişlerinin değişmesi çıkışları hemen değiştiremez. Çıkışların değişmesi, tetikleme girişine uygulanan işarete bağımlıdır. Tetiklemeli RS FF ler, RS FF devresinin girişlerine kapı devreleri eklemek suretiyle elde edilir. Tetikleme girişi eklenmiş R-S FF devresinin sembolü ve VEDEĞİL kapılarıyla tetikleme girişi oluşturulması işlemi aşağıda görülmektedir. Yapılan işlem, RS FF nin girişlerine 3. giriş oluşturacak şekilde VEDEĞİL kapıları bağlanmasıdır. Tetiklemeli RS Flip Flop Sembolü VEDEĞİL giriş tetiklemeli RS Flip Flop Oluşturulması

TETİKLEMELİ RS FLIP FLOP DEVRESİ Senkronize kontrol girişleri olarak isimlendirilen R ve S girişlerinin, Clk sinyali yardımıyla FF nin çıkış durumunu belirler. Negatif tetiklemeli FF lerde oluşan doğruluk tablosu, pozitif kenar tetiklemeli R-S FF lerin aynısıdır. Tek fark; durum değişmesini sağlayan işaretin 1 den 0 a giderken FF nin konumunu değiştirmesidir. GİRİŞLER ÇIKIŞ S R CLK Q 0 0 Q 0 0 1 0 1 0 1 1 1 Belirsiz Değişiklik yok.

TETİKLEMELİ RS FLIP FLOP DEVRESİ RS FF lerin, tetikleme işleminden beklenen işlemleri gerçekleştirmemesi nedeni ile RS FF ler tetiklemesiz asenkron ardışıl devrelerde kullanılır. Tetikleme işleminin bulunduğu devrelerde ise Tetiklemeli FF olarak D ve JK Flip-Flop lar ve özellikle daha basit yapıda olması nedeni ile D FF ler tercih edilmektedir. FF doğruluk tablosunda Q çıkışı olarak belirtilen değerler, FF nin bulunulan andaki durumunu gösterir. S = 0 ve R = 0 durumunda flip flop çıkışı mevcut konumu koruma özelliğine sahiptir. Çıkış sinyalinde değişiklik olmaz. S = 1 ve R = 1 durumu RS FF devresi için belirsiz durumu gösterir. Kullanılmayan bir durumdur. S ve R girişlerinin mümkün olan kombinasyonlarına tetikleme sinyali uygulanması durumunda oluşan yeni çıkış durumları, 'Q (t+1) durumu' olarak isimlendirilir.

JK FLIP FLOP DEVRESİ FLIP-FLOP DEVRELERİ ve ÇEŞİTLERİ J-K Flip-Flop, RS FF lerin belirsizlik durumunu ortadan kaldırmak amacıyla geliştirilmiş FF çeşididir. J ve K girişleri FF i kurmak ve silmek için S ve R girişleri gibi davranır. J girişinin S ye, K girişinin R ye denk geldiği J-K FF lerde; J = K = 1 durumunda, tetikleme sinyalinin her pozitif kenarı ile çıkış bir önceki durumun tersi değerini alır. Yani Q=1 ise 0 a, Q=0 ise 1 e geçiş olur. Bu işlem, toggle (ters çevirme) olarak isimlendirilir. Bu işlemin devamlı gerçekleştirilmesi için, J=1 ve K=1 durumunda bırakılır. Girişler Çıkışlar GİRİŞLER ÇIKIŞ J Q J K CLK Q CLK K FLIP FLOP FF Q 0 0 Q 0 0 1 0 1 0 1 1 1 Toggle

JK FLIP FLOP DEVRESİ FLIP-FLOP DEVRELERİ ve ÇEŞİTLERİ Q=0 iken, J=K=0 girişlerinin uygulanması ile çıkış bir önceki durumun aynısı olur. Bu durum Q(t+1) = Q(t) şeklinde özetlenebilir. J=0, K=1 durumunda Q=0 ve J=1, K=0 durumunda Q=1 değerini alır. J=0 ve K=1 durumunda tetikleme sinyali ile FF nin Q=0 değerini alması durumu, Reset olarak tanımlanır. J=1 ve K=0 durumunda tetikleme sinyali ile FF nin Q=1 değerini alması durumu ise, Set olarak tanımlanır.

DATA FLIP FLOP DEVRESİ (D Tipi Flip Flop) Temel RS FF den üretilen diğer bir FF çeşidi, tek bir senkron kontrol girişine sahip olan D (Data) tipi FF devresidir. Q çıkışı tetikleme sinyalinin gelmesi ile D kontrol girişinin sahip olduğu değeri alır. Giriş durumu değişmeden devam ettiği sürece, Clk sinyalinin durumu değişse bile Q çıkışı değerini korur. Burada, Q çıkışının yalnızca tetikleme sinyalinin pozitif kenarlarında durum değiştirdiği unutulmamalıdır. Girişler Çıkışlar D CLK FLIP FLOP FF Q GİRİŞLER ÇIKIŞ D CLK Q 0 0 Q 1 1

DATA FLIP FLOP DEVRESİ (D Tipi Flip Flop) D tipi FF devresi, RS FF nin girişine DEĞİL kapısı bağlanarak elde edilebilir. Eklenen DEĞİL kapısı, hem RS FF lerde belirsiz durum oluşturan R=S=1 durumunu ortadan kaldırır, hem de çıkışın D girişini takip etmesini sağlar. Q = 0, veya Q = 1 durumunda, D = 0 iken, Clk sinyalinin gelmesi ile çıkış Q = 0 değeri olur. D = 1 iken, Clk sinyalinin gelmesi ile çıkış Q = 1 değeri olur.

TOGGLE FLIP FLOP DEVRESİ (T Tipi Flip Flop) J-K FF nin girişlerinin birleştirilip tek giriş olarak kullanılmasıyla oluşan devre, Toggle FF (T tipi FF) olarak isimlendirilir. Toggle, durumdan duruma geçme demektir. T tipi FF de; T=0 iken, tetikleme sinyalinin uygulanmasıyla sahip olunan çıkışın korunması sağlanır. T tipi FF de; T=1 iken, tetikleme sinyalinin uygulanmasıyla sahip olunan çıkışın terslenmiş hali elde edilir. Girişler Çıkışlar T CLK FLIP FLOP FF Q GİRİŞLER ÇIKIŞ T CLK Q 0 Değişiklik yok. Q 1

TOGGLE FLIP FLOP DEVRESİ (T Tipi Flip Flop) T = 0 durumunda, Q = 0 iken, Clk sinyalinin gelmesi ile çıkışta Q = 0 değeri korunur. Q = 1 iken, Clk sinyalinin gelmesi ile çıkışın Q = 1 değeri korunur. T = 1 durumunda, Q = 0 iken, Clk sinyalinin gelmesi ile çıkış terslenir, Q = 1 elde edilir. Q = 1 iken, Clk sinyalinin gelmesi ile çıkış terslenir, Q = 0 elde edilir.

TETİKLEME SİNYALİ VE FF LERDE TETİKLEME FF lerin tetikleme girişine uygulanan kare veya dikdörtgen şeklindeki sinyaller, tetikleme sinyali / palsı olarak adlandırılır. Diğer bir değişle; bir ardışıl devrenin durumunu değiştirip yeni bir duruma geçmesi için (bir sonraki durum) dışarıdan uygulanan uyarma işaretine tetikleme sinyali denir. FF lerdeki tetikleme işlemi, tetikleme sinyalinin durum değişimi veya 0/1 seviyeleri sırasında gerçekleşir. FF devresini etkileyen sinyalin değişim yönü, FF sembolü üzerinde belirtilir. FF sembolündeki > işareti, tetikleme sinyalinin 0 dan 1 e geçişi sırasında FF girişlerinin etkili olacağını gösterir. > işaretinin önündeki daire ( o ) bulunması, FF nin düşen kenar ile tetikleneceğini gösterir.

TETİKLEME SİNYALİ VE FF LERDE TETİKLEME FF devresi, tetikleme sinyalinin pozitif kenarında tetikleniyorsa pozitif kenar tetiklemeli, sinyalin negatif kenarında tetikleniyorsa negatif kenar tetiklemeli devre olarak tanımlanır. Tetikleme işlemi sinyalin 1 seviyesinde gerçekleşiyorsa, pozitif seviye tetiklemeli, sinyalin 0 seviyesinde gerçekleşiyorsa negatif seviye tetiklemeli devre olarak adlandırılır. Pozitif Kenar Tetikleme Negatif Kenar Tetikleme Pozitif Seviye Tetikleme Negatif Seviye Tetikleme

TETİKLEME SİNYALİ VE FF LERDE TETİKLEME FF devrelerine tetikleme sinyali anahtar yardımıyla uygulanırsa, anahtarın kapatılması ve açılması sırasında, anahtarın mekaniksel yapısı nedeniyle sıçramalar oluşur. Tetikleme sinyalinde meydana gelen sıçramalar, senkronizasyonlu devrelerde karışıklıklara neden olabilir. Çünkü kısa süreli seri palslar, sistemin çalışmasına etki eden parazitler oluşturulabilir. Parazitlerin oluşması olayı, Sıçrama Olayı (Bouncing) olarak adlandırılır. Parazitlerin oluşmasını engellemek için yapılan işlem ise, anahtarlı sıçrama önleme (Switch Debouncing) diye tanımlanır.

FLIP FLOP DEVRELERİNDE ASENKRON GİRİŞLER Buraya kadar incelenen RS, JK, D ve T tipi Flip-Flop ların sahip oldukları girişler, kontrol girişleri veya senkronize girişler olarak isimlendirilir. Bu girişler, tetikleme girişi (Clk) ile ilişkili olarak çalışırlar. Bununla beraber tetiklemeli FF lerin çoğu, senkronize girişler ve tetikleme girişi ile bağımsız olarak çalışan bir veya daha fazla asenkron girişe sahiptir. Asenkron girişler, FF nin çıkış durumunu 1 konumuna getiren set işlemi veya çıkışın durumunu 0 konumuna getiren reset işlemi için kullanılır. Set ve reset işlemleri yapan asenkron girişler, diğer girişlere göre daha üstündürler ve diğer girişlerin durumuna bakmaksızın FF nin çıkış durumunu belirlerler. Asenkron girişlerin fonksiyonu bütün FF lar için aynı olduğundan bu girişlerin etkisi sadece JK FF üzerinde anlatılacaktır. JK FF ta CLEAR ve PRESET. olmak üzere iki adet asenkron giriş vardır. Clear ve preset birer küçük daire aracılığı ile FF a bağlanır. Bunun anlamı şudur: Clear ve preset lojik 0 olduğunda görevini yerine getirir (aktif olur).

FLIP FLOP DEVRELERİNDE ASENKRON GİRİŞLER Negatif kenar tetiklemeli bu devrede, devrenin normal çalışması sırasında Clear ve preset girişleri lojik 1 yapılır. Preset=0 olması durumunda, diğer girişlerin durumuna bakılmaksızın FF çıkışı Q=1 değerini alır. Clear=0 olması durumunda ise, diğer girişlerin durumuna bakılmaksızın FF nin çıkışı Q=0 değerini alır. Clear ve preset girişlerine belirsiz bir çıkışa neden olacağından aynı anda 0 uygulanmamalıdır. ASENKRON GİRİŞLER SENKRON GİRİŞLER ÇIKIŞ J K CLK Q 1 1 0 0 1 1 0 1 0 1 1 1 0 1 1 1 1 1 1 0 X X 0 0 1 X X 1 0 0 X X Kullanılmaz.

FLIP FLOP DEVRELERİNDE DURUM GEÇİŞ TABLOLARI Lojik devre tasarımı sırasında, flip flop durumlarında gerekli değişmeyi sağlayacak giriş değişkenlerini belirlemek önemlidir. Bunun için doğruluk tablolarından faydalanılır. Flip flopların istenilen çıkış değerini verebilmesi için hangi giriş değerine sahip olması gerektiğini belirtmek için kullanılan tabloya flip flop geçiş tablosu denir. GİRİŞLER ÇIKIŞ GİRİŞLER ÇIKIŞ S R J K 0 0 0 1 0 1 0 1 1 1 Kullanılmaz 0 0 0 1 0 1 0 1 1 1 GİRİŞ ÇIKIŞ GİRİŞ ÇIKIŞ D T 0 0 1 1 0 1 Flip flop doğruluk tabloları

FLIP FLOP DEVRELERİNDE DURUM GEÇİŞ TABLOLARI Tablolarda Q (t) ve Q (t+1) ifadeleri sırasıyla mevcut durumu ve istenilen sonraki durumu gösterir. Mevcut durumdan sonraki duruma geçiş sırasında, dört farklı giriş durumundan biri oluşabilir. Dört farklı geçiş işlemi için gerekli giriş değerlerini gösteren bilgiler durum geçiş tablosundan alınabilir. Durum geçiş sırasında, giriş değerlerinin önemli olmadığı durumlar fark etmezlik olarak ifade edilir ve X veya d ile gösterilir. X ile ifade edilen bilginin 1 veya 0 olmasında bir farklılık yoktur.

FLIP FLOP DEVRELERİNDE DURUM GEÇİŞ TABLOLARI RS FLIP FLOP DURUM GEÇİŞ TABLOSU 0 konumundaki çıkışın durumunu 0 olarak korunması için S=0 olmalı R ye uygulanacak bilginin önemi yoktur. Bu nedenle, geçiş tablosuna S=0, R=X değerleri yazılabilir. FF in 0 dan 1 durumuna geçmesi isteniyorsa; S=1 ve R=0 olmalıdır. FF in 1 den 0 durumuna geçmesi isteniyorsa; S=0 ve R=1 olmalıdır. 1 konumundaki çıkışın durumunu 1 olarak korunması için R=0 olmalı S ye uygulanacak bilginin önemi yoktur. GİRİŞLER ÇIKIŞ S R 0 0 0 1 0 1 0 1 1 1 Kullanılmaz RS FF Doğruluk Tablosu DURUM GEÇİŞLERİ GİRİŞLER S R 0 0 0 X 0 1 1 0 1 0 0 1 1 1 X 0 RS FF Durum Geçiş Tablosu S=0, R=0 veya S=0, R=1 S=0, R=0 veya S=1, R=0

FLIP FLOP DEVRELERİNDE DURUM GEÇİŞ TABLOLARI JK FLIP FLOP DURUM GEÇİŞ TABLOSU Mevcut ve yeni durumun 0 olması isteniyorsa; J=0, K=X uygulanmalı. Mevcut ve yeni durumun 1 olması isteniyorsa; J=X, K=0 uygulanmalı. Çıkışın 0 dan 1 e değişmesi isteniyorsa; J=1 olmalı, K ya uygulanacak değerin önemi yoktur (K=X). Çıkışın 1 dan 0 a değişmesi isteniyorsa; K=1 olmalı, J ye uygulanacak değerin önemi yoktur (J=X). GİRİŞLER ÇIKIŞ J K 0 0 0 1 0 1 0 1 1 1 JK FF Doğruluk Tablosu DURUM GEÇİŞLERİ GİRİŞLER J K 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X 0 JK FF Durum Geçiş Tablosu S=0, R=0 veya S=0, R=1 S=1, R=0 veya S=1, R=1 S=0, R=1 veya S=1, R=1 S=0, R=0 veya S=1, R=0

FLIP FLOP DEVRELERİNDE DURUM GEÇİŞ TABLOLARI D tipi FF doğruluk tablosundan, FF nin sonraki durumunun her zaman D girişine eşit olduğu söyleyebiliriz. Q (t+1) değerinin ne olması isteniyorsa, D ye aynı bilginin uygulanması yeterlidir. T tipi FF doğruluk tablosundan, T=1 durumunda FF nin çıkışını terslediğini, T=0 olduğunda ise FF nin çıkışının bir önceki durumunu koruduğunu bulabiliriz. Bu nedenle; T tipi FF nin çıkışının bir önceki durumunu koruması isteniyorsa T=0, durumunu değiştirmesi isteniyorsa T=1 yapılmalıdır. GİRİŞ ÇIKIŞ D 0 0 1 1 D FF Doğruluk Tablosu GİRİŞ ÇIKIŞ T 0 1 T FF Doğruluk Tablosu DURUM GEÇİŞLERİ DURUM GEÇİŞLERİ GİRİŞ GİRİŞ 0 0 0 0 1 1 1 0 1 1 1 0 T FF Durum Geçiş Tablosu D 0 0 0 0 1 1 1 0 0 1 1 1 D FF Durum Geçiş Tablosu T

ÖRNEK: Aşağıda blok şeması ve çalışma prensibi verilen devreyi JK tipi FF kullanarak tasarlayınız. Saat ÇÖZÜM: 1 0 1 2 0 0 3 1 0 4 1 1 0 1 0 x x 1 0 0 1 x 0 x 1 0 x 0 1 x 1 1 x 1 x 0 0 1 J1 K1 J2 K2 Q1 Q1 Q1 Q1 0 1 Q2 0 1 x 1 0 x 0 1 Q2 0 x 0 1 x 1 0 1 Q2 0 0 1 1 x x 0 1 Q2 0 x x 1 1 0 DURUM GEÇİŞLERİ GİRİŞLER J K 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X 0

ÇÖZÜM (devam): Dikkat edilirse devre çalıştırıldığında Q1 ve Q2 çıkışları doğrudan 0 0 ile başlamaktadır. Çünkü FF çıkışları başlangıçta (default) 0 konumundadır. Bunu önlemek için aşağıdaki kurma işlemi devreye eklenebilir.

ÖRNEK: Aşağıda blok şeması ve çalışma prensibi verilen devreyi RS, D ve T tipi FF kullanarak tasarlayınız. Saat 0 0 1 1 0 0 2 1 0 3 1 1 ÇÖZÜM: