llı Algoritmalar ile Elektronik Devre Tasarımı

Transkript

1 Yıldız z Teknik Üniversitesi Elektronik ve Haberleşme MühendisliM hendisliği i BölümüB İleri Elektronik Uygulamaları Dersi Akıll llı Algoritmalar ile Elektronik Devre Tasarımı Dr. evna AA VUAL 03/05/20

2 Elektronik Devre Tasarım m Problemi Elektronik devre tasarımı maddi yükümlülüğü yüksek bir bilimsel çalışma sonucu ortaya çıkabilmektedir. Devre tasarımının en büyük ikinci zorluğu ise tasarım içinin ayrılmas lması gereken zamandır. Yüksek sayıda eleman içeren bir sistemin tasarlanması yıllar alabilmektedir. Lineer olmayan sistemleri tanımlamak üzere kullanılan lan devre denklem takımlar mları da lineer olmayacağı ğından, ağıa ğır r hesap yüküy gerektirmektedir. Her tasarımc mcı,tasarlayacağı devrenin hangi koşullarda çalışacağına dair bir takım m kriterler belirler. Devre, bu spec değerlerini erlerini minimum hata ile sağlamal lamalı ve minimum alan kullanılarak larak tasarlanmalıdır. r.

3 Neden Akıll llı Algoritmalar Tasarımda istenen kriterlere (hız, alan vs..) ulaşmak üzere optimum çözümün üretilmesi için i in tasarımc mcılar hayli zaman ve çaba harcamaktadır. r. Optimizasyon süresince s bağı ğımsız z tasarım parametrelerinin (MOS için i in W,L değerleri) erleri) seçimi çok önemlidir. İdeal olarak tüm t m tasarım m parametreleri bağı ğımsız z birer değişken olarak kabul edilir ve en iyi çözüm m aranır. r. Arama uzayının çok fazla büyümesi b çözümün bulunmasını zorlaştırır. r.

4 Parçac acık k SürüS Optimizasyonu (PSO) Kuş ve balık k sürülerinin s iki boyutlu hareketlerinden esinlenerek 995 de Kennedy ve Eberhart tarafından geliştirilmi tirilmiştir. tir. Bireyler arasındaki sosyal bilgi paylaşı şımını geliştirmeyi amaç edinmiştir. Evrimsel algoritmalara benzer, her bir aday çözüm m parçac acıkla, popülasyon ise sürüs ile ifade edilir. Her bir aday çözüm m (parçac acık) bir sonraki pozisyonunu hız h vektörü,, kendi tecrübesi(yerel en iyi) ve sürüs tecrübesine(k besine(küresel en iyi) göre g ayarlar. Başlang langıç populasyon matrisi N adet parçaçık vektöründen oluşur. ur. Bir parçac acık k vektörü D adet özellik bilgisi içerir. i

5 *with courtesy of Maurice lerc x i = [x i, x i2,,x id ] v id k+ = w. v idk + c.rand k.(pbest idk -x ik ) + c 2.rand 2k.(gbest dk -x idk ) x id k+ = x idk + v id k+ () i=:n (2) d=:d

6 Literatürde rde PSO ile yapılan devre tasarım çalışmaları Kombinezonsal lojik devrelerin kapı seviyesinde tasarımı [,2,3] Amaç: : Kombinezonsal lojik devrelerin evriminin %00 işlevsel i olması ve bu devrelerin gerçekle ekleştirilmesinde kullanılan lan kapı sayısının n en aza indirgenmesidir. Analog devrelerin optimizasyonu [4,5] Amaç: : Belli tasarım ölçütlerini sağlamas laması hedeflenen işlemsel i kuvvetlendiricinin tasarımı hem normal şartlarda hem de sıcakls caklığın çok yükseldiği i ve fabrikasyon hatalarının n olduğu şartlarda gerçekle ekleştirilmiştir. tir. Çok seviyeli dönüştürücüd çıkışındaki harmoniklerin elenmesi [6] Amaç: : Bu çalışmada THD yi azaltacak şekilde matematiksel formüldeki anahtarlama anahtarlama açıa değerleri erleri PSO ile bulunmuştur. Mikrodalga devrelerinin tasarımı [7,8]

7 Devre Tasarım m Problemleri Evirici anahtarlama karakteristiğinin modellenmesi 4.derece Butterworth alçak geçiren aktif filtrenin eleman değerlerinin belirlenmesi 2. derece Durum Değişkenli alçak geçiren aktif filtrenin tasarım hatasının minimize edilmesi

8 Parçac acık k SürüS Optimizasyonu Tabanlı Evirici Tasarımı- ELEO 2008 [9] Bu çalışmada PSO algoritmasının n elektronik devre tasarımında kullanılabilirli labilirliği i araştırılm lmış; bu amaçla bir evirici yapısı üzerinde algoritmanın başar arısı denenmiştir. Tasarımı yapılacak olan eviricinin performans kriterleri, PSO algoritmasının n sınırlamalars rlamalarını oluşturmaktad turmaktadır. r. Elde edilen sonuçlar eviricinin teorik hesaplamalarla tasarımının n PSO tabanlı tasarımı ile uyumlu olduğunu unu göstermig stermiştir. tir.

9 Problemin Tanımı Yapılacak tasarımda çıkışış düşme süresinin, s çıkışa bağlanacak kapasite değerinin erinin ve MOS yapılar ların W/L oranının n belli değerler erler arasında tutulması istenmektedir. PSO algoritmasının n minimize edeceği çıkışış düşme süresini, s W/L oranını ve kapasite değerini erini içeren i denklemin elde edilmesi gerekmektedir.

10 Çıkışış düşme süresinin s elde edilmesi Eşitliğin in sol tarafı PSO nun uygunluk fonksiyonu olacaktır. Burada amaç,, uygunluk fonksiyonunu 0 a 0 çok yakın n bir değere ere eşitleyecek e değişkenlerin yani W/L oranı ile tasarım parametrelerine ait değerlerin erlerin bulunabilmesidir. W ox * *t * L (V V ) L f n DD tn 2(0.VDD V tn ) 2(VDD V tn ) 0.V DD ln 0 (VDD V tn ) 0.VDD

11 PSO tabanlı Tasarım Denklem Bileşenleri Değerleri PSO için giriş/çıkış µ. ox V dd V tn W/L t f Kullanıcının belirleyeceği bu değerler tasarımda kullanılan teknoloji parametrelerine bağlıdır. Sadece değer aralığı verilecek, tam değeri PSO bulacaktır. GİİŞ ÇIKIŞ Tasarım parametreleri için değer aralığı (, (W/L)) Tasarım kriteri için değer aralığı (tr) Eviricinin tasarımı için in TSM 0.25u parametreleri kullanıld ldığı için in Vdd=2.5V, Vtn=0.3655V, µ.ox = ua/v2 olarak alınm nmıştır. Farklı üretim teknolojileri için i in bu değerler erler de değişecektir. ecektir.

12 PSO parametreleri Başlang langıç populasyonu için in 0 adet parçac acık k seçilmi ilmiş olup parçac acık k küme k boyutu 0x3 tür. Başlang langıç konumları W/L, L ve tf için in ayrı ayrı belirlenen sınır r değerleri erleri arasından rasgele verilmiştir. c,, c2c ve w değerleri erleri sırass rasıyla 2, 2 ve 0.99 olarak alınm nmıştır. Maksimum hata değeri eri olarak seçilmi ilmiştir. İterasyon sayısının n en üst değeri eri 00 olarak seçilmi ilmiştir.

13 9 farklı evirici tasarımı için in belirlenen aralık k değerleri erleri ve PSO sonuçlar ları Tasarım NMOS boyutu (W/L) Çıkış düşme zamanı (t f -ns) Kapasite ( l -pf) NMOS boyutu (W/L) Çıkış düşme zamanı (t f -ns) Kapasite ( l -pf) ,5,64 4,3, ,5 2,8 5,7 2, , ,5-0,96 3,95 0, ,9 6,6 2,29 5,5-2, ,5,6 5,92, , ,83 4,28 3, ,79 5,6 2, ,5 0.4-,04 4,73 0, ,5-2,3 5,35,37 Kullanıcının belirlediği aralık değerleri PSO tabanlı tasarım sonuçları

14 PSO nun belirlediği i NMOS boyut ve kapasite değerleri erleri için i in PSPIE simülasyon sonuçlar ları PSO sonuçları PSPIE girdisi PSPIE sonucu Tasarım NMOS boyutu (W/L) Kapasite (pf) Çıkış düşme zamanı (t f -ns),64,38,2 2 2,8 2,9 4,66 3 0,96 0,74 8,72 4,9 2,29 5,8 5,6,85 4,47 6 3,83 3,9 2,88 7 2,79 2,8 4,32 8,04 0,96 0,82 9,3,37,47

15 Particle Swarm Optimization Based Inverter Design onsidering Transient Performance [0] Bu çalışmada evirirci yapısının çıkışında simetrik bir gerilim elde etmek üzere, performans kriterleri göz g önünde nde bulundurulacak şekilde PSO tabanlı bir tasarım m yapılm lmıştır. Amaç; ; PSO yapısının n eviricinin çıkışış geriliminin düşme ve yükselme y zamanlarını birbirine eşitleyeceke şekilde, kullanıcının n belirlediği i sınırlar s dahilinde, eviricinin tasarım m parametrelerini (L, (W/L)n, (W/L)p) ) ve tasarım kriterlerini (tr,tf) ) elde edebilmektir.

16 Problemin Tanımı Minimize F = absolute value of (tf( (L, (W/L)n L)n) tr (L, (W/L)p L)p)) Subject to Min. fall time value < tf (L, (W/L)n L)n) < Max fall time value Min rise time value < tr (L, (W/L)p L)p) < Max rise time value Where Min L value < L < Max L value Min (W/L)n value < (W/L)n < Max (W/L)n value Min r value < r < Max r value r = (W/L)p/ (W/L)n

17 Çıkış ış düşme ve y me ve yükselme s kselme sürelerinin elde relerinin elde edilmesi edilmesi DD DD tn DD tn DD DD tn tn DD n ox n L V V V V V V V V V V L W t )) (2( ln ) ( ) 0. 2( ) ( f DD DD tp DD tp DD DD tp tp DD p ox p L V V V V V V V V V V L W t )) (2( ln ) ( ) 0. 2( ) ( r

18 PSO tabanlı Tasarım Denklem bileşenleri V dd V tn V tp µ n. ox µ p. ox L (W/L) n r Değerleri Kullanıcının belirleyeceği bu değerler tasarımda kullanılan teknoloji parametrelerine bağlıdır. Sadece değer aralığı verilecek, tam değeri PSO bulacaktır. PSO için Giriş/Çıkış GİİŞ ÇIKIŞ Tasarım parametreleri için değer aralığı (, (W/L)n,r) Tasarım kriterleri için değer aralığı (tf, tr) t f t r Eviricinin tasarımı için in TSM 0.25u parametreleri kullanıld ldığı için in Vdd=2.5V, Vtn=0.3655V,, Vtp = V, µp.ox = 5.6 ua/v2,µn.oxox = ua/v2 olarak alınm nmıştır. Farklı üretim teknolojileri için i in bu değerler erler de değişecektir. ecektir.

19 PSO parametreleri Başlang langıç populasyonu için in 0 adet parçac acık k seçilmi ilmiş olup parçac acık k küme k boyutu 0x3 tür. Başlang langıç konumları L, (W/L)n,, r için in ayrı ayrı belirlenen sınır r değerleri erleri arasından rasgele verilmiştir. c,, c2c ve w değerleri erleri sırass rasıyla 2, 2 ve 0.99 olarak alınm nmıştır. Maksimum hata değeri eri 0.5 ns olarak seçilmi ilmiştir. İterasyon sayısının n en üst değeri eri 9999 olarak seçilmi ilmiştir.

20 7 farklı evirici tasarımı için in belirlenen aralık k değerleri erleri ve PSO sonuçlar ları Örnek Çalışma L (pf) (W/L) n r t f (ns) t r (ns) 0.95 ( ).02 (.0-3.0) 5.00 ( ) 5.7 (0.-5) 5.7 (0.-5) ( ).3 (.0-2.5) 5.02 ( ) 3.77 (0.-5) 3.78 (0.-5) 3.7 (0.5-.5).05 (.0-3.0) 5.00 ( ) 6.8 (0.-5) 6.9 (0.-5) 4.63 (.0-3.0).63 (.5-3.5) 5.0 ( ) 5.54 (0.-5) 5.54 (0.-5) (.5-3.5).8 (.5-3.0) 5.00 ( ) 7.79 (0.-0) 7.79 (0.-0) ( ).02 (.0-2.0) 5.00 ( ) 5.7 (0.-8.0) 5.8 (0.-8.0) 7.2 (0.6-.9) 2.83 (.5-3.5) 5.00 ( ) 2.20 (0.-7.5) 2.20 (0.-7.5)

21 PSO nun belirlediği i NMOS & PMOS boyut ve kapasite değerleri erleri için i in PSPIE sonuçlar ları PSPIE girişleri (PSO sonuçları) PSPIE sonuçları Örnek Çalışma L (pf) (W/L) n (W/L) p t f (ns) t r (ns)

22 Sonuçlar Simetrik gecikme zamanları : r>=5 PMOS boyutunun azaltılmas lması durumunda çip serimi üzerinde daha az yer kaplar ama çıkışış geriliminin simetrisi bozulur. Gecikme zamanları açısından SPIE, PSO tabanlı tasarım sonuçlar larına göre g daha büyük b k değerler erler bulmuştur. Bunun sebebi SPIE ın teknoloji parametrelerinin tümünüt içeren daha karmaşı şık k denklemlerle hesap yapması ve mikron altı MOS yapılar larının n akım m sürme s yeteneklerinin, kanal hızıh doyumundan dolayı çok azalmış olmasından kaynaklanmaktadır. Bundan dolayı uzun-kanall kanallı yapıyla yla aynı boyut oranına na sahip olsa bile aynı oranda yükleme/dey kleme/deşarj akımına sahip olmayacaktır.

23 Aktif Filtre Tasarımında PSO Kullanımı [] Geleneksel YöntemY Elemanlar ideal kabul edilir ve tasarım m sırass rasında sınırss rsız z değer er alabilir. Ancak, kapasite ve direnç gibi ayrık k elemanlar sabit ve tercih edilen değerlere erlere (preferred values) göre g üretilirler. Üretimde tipik olarak kullanılan lan bu değerler erler E2,E24,E48,E96 veya E92 serisi olarak sınıflands flandırılır Filtre tasarımında eleman değerleri, erleri, tasarımda kullanılan lan formüle ve tasarım m kriterlerine (kesim frekansı,, kalite faktörü) bağlı olarak hesaplanır. Bu hesaplamayı kolaylaştırmak için i in birbirine eşit e seçilen bazı ayrık k eleman değerlerine erlerine bağlı olarak elde edilen diğer ayrık eleman değerleri, erleri, tercih edilen değerlerle erlerle örtüşmeyebilir. Devrenin performansı,, seçilen en yakın n tercih edilen değerlere erlere bağlı olarak düşebilir d ve bu durum devre için i in belirlenen hata kriteri değerinin erinin artmasına sebep olur

24 VVS Butterworth Aktif Filtre

25 Klasik Yöntemle Yapılan Tasarım ω c, ω c2 = 0k rad/sn Q = / Q 2 = / Klasik Yöntem İdeal değerler E2 değerleri kω kω kω kω nf 39 nf nf 0.27 µf 3 kω kω 4 kω kω nf 0. µf µf 0. µf Δw ΔQ Toplam Hata = 0.5 ω Q Toplam hata

26 PSO Tabanlı Tasarım Amaç,, tasarım m kriterlerinin programa tanıtılarak, istenen sınırlar s içerisinde i devredeki kapasite ve direnç değerlerinin erlerinin PSO algoritması tarafından bulunmasıdır Algoritma sonuç olarak analog devrenin içindeki indeki kapasite ve dirençlerin değerlerini erlerini ve minimum hata değerlerini erlerini (köşe( e frekansı hatası,, kalite faktörü hatası,, toplam hata) vermektedir.

27 PSO Tabanl PSO Tabanlı Tasar Tasarım-II II Hata= W W W c c c 820nF 82nF 8.2nF 820k 82k 8.2k nF 68nF 6.8nF 680k 68k 6.8k nF 56nF 5.6nF 560k 56k 5.6k nF 47nF 4.7nF 470k 47k 4.7k nF 39nF 3.9nF 390k 39k 3.9k nF 33nF 3.3nF 330k 33k 3.3k nF 27nF 2.7nF 270k 27k 2.7k nF 22nF 2.2nF 220k 22k 2.2k nF 8nF.8nF 80k 8k.8k.8 50nF 5nF.5nF 50k 5k.5k.5 20nF 2nF.2nF 20k 2k.2k.2 00nF 0nF nf 00k 0k k X Kapasite (pf) Direnç (Ω) Tasarımda kullanılacak E2 sınıfına uygun Direnç ve Kapasite Değerleri

28 Parçac acık k Yapısı ve Durdurma Kriteri PSO da kullanılacak lacak olan tasarım m bileşenleri enleri yani dört d kapasite ve dört d dirençten oluşan sekiz ayrık k elemanın n değerleri erleri parçac acığın n boyutunu oluşturmaktad turmaktadır. r. Kodlama sistemi = a x 00 x 0^a ohm 2= b x 00 x 0^b ohm 3= c x 00 x 0^c ohm 4= d x 00 x 0^d ohm = e x 00 x 0^e pf 2= f x 00 x 0^f pf 3= g x 00 x 0^g pf 4= h x 00 x 0^h pf Başlang langıç populasyon matrisinin boyutu : 0x6 Parçac acık k vektör r bilgisi : x = [a,[ a, b, b, c, c, d, d, e, e, f, f, g, g, h, h] Sınırlandırma rma : 0. a, b, c, d, e, f, g, h a, b, c, d, e, f, g, h 4 c =c 2 =.7, w= 0.99 Durdurma Kriteri : Toplam Hata <

29 gbest değerleri

30 PSO sonuçlar ları (kω) 2 (kω) (nf) 2 (nf) 3 (kω) 4 (kω) 3 (nf) 4 (nf) Δw ΔQ Toplam hata İdeal değerler *0-4.2* E2 değerleri 4.58 ( ) (+0.) 87.6 (82+5.6) 02.2 (00+2.2)

31 PSO ile bulunan ve değerleri kullanılarak tasarlanan devrenin PSPIE sonucu Buna göre W spice = 2*π*.6066K=0.089 k rad/sn olarak bulunur.

32 2. Dereceden Durum De 2. Dereceden Durum Değişkenli Al kenli Alçak ak Ge Geçiren Aktif Filtre iren Aktif Filtre * ) ( ) ( Q

33 ω 0 = ω c = 0k rad/sn (f = 0k rad/sn (f 0 =0000/(2* =0000/(2*π)=59.55 Hz.) )=59.55 Hz.) Q= (Dalgalanmay Q= (Dalgalanmayı azaltmak) azaltmak) Tasarım Kriteri Q Q Error Q Q Error F c c ) ( ) ( 0.5 * 0.5 ) (

34 PSO Tabanlı Tasarım Amaç,, tasarım m kriterlerinin programa tanıtılarak, istenen sınırlar s içerisinde i devredeki kapasite ve direnç değerlerinin erlerinin PSO algoritması tarafından bulunmasıdır Algoritma sonuç olarak analog devrenin içindeki indeki kapasite ve dirençlerin değerlerini erlerini ve minimum hata değerlerini erlerini (köşe( e frekansı hatası,, kalite faktörü hatası,, toplam hata) vermektedir.

35 Parçac acık k Yapısı ve Durdurma Kriteri PSO da kullanılacak lacak olan tasarım m bileşenleri enleri yani iki kapasite ve altı dirençten oluşan sekiz ayrık k elemanın n değerleri erleri parçac acığın n boyutunu oluşturmaktad turmaktadır. r. Kodlama sistemi = a x 00 x 0^a ohm 2= b x 00 x 0^b ohm 3= c x 00 x 0^c ohm 4= d x 00 x 0^d ohm 5= e x 00 x 0^e ohm 6= f x 00 x 0^f ohm = g x 00 x 0^g pf 2= h x 00 x 0^h pf Başlang langıç populasyon matrisinin boyutu : 0x6 Parçac acık k vektör r bilgisi : x = [a,[ a, b, b, c, c, d, d, e, e, f, f, g, g, h, h] Sınırlandırma rma : 0. a, b, c, d, e, f, g, h a, b, c, d, e, f, g, h 4 c =c 2 =.7, w= 0.99 Durdurma Kriteri : F(Error) < 5x0-0, x0-0

36 F Error gbest Gbest değerleri Gbest değeri

37 onventional Ideal NP PSO (F error < 5*0-0 ) Ideal NP (E24) PSO (F error < *0-9 ) Ideal NP (E96) (Ω) (Ω) (Ω) (Ω) (Ω) (Ω) (nf) (nf) Δw * * * *0-4 ΔQ * * *0-4 F Error * * * *0-4

38 PSO ile bulunan E24 serisine uygun ve değerleri kullanılarak tasarlanan devrenin PSPIE sonucu Buna göre Wspice= 2*π*.5978K=0.034 k rad/sn olarak bulunur.

39 PSO ile bulunan E96 serisine uygun ve değerleri kullanılarak tasarlanan devrenin PSPIE sonucu Buna göre W spice = 2*π*.5948K=0.05 k rad/sn olarak bulunur.

40 [].A. oello oello, E.H.N. Luna,, A.H.N. Aguirre.. : Use of Particle Swarm Optimization to Design ombinational Logic ircuits. LNS, vol , pages Springer-Verlag, [2] Moore,, P. and Venayagamoorthy, G. K.: Evolving ombinational Logic ircuits Using a Hybrid Quantum Evolution and Particle Swarm Inspired Algorithm. NASA/DoD onf.. on Evolvable Hardware, Washington D, USA, June/July July 2005,, [3] Moore,, P. W. and Venayagamoorthy, G. K. (2006( 2006): Evolving Digital ircuits Using Particle Swarm, Optimization and Differential Evolution. International Journal of Neural Systems 6.3, [4] P. Tawdross and A. König: K Investigation of Particle Swarm Optimization for Dynamic econfiguration of Field-Programmable Analog ircuits.. In Proc.. of 5th onf.. on Hybrid Intelligent Systems HIS 05, io de Janeiro, Brazil, 6-9 Nov., pp , 264, [5] P. Tawdross and A. König: K Particle Swarm Optimization for econfigurable Sensor Electronics ase Study: : 3 Bit Flash AD. In 4th IEEE Int.. Workshop on Intelligent Solutions in Embedded Systems (WISES '06), pp , 26, June 30, Vienna University of Technology, Vienna, Austria, [6] Al-Othman Othman,, A. K and Abdelhamid, Tamer H. (2008) : Elimination of harmonics in multilevel inverters with non-equal D sources using PSO. Power Electronics and Motion ontrol onference, EPE-PEM th -3 Sept Page(s): [7] Ulker S. (2008): Particle Swarm Optimization Applications to Microwave ircuits. Microwave and Optical Technology Letters Vol:50 No:5. May 2008 [8] Mandal S. K.,Sural S. And Patra A. (2008): ANN and PSO based Synthesis of On-hip Spiral Inductors for F Is.. IEEE Transactions on omputer-aided Design of Integrated ircuits and Systems, Vol:27 No: Jan [9] Der O., Vural.A., YıldY ldırım m T. (2008) "Parçac acık k SürüS Optimizasyonu Tabanlı Evirici Tasarımı " ELEO2008, pp:497 : ,Bursa, Kasım 2008 [0] Vural.A., Der O., Yildirim T. (2009)"Particle swarm optimization based inverter design considering transient performance" Digital Signal Processing, Publisher: Elsevier,, article in press, doi:0.06/j. :0.06/j.dsp [] Vural.A., Yildirim T.(200) "omponent Value Selection for analog Active Filter Using Particle Swarm Optimization " The 2nd International onference on omputer and Automation Engineering (IAE 200) Vol., pp:25 :25-28, 28,Singapore, February 200.