BLM 221 MANTIK DEVRELERİ

Benzer belgeler
18. FLİP FLOP LAR (FLIP FLOPS)

BLM 221 MANTIK DEVRELERİ

ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY RAPORU. Deney No: 3 FF Devreleri

BLM 221 MANTIK DEVRELERİ

DENEY 5 RS FLİP-FLOP DENEYLERİ

Bir devrede bellek elemanı olarak kullanılmak üzere latch leri inceledik.

Y.Doç.Dr.Tuncay UZUN 6. Ardışıl Lojik Devreler 2. Kombinezonsal devre. Bellek. Bellek nedir? Bir bellek şu üç önemli özelliği sağlamalıdır:

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

Deney 2: Flip-Floplar

Bir devrede bellek elemanı olarak kullanılmak üzere tutucuları inceledik.

BLM 221 MANTIK DEVRELERİ

DENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI

SAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı

Deney 3: Asenkron Sayıcılar

BÖLÜM 8 MANDAL(LATCH) VE FLİP-FLOPLAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır

ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 4 DENEYİN ADI: JK, RS, T VE D TİPİ FLİP-FLOPLARIN İNCELENMESİ

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

Bölüm 7 Ardışıl Lojik Devreler

Bölüm 4 Ardışıl Lojik Devre Deneyleri

Deney 6: Ring (Halka) ve Johnson Sayıcılar

TURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI. Deney 5 Flip Flop Devreleri

BLM221 MANTIK DEVRELERİ

BLM 221 MANTIK DEVRELERİ

BÖLÜM 8 - MULTİVİBRATÖRLER VE FLİP FLOPLAR (FLİP-FLOPS) İÇERİK:

Temel Flip-Flop ve Saklayıcı Yapıları. Mikroişlemciler ve Mikrobilgisayarlar

Ardışıl Devre Sentezi (Sequential Circuit Design)

Deney 5: Shift Register(Kaydırmalı Kaydedici)

NECMETTİN ERBAKAN ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY FÖYÜ

BÖLÜM 9 (COUNTERS) SAYICILAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır

Bölüm 4 Ardışıl Lojik Devre Deneyleri

EEM122SAYISAL MANTIK SAYICILAR. Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

BBM 231 Zamanuyumlu dizisel devreler (synchronous sequential logic)" Hacettepe Üniversitesi Bilgisayar Müh. Bölümü

SAYISAL TASARIM. Ege Üniversitesi Ege MYO Mekatronik Programı

ARDIŞIL DEVRELER SENKRON ARDIŞIL DEVRELER

ARDIŞIL DEVRELER (Sequential Circuits)

SAYICILAR. Tetikleme işaretlerinin Sayma yönüne göre Sayma kodlanmasına göre uygulanışına göre. Şekil 52. Sayıcıların Sınıflandırılması

BLM 221 MANTIK DEVRELERİ

Teorik Bilgi DENEY 7: ASENKRON VE SENKRON SAYICILAR

DENEY 8- Flip Flop ve Uygulamaları. Amaç: - Flip Flop çalışma mantığını kavramak

T.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1

DENEY 2- Sayıcılar. 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi.

ARDIŞIL DEVRELER FLIP FLOP (İKİLİ DEVRELER)

1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek.

ArĢ. Gör. Mehmet Zeki KONYAR ArĢ. Gör. Sümeyya ĠLKĠN

DENEY 2- Sayıcılar ve Kaydırmalı Kaydediciler

T.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü

MUNZUR ÜNİVERSİTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUVARI

DOĞRULUK TABLOLARI (TRUTH TABLE)

7.Yazmaçlar (Registers), Sayıcılar (Counters)

(I) şimdiki. durum (S) belleği. saat. girşi

T.C. BOZOK ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ LOJĐK DEVRELER LABORATUARI DENEY FÖYÜ

Sayıcılar n bitlik bir bilgiyi tutmanın yanısıra her saat çevriminde tuttukları değeri artıran veya azaltan ardışıl devrelerdir.

Sayısal Devre Tasarımı Laboratuvarı Dersi Grupları

Ders hakkında" İletişim" Bu derste" Bellek" 12/3/12. BBM 231 Zamanuyumlu dizisel devreler (synchronous sequential logic)"

Sayısal Sistemler (MECE 305) Ders Detayları

1 ELEKTRONİK KAVRAMLAR

Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü Bölüm/Program Dersi Ders Tanım Bilgileri Dersin Adı

BÖLÜM 2 SAYI SİSTEMLERİ

ELK 204 Mantık Devreleri Laboratuvarı Deney Kitapçığı

SAYISAL TASARIM Derin

SAYICILAR (COUNTERS) ASENKRON SAYICILAR 2 BİT ASENKRON SAYICI

ELEKTRİK-ELEKTRONİK TEKNOLOJİSİ

(VEYA-DEĞİL kapısı) (Exlusive OR kapısı) (Exlusive NOR kapısı)

SELÇUK ÜNĠVERSĠTESĠ MÜHENDĠSLĠK-MĠMARLIK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ LOJĠK DEVRE TASARIM DERS NOTLARI

ARDIŞIL DEVRELER. Çıkışlar. Kombinezonsal devre. Girişler. Bellek

LOJİK DEVRELER-I I. HAFTA DENEY FÖYÜ

SAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ

TEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI

T.C. MİLLÎ EĞİTİM BAKANLIĞI BİLİŞİM TEKNOLOJİLERİ SAYICILAR 523EO0044

SAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı

KENAR TETİKLEMELİ D FLİP-FLOP

TEKNOLOJİ FAKÜLTESİ YMT-215 LOGIC CIRCUITS

ELEKTRİK-ELEKTRONİK TEKNOLOJİSİ

Tek kararlı(monostable) multivibratör devresi

T.C. MİLLİ EĞİTİM BAKANLIĞI MEGEP (MESLEKÎ EĞİTİM VE ÖĞRETİM SİSTEMİNİN GÜÇLENDİRİLMESİ PROJESİ) BİLİŞİM TEKNOLOJİLERİ SAYICILAR

Bu derste! BBM 231 Yazmaçların Aktarımı Seviyesinde Tasarım! Yazmaç Aktarımı Düzeyi! Büyük Sayısal Sistemler! 12/25/12

SAYISAL UYGULAMALARI DEVRE. Prof. Dr. Hüseyin EKİZ Doç. Dr. Özdemir ÇETİN Arş. Gör. Ziya EKŞİ

5. LOJİK KAPILAR (LOGIC GATES)

Mantık Devreleri Laboratuarı

BLM221 MANTIK DEVRELERİ

BAHAR DÖNEMİ MANTIK DEVRELERİ LABORATUVARI DENEY FÖYÜ BALIKESİR ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ

Fatih University- Faculty of Engineering- Electric and Electronic Dept.

TEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI

ÖĞRENME FAALİYETİ-2 ÖĞRENME FAALİYETİ-2 2. MULTİVİBRATÖRLER

BİL 264 Mantıksal Devre Tasarımı ELE 263 Sayısal Sistem Tasarımı Öğretim Yılı Yaz Dönemi 2. Ara Sınav Adı Soyadı Öğrenci Numarası Bölümü

BÖLÜM 9 - SENKRON SIRALI / ARDIŞIL MANTIK DEVRELERİ (SYNCHRONOUS SEQUENTİAL LOGİC)

ÖĞRENME FAALİYETİ-2 2. MULTİVİBRATÖRLER

1. Direnç değeri okunurken mavi renginin sayısal değeri nedir? a) 4 b) 5 c) 1 d) 6 2. Direnç değeri okunurken altın renginin tolerans değeri kaçtır?

DENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER

Ders Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans:

Fatih University- Faculty of Engineering- Electric and Electronic Dept.

BÖLÜM 3 OSİLASYON KRİTERLERİ

SAYISAL TASARIM Derin

BM217 SAYISAL TASARIM DERSİ LABORATUVAR DENEYLERİ

Deney 4: 555 Entegresi Uygulamaları

Şekil 3-1 Ses ve PWM işaretleri arasındaki ilişki

Aşağıdaki uygulama faaliyetini yaparak asenkron yukarı sayıcıdevresini kurabileceksiniz.

Digital Design HDL. Dr. Cahit Karakuş, February-2018

KIRIKKALE ÜNİVERSİTESİ

Transkript:

9. HAFTA BLM 221 MANTIK DEVRELERİ Prof Dr Mehmet AKBABA mehmetakbaba@karabuk.edu.tr

Temel Kavramlar FLIP FLOPS S-R: Set-Reset Latch (Tutucu) Tetiklemeli D Latch (Tutucu) Kenar Tetiklemeli D Flip-Flop S-R (Set-Reset) Flip-Flop J-K FLIP-FLOP T (Toggle) Flip-Flop İLAVE GİRİŞ UÇLU Flip-Flop lar 2

FLIP FLOPLAR Geri besleme (feadback) (a) Geri beslemeli inverter (NOT kapısı) (b) İnverterin (NOT Gate) çıkışındaki salınımlar (osilasyonlar) 3

FLIP FLOPLAR 4

FLIP FLOPLAR S-R: Set-Reset Latch 5

FLIP FLOPLAR S-R Latch 6

FLIP FLOPLAR S-R Latch in zamanlama diyagrami 7

FLIP FLOPLAR P=S Q Q + Q + =R P =R (S Q ) =R (S+Q)=R S+R Q Q + : Bir sonraki durum (çıkış) S ve R=şu anki girişler Q= şu anki çıkış 8

FLIP FLOPLAR S R Q Q + 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 - Belirsiz 1 1 1 - Belirsiz Doğruluk Tablosu 9

FLIP FLOPLAR Q + =R S+R Q S R Q Q + 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 --- 1 1 1 --- AYNI SİL KUR YASAK DURUM S: SET R: RESET Q SR 0 0 0 1 1 1 1 0 0 0 0 X 1 Q + 1 1 0 X 1 Q + =S+R Q (1) Bağıntı (1) Karakteristik denklem veya bir sonraki durum denklemi 10

FLIP FLOPLAR Q(t + e)=q + =S+R Q BİR SONRAKİ DURUM 11

FLIP FLOPLAR (inputs not allowed: geçerli olmayan girişler NAND KAPISI ILE S-R LATCH (TUTUCU) 12

Tetiklemeli D Latch (tutucu) 13

Tetiklemeli D Latch (tutucu) Tetiklenmiş (gated) D Latch (tutucu) 14

Tetiklemeli D Latch (tutucu) GDQ Q + 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1 Tetiklenmiş (gated) Latch in (tutucunun) simgesi ve doğruluk tablosu 15

Tetiklemeli D Latch (tutucu) Karno haritasından bir sonraki durum bağıntısının elde edilmesi 16

FLIP-FLOP (F-F) LAR Latch lerin saat işareti (saat sinyali, saat vuruşları veya saat darbeleri) ile senkronize edilerek tasarlanmsı ile FLİP-FLOP (F-F) lar elde edilir. Saat işaretleri aşağıda görüldüğü gibi peryodik kare dalgalardan oluşur. F-F lar saat işaretlerinin ya düşen kenarlarında veya yükselen kenarlarında tetiklenir ve çıkışlarındakı durumu girişin durumuna göre değiştirirler. Girişin diğer zamanlardaki değişimlerinden etkilenmezler. 17

Kenar Tetiklemeli D Flip-Flop Raising edge trigger: yükselen kenar tetiklemeli Falling edge trigger : düşen kenar tetiklemeli DQ Q + 0 0 0 0 1 0 1 0 1 1 1 1 (c) truth table Q + = D 18

Kenar Tetiklemeli D Flip-Flop DQ Q + 0 0 0 0 1 0 1 0 1 1 1 1 Q + =D 19

Kenar Tetiklemeli D Flip-Flop D Flip Flopun UYARMA (EXCITATION) TABLOSU D FF (Durum Geçiş Tablosu) DOĞRULUK TABLOSU Uyarma Tablosu 1 Q + =D 20

Kenar Tetiklemeli D Flip-Flop Örnek zamanlama (Timing) diyagramı: Düşen kenar tetiklemeli (falling edge triggered) D F-F 21

Kenar Tetiklemeli D Flip-Flop (a) D Flip-Flop un iki tane tetiklenmiş D latch ile tasarlanması CLK veya clk (clock): Saat işareti (b) Yukarıdaki şeklin zamanlama diyagramı 22

S-R (Set-Reset) Flip-Flop Operation summary: S = R = 0 değişme yok (hold Q + =Q) S = 1, R = 0 Kur (Q + ) (1 yap)(aktif saat kenarı) S = 0, R = 1 Sil (Q + ) (0 yap) (aktif saat kenarı) S = R = 1 geçerli değil 23

S-R (Set-Reset) Flip-Flop HOLD: Değişme Yok SET: KUR (0 dan 1 e kur veya 1 ise 1 de bırak) RESET: Sil (1 den sıfıra çevir veya 0 ise 0 da bırak) TOGGLE: 0 ise 1 yap, 1 ise 0 yap (tümleyenini al) NOT ALLOWED: Geçersiz, kabul edilmez, olmaz, izin verilmz 24

S-R (Set-Reset) Flip-Flop 25

S-R (Set-Reset) Flip-Flop S-R FF un zamanlama diyagramı örneği 26

S-R (Set-Reset) Flip-Flop R-S (veya S-R ) FLIP-FLOP DURUM GEÇİŞ TABLOSU Q S RQ KAREKTERISTIK DENKLEM 27

S-R (Set-Reset) Flip-Flop S-R Flip-Flop un iki tane S-R Latch ile tasarlanması ve zamanlama diyagramı 28

J-K FLIP-FLOP Q + = JQ' + K'Q Doğruluk Tablosunu Karno haritasına taşırsak yukarıdaki karekteristik denlemi buluruz. JKQ Q + 000 0 001 1 010 0 011 0 100 1 101 1 110 1 111 0 (b) 29

Özet (J-K FF): J-K FLIP-FLOP J=0, K=0 : (hold) değişme yok ( Q+=Q) J=0, K=1 : Q+=0 sil (RESET) J=1, K=0 : Q+=1 kur (SET) J=1, K=1 : Toggle (tümleyenini al) Hold: Değişme Yok Set: KUR (0 dan 1 e kur veya 1 ise 1 de bırak) Reset: Sil (1 den sıfıra çevir veya 0 ise 0 da bırak) Toggle: 0 ise 1 yap, 1 ise 0 yap (tümleyenini al) 30

J-K FLIP-FLOP Doğruluk Tablosu Uyarma Tablosu (Excitation Table) Hold Reset Set Toggle Q JQ KQ Characteristic Equation (Karekteristik Denklem) 31

J-K FLIP-FLOP J-K Flip-Flop zamanlama diyagramı (yükselen kenar değişmeli) 32

ÖRNEK ZAMANLAMA DİYAGRAMI; ÇIKAN SAAT KENARLI J-K FLIP-FLOP 33

DÜŞEN SAAT KENARLI J-K FLIP-FLOP 34

J-K FLIP-FLOP Master-Slave (ANA-UYDU) J-K Flip-Flop (YÜKSELEN KENAR TETİKLEMELİ 35

T (Toggle) Flip-Flop Simgesi (b) TQ Q + Q + = T'Q + TQ' = Q T 0 0 0 0 1 1 1 0 1 1 1 0 Doğruluk tablosu Karekteristik Denklemi 36

T (Toggle) Flip-Flop Truth Table (doğruluk tablosu Excitation Table (uyarma Tablosu) Q TQ TQ T Q Characteristic Equation (Karekteristik Denklem) 37

T (Toggle) Flip-Flop Düşen kenar Tetiklemeli T Flip-Flop un zamanlama diyagramı) 38

T (Toggle) Flip-Flop a)j-k Flip-Flopun T Flip-Flop a çevrilmesi b) D Flip-Flopun T Flip-Flop a çevrilmesi 39

İLAVE GİRİŞ UÇLU Flip-Flop lar PreN: Öncelikli Kur ClrN: Öncelikli Sil CK D PreN ClrN Q + x x 0 0 (not allowed) x x 0 1 1 x x 1 0 0 0 1 1 0 1 1 1 1 0,1, x 1 1 Q (no change) 40

İLAVE GİRİŞ UÇLU Flip-Flop lar Asenkron Clear and Preset girişli D Flip-Flopl un zamanlama diyagramı 41

SAAT Tetiklemeli D Flip-Flop 42

SAAT Tetiklemeli D Flip-Flop 43

Logic symbol for a J-K flip-flop with active-low preset and clear inputs 44

BÜTÜN FLİP-FLOPLARIN UYARMA (EXCİTATİON) TABLOSU 45

Kaynakça 1. Hüseyin EKİZ, Mantık Devreleri, Değişim Yayınları, 4. Baskı, 2005 2. Prof. M. Akbaba Mantık Devreleri Notları 3.Thomas L. Floyd, Digital Fundamentals, Prentice-Hall Inc. New Jersey, 2006 4.M. Morris Mano, Michael D. Ciletti, Digital Design, Prentice-Hall, Inc.,New Jersey, 1997 20.11.2014 Mantık Devreleri Notları. Prof. Dr. M. Akbaba 46

Teşekkür Ederim Sağlıklı ve mutlu bir hafta geçirmeniz temennisiyle, iyi çalışmalar dilerim 47