BÖLÜM 8 MANDAL(LATCH) VE FLİP-FLOPLAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır
|
|
- Kelebek Mutlu
- 8 yıl önce
- İzleme sayısı:
Transkript
1 AYIAL ELETONİ BÖLÜM 8 MANAL(LATCH) VE FLİP-FLOPLA Bu bölümde aşağıdaki konular anlatılacaktır Mandallar(Latches),- Mandalı, Mandalı ontak sıçramasının mandallar yardımı ile engellenmesi Flip-Floplar,- Flip-Flop, Flip-Flop, - Flip-Flop, T Flip-Flop Tetikleme sinyali (Clock pulse) Flip-Flop larda asenkron girişler Ana-Uydu Flip-Flop (Master lave Flip-Flop) Flip-Flop uyarma (geçiş ) tabloları 78
2 AYIAL ELETONİ GİİŞ Bu bölüme kadar birleşik devreler ele alındı. Bir birleşik devrenin çıkışı o anda girişlerin durumuna bağlıdır. ayısal devrelerde çoğu zaman birleşik devreler bulunsa bile bilginin saklanması ve işlenmesi için bir sıralı devreye ihtiyaç vardır. ıralı bir devre birleşik bir devre ve oluşan bilginin saklaması için bellek elemanlarından oluşur. Böylelikle belli bir zaman ve sırada ikili durumların oluşması sağlanabilir. Bellek elemanının bellibir anda saklanan ikili bilgiler sıralı devrenin o andaki durumunu belirler. ıralı bir devrenin çıkışı ise o anda sadece girişlerin durumu ile değil aynı zamanda bellek elmanlarında saklanan ikili bilgiye de bağlıdır. En fazla karşılaşılan sıralı devre uygulamaları sayıcılar (counters), kaydediciler (registers),belleklerdir (memory). İki temel sıralı devre türü vardır. ınıflandırma sıralı devrenin bilgiyi işleyebilmesi için gerekli olan zamanlama sinyaline bağlıdır. enkron sıralı devre, bellek elemanlarının etkilenmesi aynı anda olacaktır. Bunu sağlamanın bir yolu sistemin tamamında aynı tetikleme sinyalınin kullanılmasıdır. Asenkron sıralı devre ise giriş sinyallerinin değişim sırasına bağlıdır. Bu yüzden asenkron sıralı devrelerde sayısal devrele elemanlarındaki yayılım gecikmesi süresi kullanılır.ıralı devrelerde kullanılan devre elemanları mandal (latch) veya Flip-Flop lardır. Bu devre elemanları üzerindeki ikili bir bilgiyi saklayabilen hücrelerdir. Bir mandal (latch) veya flip-flop un saklanan bilgiyi ve saklana bilginin değilini gösteren iki ayrı çıkışı vardır. Aşağıda kullanılan çeşitli mandal ve flip-flop türleri incelenecektir. 8. MANALLA ( LATCH) Bir mandal (latch) devresi bir giriş sinyali ile durumu değişmedikçe ikili bir bilgiyi güç verildiği müddetçe saklayabilen devre elemanlarıdır. Çeşitli mandal (mandal) devreleri arasındaki fark, giriş sayısı ve çıkışın girişlerin durumuna göre etkilenme şeklidir Mandalı (- Latch) Temel olarak bir - Mandalı VEYA eğil (NO) ve VE eğil (NAN) kapıları olmak üzere iki temel kapı türü ile elde edilebilir. (eset) ve (et) olmak üzere iki girişi ve ve ile gösterilen iki çıkış vardır.bu iki çıkış normal çalışma durumlarında birbirinin tersidir. Temel olarak - Mandalının iki farklı çıkış durumu vardır. Bu durumlar =0 olduğu duruma silme, = durumuna kurma adı verilir. Aşağıda Şekil 7. - mandalına ait lojik diyagramı,sembolü ve doğruluk tablosunu göstermektedir. 79
3 AYIAL ELETONİ (a) VEYA EĞİL kapılı (b) VE EĞİL kapılı (c) embolü Girişler Çıkışlar n+ n+ 0 0 n n urum eğişme yok 0 0 ilme 0 0 urma Tanımsız (d) oğruluk tablosu Şekil 8. - Mandalı 8.. Mandalı ( Latch) Bir - mandalının ve girişleri arasına EĞİL kapısı bağlanarak (ata) mandalı elde edilebilinir. Aşağıda mandalına ait lojik diyagram, sembol, doğruluk tablosu Şekil 7. de verilmiştir. (a) VEYA EĞİL kapılı (b) VEEĞİL kapılı (c) embolü 80
4 AYIAL ELETONİ n n (d) oğruluk tablosu Şekil 8. Mandalı ( Latch) 8..3 ontak ıçramasının Mandal (Latch) Yardımı ile Önlenmesi Mandallarda kontak sıçraması sinyal kaynağı olarak mekanik anahtarların kullanımında oldukça sık görülen bir olaydır. ontak sıçraması tek bir bağlantı yapılmadan önce anahtarın mekanik yapısı nedeni ile ortaya çıkan farklı çıkış darbeleridir. +V Şekil 8.3 Mekanik anahtarlarda kontak sıçraması +V 0 Anahtar kapandığında çıkış ontak sıçramaları özellikle sıralı devrelerin çalışmasını etkileyen en önemli faktörlerdir.bir seri darbe devre çalışmasına etki eden girişleri oluştururlar. ontak sıçramasının etkisini önlemek için kullanılan - Mandal devresi Şekil 7.4 de gösterilmiştir. Eğer anahtar pozisyonunda ise girişi 0, girişi olacağından(silme durumu) çıkış 0 olacaktır. Anahtar pozisyonuna alınırsa girişi pull-up direnci ile e çekilecek ve girişi 0 olacaktır. Çok kısa süre girişinde kontak sıçraması görülecek ( =0) ancak bu durumda mandal bir önceki konumunu koruyacaktır.aşağıda Şekil 8.4 ontak sıçrama etkisini ortadan kaldırmak için kullanılan - mandal devresini göstermektedir. 8
5 AYIAL ELETONİ +V Anahtar - Anahtar Yetki Girişli - Mandalı Şekil 8.4 ontak sıçrama etkisini ortadan kaldıran - Mandal devresi Bazı tip mandallarda yetki girişi (enable input- ) bulunmaktadır. Şekil 8.5 yeki girişli bir - Mandalını göstermektedir. - girişlerinin durumuna bağlı olarak çıkışın konum değiştirebilmesi için girişinin yetkilenmesi gerekmektedir. Yetkilenme girişine Lojik- uygulanması ile gerçekleşecektir. (a)lojik diyagram (b) Lojik sembol n+ n+ 0 x x n n 0 0 n n (c)-oğruluk tablosu Şekil 8.5 Yetki Girişli - Mandalı 8
6 AYIAL ELETONİ Yetki Girişli Mandalı Bir diğer yetki girişli mandal türü mandalıdır. girişine uygulanan işarete bağlı olarak çıkışın değişmesi için yetkilendirme işleminin yapılması gerekmektedir.yetkilendirme girişine lojik- uygulayarak gerçekleştirilir. Yetkilendirme işlemi yapılmazsa çıkışlarda bir önceki durum korunacaktır. Şekil 8.6 Yetki girşli mandalını göstermektedir ört-bit Mandalı a- Lojik diyagram b-lojik sembol 0 x c-oğruluk tablosu Şekil 8.6 Yetki girişli Mandalı mandalı için bir IC örnek 7475 dört bit mandalı gösterilebilir. Şekil 8.7 lojik sembol ve doğruluk tablosunu göstermektedir. Tekbir entegre içinde dört tane mandalı bulunmaktadır. İki mandal için tek bir yetki girişi vardır.oğruluk tablosunda x ile gösterilen durumlar dikkate alınmaz durumları(don t care) göstermektedir. Eğer yetkilendirme işlemi gerçekleşmezse girişlerin durumları ne olursa olsun mandal bir önceki durumunu koruyacaktır. Girişler Çıkışlar 0 0 ilme 0 urma x eğişim yok - GN a- oğruluk tablosu b-lojik sembolü Şekil ört bit Mandalı Vcc
7 AYIAL ELETONİ 8.. FLIP- FLOPLA (FLIP-FLOP) Temel bir mandal (latch) asenkron sıralı bir devredir. Girişlerin değişimine bağlı olarak çıkış değeri değişecektir. Temel bir mandal devresinin girişine kapı eklemek suretiyle mandalın çıkışının harici bir saat darbesi (clock pulse- ) ile girişlerin değişimine tepki vermesi sağlanabilir. Flip-Flopların bu anlık değişimine tetiklenme adı verilir. Ve bu değişimi sağlayan duruma ise flip-flop un tetiklenmesi denir. aat darbesi belli bir frekansta 0 ve arasında değişen bir kare dalga sinyalidir. Flip-Flop ların tetiklenmesi, saat darbesinin () veya 0 düzeyinde gerçekleşebilir. 0 Flip-Flop Flip-Flop a-aat darbesi (Clock Pulse) b- düzeyinde tetikleme c- 0 düzeyinde tetikleme Şekil 8.8 Tetikleme sinyali ve düzey tetiklemeleri Bir diğer tür tetikleme biçimi kenar tetiklemesidir. Bu tür flip-floplar kenar tetiklemeli flip-flop lar olarak adlandırılırlar. Tetikleme saat darbesinin den 0 a yükselen kenarında gerçekleşiyorsa yükselen kenar tetiklemeli flip-flop, 0 dan e düşen kenarda gerçekleşiyorsa düşen kenar tetiklemeli flip-flop adını alırlar. Flip Flop Flip Flop (a) Yükselen kenar (b) üşen kenar (c) Yükselen kenar tetiklemeli (d) üşen kenar tetiklemeli (eset-et) Flip-Flop Şekil 8.9 enar tetiklemesi Bir - mandalının girişlerine harici VE kapıları eklemek suretiyle - flip-flopu elde edilebilir. Aşağıda Şekil 8.0 yükselen kenar tetiklemeli - Filip-Flop a ait lojik diyagramı, sembolü ve doğruluk tablosunu göstermektedir. 84
8 AYIAL ELETONİ (a) Lojik diyagramı (c) embolü x x n n 0 0 n n eğişim yok eğişim yok ilme urma Tanımsız (d) oğruluk tablosu Şekil 8.0 Yükselen kenar tetiklemeli - Flip-Flop Bir flip-flop un tetiklenmemesi halinde bir önceki durumunu koruyacağı doğruluk tablosundan görülmelidir. 8.. (ata) Flip-Flop Bir - flip-flop un girişine EĞİL kapısı bağlanarak girişine bağlanması halında flip-flop elde edilebilir. Aşağıda Şekil 8. de yükselen kenar tetiklemeli flip-flop a ait lojik diyagram, sembol ve doğruluk tablosu gösterilmektedir. = (a) Lojik diyagramı (b) embolü ve - denkliği 85
9 AYIAL ELETONİ n+ n + x n n 0 0 eğişim yok ilme 0 urma Flip-Flop (c) oğruluk tablosu Şekil 8. Yükselen kenar tetiklemeli Flip-Flop - filp-flop - flip-flop tipindeki tanımsız durumun ortadan kaldırılması açısından bu tipin gelişmiş bir şekli denilebilir. ve girişleri gösterirken, ve olmak üzere iki çıkışı vardır. Aşağıda Şekil 8. de yükselen kenar tetiklemeli - flip-flop a ait lojik diyagram, sembol ve doğruluk tablosu gösterilmektedir. (a) Lojik iyagram (b) embolü n+ n + x x n n eğişim yok 0 0 n n eğişim yok 0 0 ilme 0 0 urma n n Tümleyen (c) oğruluk Tablosu Şekil.8. Yükselen kenar tetiklemeli - Flip-Flop 86
10 AYIAL ELETONİ oğruluk tablosu incelenirse - Flip-Flop doğruluk tablosuna çok yakın olduğu görülecektir. Ancak - Flip-Flop un tanımsız olduğu durum - Flip-Flop ta tanımlı hale gelmiştir, çıkış bir önceki durumun tersi olmaktadır(toggle-tümleyen çalışma). Bu özelliğinden dolayı - flip-flop lar en fazla tercih edilen türlerin başında yer almaktadır T (Toggle) Flip-Flop Bir - flip-flop un iki girişini kısa devre ederek T (Toggle) Flip Flop elde edilebilir. T Flip-Flop un kullanışlı iki durumu vardır eğer giriş 0 ise çıkışta bir önceki durum ( n ), eğer giriş ise çıkışta bir önceki durumun tersi görünecektir( ). Aşağıda Şekil 8.3 de T flip-flop a ait lojik diyagram, sembol ve doğruluk tablosu gösterilmektedir. T T T (a)lojik iyagram (b) embolü T x n n 0 n n eğişim yok eğişim yok n n Tümleyen (Toggle) (c) oğruluk Tablosu Şekil 8.3 Yükselen kenar tetiklemeli T Flip-Flop 87
11 AYIAL ELETONİ Flip-Flop Türleri 7474 İkili flip-flop Bu TTL entegresi iki flip-flop tek bir chip içerisinde bulunur. V cc ve GN ile adlandırılan iki besleme girişine sahiptir. Yükselen kenar tetiklemeli olan bu tür flipflop lojik-0 da yetkilenen preset ve clear ile adlandırılan iki ayrı asenkron girişe sahiptir. Vcc Preset Clear CLEA CLOC CLEA CLOC PEET PEET GN 0 0 x x 0 0 x a-lojik sembolü b-oğruluk tablosu 74LA İkili - Flip-Flop Şekil İkil Flip-Flop İçerisinde iki tane düşen kenar tetiklemeli - flip-flop olan TTL entegresi preset ve clear ile adlandırılan iki asenkron girişe sahiptir. Lojik sembolü ve doğruluk tablosu Şekil 8.6 da verilmiştir. P CL P CL () (4) () (6) (3) (7) (9) (6) () (8) ET CL ET CL (5) (4) () (0) Girişler Çıkışlar P CL 0 x x x 0 0 x x x x x x x x 0 0 a-lojik diyagram b-oğruluk tablosu Şekil LA İkili - Flip-Flop 88
12 AYIAL ELETONİ 407 İkili - Flip-Flop İçerisinde iki tane yükselen kenar tetiklemeli - flip-flop olan bu entegre CMO mantık ailesinden olup et ve eset diye adlandırılan iki tane asenkron girişe sahiptir. et ve eset girişleri lojik- seviyesinde aktif olmaktadır. Şekil 8.7 entegrenin lojik diyagramını ve doğruluk tablosunu göstermektedir. ET EET ET (9) (0) (3) () () (7) (6) (3) (5) (4) ET CL ET CL (5) (4) () () Girişler Çıkışlar ET EET 0 x x x 0 0 x x x 0 x x x x x 0 0 EET 8.3 Flip-Flop larda Asenkron Girişler Filp-Flop larda tetikleme sinyali () ile senkron (eş zamanlı) çalışan grişler olduğu gibi tetikleme sinyalinden bağımsız asenkron (eş zamanlı olmayan) girişlere sahiptirler. Bu girişler Flip-Flop çıkışı yapan kurma (et) ve çıkış 0 yapan silme (eset) adını alırlar. Bu girişler Filp-Flop un durumunu tetikleme sinyali ve senkron girişlerin durumuna bakılmaksızın belirlerler. Şekil 8.4 et (kurma) ve eset(ilme ) asenkron girişlerine sahip yükselen kenar tetiklemeli - Flip Flop sembolü ve doğruluk tablosunu göstermektedir. Şekildeki devrede asenkron girişler de yetkilenir. Her iki girişin 0 olduğu anda - Flip-Flop çalışma gerçekleşeceği doğruluk tablosundan görülmelidir. 89
13 AYIAL ELETONİ n+ n + 0 x x x 0 0 x x x x x n n n n n n a-lojik embolü b-oğruluk tablosu Şekil 8.4 et ve eset asenkron girişli yükselen kenar tetiklemeli - Flip-Flop Şekil 8.5 et (kurma) ve eset ( ilme ) asenkron girişlerine sahip düşen kenar tetiklemeli - Flip Flop sembolü ve doğruluk tablosunu göstermektedir. Şekildeki devrede asenkron girişler 0 da yetkilenir. Her iki girişin olduğu anda - Flip-Flop çalışma gerçekleşeceği doğruluk tablosundan görülmelidir. n+ n + 0 x x x 0 0 x x x 0 x x n n 0 0 n n n n a-lojik embolü b-oğruluk tablosu Şekil 8.4 et ve eset asenkron girişli yükselen kenar tetiklemeli - Flip-Flop 90
14 AYIAL ELETONİ 8.4 ANA- UYU (MATE-LAVE) FLİP-FLOP Bir Ana-Uydu Flip-Flop devresi iki - Flip-Flop ve harici bir EĞİL kapısından oluşur. oluşur. Birinci Flip-Flop ana, ikinci Flip-Flop ise uydu Flip-Flop u oluşturur. Şekil 7.0 Ana-Uydu Flip-Flop devresini göstermektedir. Ana (Master) Y Y Uydu (lave) (Tetikleme Girişi) Şekil 7.0 Ana-Uydu (Master-lave) Flip-Flop devresi Tetikleme girişi () düşen kenar ( ) olduğu zaman EĞİL kapısı çıkışı uydu Flip- Flop tetikleme girişini () yükselen kenar ( ) yapacağından uydu Flip-Flop yetkilenir ve - girişlerinde ana flip-flop un çıkışları olan Y ve Y görülecektir. Bu durumda uydu flip-flop un çıkışında Y, çıkışında Y görülecektir. Ana Flip-Flop tetikleme girişinde bir düşen kenar olduğundan girişteki değişim ne olursa olsun bir önceki durum korunacaktır. Tetikleme girişinin bir yükselen kenar ( ) olması halinde uydu tetikleme girişi bir düşen kenar ( ) olacağından girişlerdeki değişin ne olursa olsun çıkışa yansımayacaktır. Ana Flip-Flop tetikleneceğinde çıkışlarda girişlere uygulanan değerlere eşit olacaktır. 8.5 FLİP-FLOP GEÇİŞ (UYAMA) TABLOLAI Flip-Flop doğruluk tabloları girişlerin durumuna bağlı olarak çıkışların ne olması gerektiğini anlatan tablolardır. ısaca bir doğruluk tablosu Flip-Flop çalışma şeklini ve özelliklerini tanımlar. Geçiş(uyarma) tablosu ise Flip-Flop un önceki konumdan bir sonraki konuma geçmesi için girişlerin ne olması gerektiğini gösterir. oğruluk tabloları yardımı ile geçiş (uyarma) tabloları kolaylıkla çıkarılabilir. Tabloda n mevcut durumu, n+ ise bir sonraki durumu göstermektedir. 9
15 AYIAL ELETONİ n n+ n n x 0 0 n n x 0 Tanımsız (a) Geçiş (uyarma) Tablosu (b) oğruluk tablosu Tablo 7. - Flip-Flop Geçiş(Uyarma) ve oğruluk tabloları n n+ n n (a) Geçiş(uyarma) tablosu (b) oğruluk tablosu Tablo 7. Flip-Flop Geçiş(Uyarma) ve oğruluk tablola n n+ n n x 0 0 n n 0 x x 0 0 x 0 n n (a) Geçiş (uyarma) Tablosu (b) oğruluk tablosu Tablo Flip-Flop Geçiş(Uyarma) ve oğruluk tabloları n n+ T n n n n 0 n 0 0 n Tablo 7.4 T Flip-Flop Geçiş(Uyarma) ve oğruluk tabloları 9
T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ
T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ 1 7. HAFTA Flip-Floplar RS Flip Flop, Tetiklemeli RS Flip Flop, JK Flip Flop, D Tipi Flip Flop, T Tipi Flip Flop Tetikleme
DetaylıSAYISAL TASARIM Derin
0 BÖLÜM 7 (OSİLATÖLE) MULTİVİBBATÖLE Bu bölümde aşağıdaki konular anlatılacaktır. Multivibratör(Osilatörler) Monostable (tek kararlı) Multivibratörler, Yeniden tetiklenmeyen (Nonretrigerrable) Monostable
DetaylıDeney 2: Flip-Floplar
Deney 2: Flip-Floplar Bu deneyde, çeşitli flip-flop devreleri kurulacak ve incelenecektir. Kullanılan Elemanlar 1 x 74HC00 (NAND kapısı) 1 x 74HC73 (JK flip-flop) 1 x 74HC74 (D flip-flop) 4 x 4,7 kohm
DetaylıBÖLÜM 9 (COUNTERS) SAYICILAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır
SYISL ELETRONİ ÖLÜM 9 (OUNTERS) SYIILR u bölümde aşağıdaki konular anlatılacaktır Sayıcılarda Mod kavramı senkron sayıcılar senkron yukarı sayıcı (Up counter) senkron aşağı sayıcı (Down counter) senkron
Detaylı18. FLİP FLOP LAR (FLIP FLOPS)
18. FLİP FLOP LAR (FLIP FLOPS) Flip Flop lar iki kararlı elektriksel duruma sahip olan elektronik devrelerdir. Devrenin girişlerine uygulanan işarete göre çıkış bir kararlı durumdan diğer (ikinci) kararlı
DetaylıDeney 3: Asenkron Sayıcılar
Deney 3: Asenkron Sayıcılar Sayıcılar hakkında genel bilgi sahibi olunması, asenkron sayıcıların kurulması ve incelenmesi Kullanılan Elemanlar 1xLM555 Entegresi, 1x10 kohm direnç, 1x100 kohm direnç, 1x10
DetaylıBölüm 7 Ardışıl Lojik Devreler
Bölüm 7 Ardışıl Lojik Devreler DENEY 7- Flip-Floplar DENEYİN AMACI. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop türlerinin
Detaylı1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek.
DENEY 7-2 Sayıcılar DENEYİN AMACI 1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek. GENEL BİLGİLER Sayıcılar, flip-floplar
DetaylıDENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI
DENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI Deneyin Amaçları Flip-floplara aģina olmak. DeğiĢik tipte Flip-Flop devrelerin gerçekleģtirilmesi ve tetikleme biçimlerini kavramak. ArdıĢık mantık devrelerinin
DetaylıELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY RAPORU. Deney No: 3 FF Devreleri
TEKNOLOJİ FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY RAPORU Deney No: 3 FF Devreleri Yrd. Doç Dr. Ünal KURT Yrd. Doç. Dr. Hatice VURAL Arş. Gör. Ayşe AYDIN YURDUSEV
DetaylıTemel Flip-Flop ve Saklayıcı Yapıları. Mikroişlemciler ve Mikrobilgisayarlar
Temel Flip-Flop ve Saklayıcı Yapıları 1 Sayısal alga Şekilleri 1 2 4 3 1. Yükselme Zamanı 2. Alçalma Zamanı 3. Sinyal Genişliği 4. Genlik (Amplitude) 2 Periot (T) : Tekrar eden bir sinyalin arka arkaya
DetaylıBölüm 4 Ardışıl Lojik Devre Deneyleri
Bölüm 4 Ardışıl Lojik Devre Deneyleri DENEY 4-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop
DetaylıTeorik Bilgi DENEY 7: ASENKRON VE SENKRON SAYICILAR
DENEY 7: ASENKRON VE SENKRON SAYICILAR Deneyin Amaçları Asenkron ve senkron sayıcı devre yapılarının öğrenilmesi ve deneysel olarak yapılması Deney Malzemeleri 74LS08 Ve Kapı Entegresi (1 Adet) 74LS76
DetaylıDERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi
DERS NOTLARI Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi DERS-8 11.05.2016 MULTİVİBRATÖR VE FLİP FLOPLAR Giriş Kare veya dikdörtgen sinyal üreten elektronik devreler Multivibratör olarak
DetaylıELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 4 DENEYİN ADI: JK, RS, T VE D TİPİ FLİP-FLOPLARIN İNCELENMESİ
ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 4 DENEYİN ADI: JK, RS, T VE D TİPİ FLİP-FLOPLARIN İNCELENMESİ Açıklamalar: Bu deneyde JK, RS, T ve D tipi flip-flop (FF) lar incelenecektir. Deney içerisinde
DetaylıBÖLÜM 10 KAYDEDİCİLER (REGİSTERS) SAYISAL TASARIM. Bu bölümde aşağıdaki konular anlatılacaktır
erin BÖLÜM 10 KYEİCİLER (REGİSTERS) Bu bölümde aşağıdaki konular anlatılacaktır Kaydedicilerin(Registers) bilgi giriş çıkışına göre ve kaydırma yönüne göre sınıflandırılması. Sağa kaydırmalı kaydedici(right
DetaylıBLM 221 MANTIK DEVRELERİ
9. HAFTA BLM 221 MANTIK DEVRELERİ Prof Dr Mehmet AKBABA mehmetakbaba@karabuk.edu.tr Temel Kavramlar FLIP FLOPS S-R: Set-Reset Latch (Tutucu) Tetiklemeli D Latch (Tutucu) Kenar Tetiklemeli D Flip-Flop S-R
DetaylıDENEY 5 RS FLİP-FLOP DENEYLERİ
Adı Soyadı: No: Grup: DENEY 5 RS FLİP-FLOP DENEYLERİ ÖN BİLGİ : Sayısal bilgiyi ( "0" veya "1" ) depolamada ve işlemede kullanılan temel devrelerden biri de F-F lardır. Genel olarak dört tipi vardır: 1-
DetaylıTURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI. Deney 5 Flip Flop Devreleri
TURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI Deney 5 Flip Flop Devreleri Öğrenci Adı & Soyadı: Numarası: 1. Flip Flop Devresi ve VEYADEĞİL
DetaylıBölüm 4 Ardışıl Lojik Devre Deneyleri
Bölüm 4 Ardışıl Lojik Devre Deneyleri DENEY 4-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop
DetaylıARDIŞIL DEVRELER FLIP FLOP (İKİLİ DEVRELER)
AIŞIL EVELE TANIM: ÇIKIŞLAIN BELİLİ Bİ ANAKİ EĞEİ, GİİŞLEİN YANLIZA O ANKİ EGEİNE EĞİL, AYNI ZAMANA GİİŞLEİN ÖNEKİ EĞELEİNİN IAINA A BAĞLI OLAN EVELEE AIŞIL EVELE AI VEİLİ. GEÇMİŞ GİİŞ EĞELEİNİN IAI HAFIZA
DetaylıDeney 6: Ring (Halka) ve Johnson Sayıcılar
Deney 6: Ring (Halka) ve Johnson Sayıcılar Kullanılan Elemanlar xlm Entegresi, x0 kohm direnç, x00 kohm direnç, x0 µf elektrolitik kondansatör, x00 nf kondansatör, x 7HC7 (D flip-flop), x 0 ohm, x Led
DetaylıARDIŞIL DEVRELER (Sequential Circuits)
ayısal evreler (Lojik evreleri) AIŞIL EVELE (equential ircuits) ersin ilk bölümünde kombinezonsal (combinational) devreleri inceledik. Bu tür devrelerde çıkışın değeri o andaki girişlerin değerlerine bağlıdır.
DetaylıBir devrede bellek elemanı olarak kullanılmak üzere tutucuları inceledik.
Flip-Flop Bir devrede bellek elemanı olarak kullanılmak üzere tutucuları inceledik. Tutucular bazı problemlere sahiptir: Tutucuyu ne zaman enable yapacağımızı bilmeliyiz. Tutucuyu çabucak devredışı bırakabilmeliyiz
DetaylıDENEY 2- Sayıcılar. 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi.
DENEY 2- Sayıcılar DENEY 2- JK Flip-Flop Devreleri DENEYİN AMACI 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi. GENEL BİLGİLER Sayıcılar flip-floplar
DetaylıBÖLÜM 8 - MULTİVİBRATÖRLER VE FLİP FLOPLAR (FLİP-FLOPS) İÇERİK:
SAYISAL TASARIM-I 10. VE 11. HAFTA BÖLÜM 8 - MULTİVİBRATÖRLER VE FLİP FLOPLAR (FLİP-FLOPS) İÇERİK: Flip-Flop lar ve Flip-Flop Çeşitleri Tetikleme Sinyali ve FF lerde Tetikleme FF lerde Asenkron Girişler
DetaylıDeney 5: Shift Register(Kaydırmalı Kaydedici)
Deney 5: Shift Register(Kaydırmalı Kaydedici) Kullanılan Elemanlar 1xLM555 Entegresi, 1x10 kohm direnç, 1x100 kohm direnç, 1x10 µf elektrolitik kondansatör, 1x100 nf kondansatör, 2 x 74HC74 (D flip-flop),
DetaylıDENEY 2- Sayıcılar ve Kaydırmalı Kaydediciler
DENEY 2- Sayıcılar ve Kaydırmalı Kaydediciler DENEY 2a- JK Flip-Flop Devreleri DENEYİN AMACI 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi. GENEL
DetaylıBir devrede bellek elemanı olarak kullanılmak üzere latch leri inceledik.
Flip-Flop lar Bir devrede bellek elemanı olarak kullanılmak üzere latch leri inceledik. Latch ler bazı problemlere sahiptir: Latch i ne zaman enable yapacağımızı bilmeliyiz. Latch i çabucak devredışı bırakabilmeliyiz
DetaylıSAYICILAR. Tetikleme işaretlerinin Sayma yönüne göre Sayma kodlanmasına göre uygulanışına göre. Şekil 52. Sayıcıların Sınıflandırılması
25. Sayıcı Devreleri Giriş darbelerine bağlı olarak belirli bir durum dizisini tekrarlayan lojik devreler, sayıcı olarak adlandırılır. Çok değişik alanlarda kullanılan sayıcı devreleri, FF lerin uygun
DetaylıBSE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits)
SE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates nd Logic Circuits) Sakarya Üniversitesi Lojik Kapılar - maçlar Lojik kapıları ve lojik devreleri tanıtmak Temel işlemler olarak VE,
DetaylıT.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1
T.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1 TEMEL LOJİK ELEMANLAR VE UYGULAMALARI DENEY SORUMLUSU Arş. Gör. Erdem ARSLAN Arş. Gör.
DetaylıT.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ
T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ 1 8. HAFTA ARDIŞIL DEVRE TASARIMLARI SAYICILAR ASENKRON SAYICILAR SENKRON SAYICILAR 2 ARDIŞIL DEVRELER Bileşik devrelere geri
DetaylıSAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı
SAYISAL ELEKTRONİK Ege Üniversitesi Ege MYO Mekatronik Programı BÖLÜM 6 Tutucular, Flip-Floplar ve Zamanlayıcılar Tutucular (Latches) Tutucu iki kararlı (bistable state) durumu olan en temel sayısal depolama
DetaylıDENEY 8- Flip Flop ve Uygulamaları. Amaç: - Flip Flop çalışma mantığını kavramak
DENEY 8- Flip Flop ve Uygulamaları Amaç: - Flip Flop çalışma mantığını kavramak Deneyin Yapılışı: - Deney bağlantı şemasında verilen devreleri uygun elemanlarla kurunuz. Entegrenin besleme ve GND bağlantılarını
Detaylı5. LOJİK KAPILAR (LOGIC GATES)
5. LOJİK KPILR (LOGIC GTES) Dijital (Sayısal) devrelerin tasarımında kullanılan temel devre elemanlarına Lojik kapılar adı verilmektedir. Her lojik kapının bir çıkışı, bir veya birden fazla girişi vardır.
DetaylıMUNZUR ÜNİVERSİTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUVARI
DENEY 4 SAYISAL ARİTMETİK Deneyin Amacı Bu deneyde işaretli ve işaretsiz sayılar için ikili sayı ( Binary ) sistemindeki toplama işleminin anlaşılması, işlem performansını artırabilmek için iki tabanındaki
DetaylıTEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI
TEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI DENEY FÖYÜ 1 EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI DENEY NO : 1 DENEYİN ADI : OSİLATÖR DEVRESİ Giriş
DetaylıEEM122SAYISAL MANTIK SAYICILAR. Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol
EEM122SAYISAL MANTIK BÖLÜM 6: KAYDEDİCİLER VE SAYICILAR Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol KAYDEDİCİLER VE SAYICILAR Flip-flopkullanan devreler fonksiyonlarına göre iki guruba
DetaylıSAYISAL TASARIM Derin
0 BÖLÜM 7 (OSİLATÖRLER) MULTİVİBBRATÖRLER Bu bölümde aşağıdaki konular anlatılacaktır. Multivibratör(Osilatörler) Monostable (tek kararlı) Multivibratörler, Yeniden tetiklenmeyen (Nonretrigerrable) Monostable
DetaylıY.Doç.Dr.Tuncay UZUN 6. Ardışıl Lojik Devreler 2. Kombinezonsal devre. Bellek. Bellek nedir? Bir bellek şu üç önemli özelliği sağlamalıdır:
6.ARDIŞIL LOJĐK DEVRELER 6.1.Ardışıl Lojik Devre Temelleri SR Tutucu Flip-Flop(FF) Saat, Kenar tetikleme D FF, JK FF, T FF 6.2.Ardışıl Devrelerin Analizi Moore modeli: Çıkışlar= f(şimdiki durum) Mealy
DetaylıKIRIKKALE ÜNİVERSİTESİ
KIRIKKALE ÜNİVERSİTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL ELEKTRONİK LAB. DENEY FÖYÜ DENEY 4 OSİLATÖRLER SCHMİT TRİGGER ve MULTİVİBRATÖR DEVRELERİ ÖN BİLGİ: Elektronik iletişim sistemlerinde
DetaylıBÖLÜM 2 SAYI SİSTEMLERİ
İÇİNDEKİLER BÖLÜM 1 GİRİŞ 1.1. Lojik devre içeriği... (1) 1.1.1. Kodlama, Kod tabloları... (2) 1.1.2. Kombinezonsal Devre / Ardışıl Devre... (4) 1.1.3. Kanonik Model / Algiritmik Model... (4) 1.1.4. Tasarım
DetaylıNECMETTİN ERBAKAN ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY FÖYÜ
NECMETTİN ERBAKAN ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY FÖYÜ DENEY 1 Elektronik devrelerde sık sık karşımıza çıkan
DetaylıARDIŞIL DEVRELER SENKRON ARDIŞIL DEVRELER
ARDIŞIL DEVRELER TANIM: ÇIKIŞLARIN BELİRLİ BİR ANDAKİ DEĞERİ, GİRİŞLERİN YANLIZA O ANKİ DEĞERİNE BAĞLI OLAN DEVRELER KOMBİNASYONEL DEVRELER OLARAK İSİMLENDİRİLİR. ÇIKIŞLARIN BELİRLİ BİR ANDAKİ DEĞERİ,
DetaylıSAYISAL MANTIK LAB. PROJELERİ
1. 8 bitlik Okunur Yazılır Bellek (RAM) Her biri ayrı adreslenmiş 8 adet D tipi flip-flop kullanılabilir. RAM'lerde okuma ve yazma işlemleri CS (Chip Select), RD (Read), WR (Write) kontrol sinyalleri ile
Detaylı(I) şimdiki. durum (S) belleği. saat. girşi
ers Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/ Eşzamanlı (Senkron) Ardışıl evreler (Synchronous Sequential Circuits) Ardışıl (sequential)
Detaylı(VEYA-DEĞİL kapısı) (Exlusive OR kapısı) (Exlusive NOR kapısı)
1.1 Ön Çalışma Deney çalışmasında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma raporu olarak hazırlayınız. 1.2 Deneyin Amacı Temel kapı işlemlerinin ve gerçekleştirilmesi. bu
DetaylıDENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER
DENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER DENEYİN AMACI: Bu deneyde temel lojik kapılar incelenecek; çift kararlı ve tek kararlı ikili devrelerin çalışma prensipleri gözlemlenecektir. ÖN HAZIRLIK Temel lojik
DetaylıTEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI
TEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI DENEY FÖYÜ 1 İÇİNDEKİLER Deney 1 OSİLATÖR DEVRESİ... 2 Deney 2 FLİP-FLOP LAR....... 6 Deney 3 FLİP-FLOP
DetaylıKENAR TETİKLEMELİ D FLİP-FLOP
Karadeniz Teknik Üniversitesi Bilgisaar Mühendisliği Bölümü Saısal Tasarım Laboratuarı KENAR TETİKLEMELİ FLİP-FLOP 1. SR Flip-Flop tan Kenar Tetiklemeli FF a Geçiş FF lar girişlere ugulanan lojik değerlere
Detaylıİnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü
İnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü 00223 - Mantık Devreleri Tasarımı Laboratuar Föyleri Numara: Ad Soyad: Arş. Grv. Bilal ŞENOL Devre Kurma Alanı Arş. Grv. Bilal ŞENOL
DetaylıLOJİK DEVRELER-I I. HAFTA DENEY FÖYÜ
LOJİK DEVRELER-I I. HAFTA DENEY FÖYÜ Ve, Veya, Değil Kapılarının Çalışma Prensiplerinin Kavranması Deneyin Amacı: Ve, Veya, Değil kapı entegrelerinin iç yapılarının incelenmesi, gelen durumlara göre çıkış
DetaylıSAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ
SAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ DENEYİN AMACI 1. Temel lojik kapı sembollerini ve karakteristiklerini anlamak. GENEL BİLGİLER TTL kapıların karakteristikleri,
Detaylı1 ELEKTRONİK KAVRAMLAR
İÇİNDEKİLER VII İÇİNDEKİLER 1 ELEKTRONİK KAVRAMLAR 1 Giriş 1 Atomun Yapısı, İletkenler ve Yarı İletkenler 2 Atomun Yapısı 2 İletkenler 3 Yarı İletkenler 5 Sayısal Değerler (I/O) 8 Dalga Şekilleri 9 Kare
DetaylıMantık Devreleri Laboratuarı
2013 2014 Mantık Devreleri Laboratuarı Ders Sorumlusu: Prof. Dr. Mehmet AKBABA Laboratuar Sorumlusu: Emrullah SONUÇ İÇİNDEKİLER Deney 1: 'DEĞİL', 'VE', 'VEYA', 'VE DEĞİL', 'VEYA DEĞİL' KAPILARI... 3 1.0.
DetaylıT.C. BOZOK ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ LOJĐK DEVRELER LABORATUARI DENEY FÖYÜ
T.C. BOZOK ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ LOJĐK DEVRELER LABORATUARI DENEY FÖYÜ Haziran 2009 ĐÇĐNDEKĐLER Deney-1 Temel Kapı Devreleri. 1 1.1 Ön Çalışma. 1 1.2 Deneyin Amacı 1 1.3
DetaylıArĢ. Gör. Mehmet Zeki KONYAR ArĢ. Gör. Sümeyya ĠLKĠN
Dersin Öğretim Üyesi Laboratuvar Sorumluları : Yrd. Doç. Dr. Adnan SONDAġ : ArĢ. Gör. Bahadır SALMANKURT ArĢ. Gör. Mehmet Zeki KONYAR ArĢ. Gör. Sümeyya ĠLKĠN Ġçindekiler DENEY 1: MANTIK DEVRELERİNE GİRİŞ...
DetaylıDERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi
DERS NOTLARI Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi Ders-3 11.10.2016 555-Zaman Entegresi 555 Zaman Entegre Devresi monastable multivibratör (asimetrik kare dalga osilatör), astable
DetaylıŞekil 3-1 Ses ve PWM işaretleri arasındaki ilişki
DARBE GENİŞLİK MÖDÜLATÖRLERİ (PWM) (3.DENEY) DENEY NO : 3 DENEY ADI : Darbe Genişlik Modülatörleri (PWM) DENEYİN AMACI : µa741 kullanarak bir darbe genişlik modülatörünün gerçekleştirilmesi.lm555 in karakteristiklerinin
DetaylıSAYISAL TASARIM. Ege Üniversitesi Ege MYO Mekatronik Programı
SAYISAL TASARIM Ege Üniversitesi Ege MYO Mekatronik Programı BÖLÜM 1 Sayıcılar İkili (Binary) Sayma İkili (Binary) sayma 1 ve 0 ların belirli bir düzen içerisinde sıralanması ile yapılır. Her dört sayıda
DetaylıSAYICILAR (COUNTERS) ASENKRON SAYICILAR 2 BİT ASENKRON SAYICI
SAYIILAR (OUNTERS) Sayıcılar sayısal elektroniğin temel devreleridir. Sayıcılar istenilen aralıkta her saat darbesinde ileri veya geri doğru sayma yaparlar. Sayıcılar flip-flop kullanılarak yapılır, kullanılan
DetaylıBİLİŞİM TEKNOLOJİLERİ ALANI
T.C. MİLLÎ EĞİTİM BAKANLIĞI BİLİŞİM TEKNOLOJİLERİ ALANI SAYICILAR Ankara, 2014 Bu modül, mesleki ve teknik eğitim okul/kurumlarında uygulanan Çerçeve Öğretim Programlarında yer alan yeterlikleri kazandırmaya
DetaylıT.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü
T.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü MANTIK DEVRELERİ TASARIMI LABORATUVARI DENEY FÖYLERİ 2018 Deney 1: MANTIK KAPILARI VE
DetaylıMultivibratörler. Monastable (Tek Kararlı) Multivibratör
Multivibratörler Kare dalga veya dikdörtgen dalga meydana getiren devrelere MULTİVİBRATÖR adı verilir. Bu devreler temel olarak pozitif geri beslemeli iki yükselteç devresinden oluşur. Genelde çalışma
Detaylı6. DİJİTAL / ANALOG VE ANALOG /DİJİTAL ÇEVİRİCİLER 1
6. DİJİTAL / ANALOG VE ANALOG /DİJİTAL ÇEVİRİCİLER 1 Günümüzde kullanılan elektronik kontrol üniteleri analog ve dijital elektronik düzenlerinin birleşimi ile gerçekleşir. Gerilim, akım, direnç, frekans,
DetaylıDeney 1: Saat darbesi üretici devresi
Deney 1: Saat darbesi üretici devresi Bu deneyde, bir 555 zamanlayıcı entegresi(ic) kullanılacak ve verilen bir frekansta saat darbelerini üretmek için gerekli bağlantılar yapılacaktır. Devre iki ek direnç
DetaylıBM217 SAYISAL TASARIM DERSİ LABORATUVAR DENEYLERİ
BİLECİK ŞEYH EDEBALİ ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BM217 SAYISAL TASARIM DERSİ LABORATUVAR DENEYLERİ Yrd. Doç. Dr. Emre DANDIL İÇİNDEKİLER ŞEKİLLER TABLOSU... vi MALZEME LİSTESİ... viii ENTEGRELER...
DetaylıAşağıdaki uygulama faaliyetini yaparak asenkron yukarı sayıcıdevresini kurabileceksiniz.
Aşağıdaki uygulama faaliyetini yaparak asenkron yukarı sayıcıdevresini kurabileceksiniz. Şekil1.17: Asenkron yukarı sayıcıdevresi 7476 entegreli asenkron yukarısayıcı Devrenin sağlıklı çalışabilmesi için
DetaylıDers Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/
Eşzamanlı (Senkron) Ardışıl Devrelerin Tasarlanması (Design) Bir ardışıl devrenin tasarlanması, çözülecek olan problemin sözle anlatımıyla (senaryo) başlar. Bundan sonra aşağıda açıklanan aşamalardan geçilerek
DetaylıELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ SAYISAL TASARIM LABORATUVARI DENEY 6 ANALOG/DİGİTAL DÖNÜŞTÜRÜCÜ. Grup Numara Ad Soyad RAPORU HAZIRLAYAN:
ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ SAYISAL TASARIM LABORATUVARI DENEY 6 ANALOG/DİGİTAL DÖNÜŞTÜRÜCÜ DENEYİ YAPANLAR Grup Numara Ad Soyad RAPORU HAZIRLAYAN: Deneyin Yapılış Tarihi Raporun Geleceği Tarih Raporun
DetaylıSayıcılar n bitlik bir bilgiyi tutmanın yanısıra her saat çevriminde tuttukları değeri artıran veya azaltan ardışıl devrelerdir.
Sayıcılar (Counters) Sayıcılar n bitlik bir bilgiyi tutmanın yanısıra her saat çevriminde tuttukları değeri artıran veya azaltan ardışıl devrelerdir. Genel olarak iki gruba ayrılır: Senkron sayıcılar Asenkron
DetaylıLOJİK DEVRELER-I IV. HAFTA DENEY FÖYÜ
LOJİK DEVRELER-I IV. HAFTA DENEY FÖYÜ 4 Bitlik İki Sayının Tam Toplayıcı Entegresi ile Toplama Ve Çıkarma İşlemlerinin Yapılması Ve Sonucu Segment Display'de Gösteren Devrenin Tasarlanması Deneyin Amacı:
DetaylıBu deney çalışmasında kombinasyonel lojik devrelerden decoder incelenecektir.
4.1 Ön Çalışması Deney çalışmasında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma raporu olarak hazırlayınız. 4.2 Deneyin Amacı MSI lojik elemanları yardımıyla kombinasyonel lojik
Detaylı7.Yazmaçlar (Registers), Sayıcılar (Counters)
7.Yazmaçlar (Registers), Sayıcılar (Counters) 7..Yazmaçlar Paralel Yüklemeli Yazmaçlar Ötelemeli Yazmaçlar 7.2.Sayıcılar Đkili Asenkron Sayıcılar (Binary Ripple Counter) Đkili Kodlanmış Onlu Asenkron Sayıcı
DetaylıELEKTRİK-ELEKTRONİK TEKNOLOJİSİ
T.C. MİLLÎ EĞİTİM BAKANLIĞI ELEKTRİK-ELEKTRONİK TEKNOLOJİSİ SAYICI VE KAYDEDİCİ DEVRELERİ 522EE0257 Ankara, 2012 Bu modül, mesleki ve teknik eğitim okul/kurumlarında uygulanan Çerçeve Öğretim Programlarında
DetaylıAnalog Sayısal Dönüşüm
Analog Sayısal Dönüşüm Gerilim sinyali formundaki analog bir veriyi, iki tabanındaki sayısal bir veriye dönüştürmek için, az önce anlatılan merdiven devresiyle, bir sayıcı (counter) ve bir karşılaştırıcı
DetaylıTEKNOLOJİ FAKÜLTESİ YMT-215 LOGIC CIRCUITS
TEKNOLOJİ FAKÜLTESİ YMT-215 LOGIC CIRCUITS 1 İÇİNDEKİLER Deney 1 SAYI SİSTEMLERİ... 2 Deney 2 LOJİK KAPILAR (VE/VEYA/DEĞİL)...... 7 Deney 3 LOJİK KAPILAR (VE DEĞİL / VEYA DEĞİL / ÖZEL VEYA / ÖZEL VEYA
DetaylıBİLİŞİM TEKNOLOJİLERİ
T.C. MİLLÎ EĞİTİM BAKANLIĞI BİLİŞİM TEKNOLOJİLERİ FLİP-FLOP Ankara, 2013 Bu modül, mesleki ve teknik eğitim okul/kurumlarında uygulanan Çerçeve Öğretim Programlarında yer alan yeterlikleri kazandırmaya
DetaylıDeney 4: 555 Entegresi Uygulamaları
Deneyin Amacı: Deney 4: 555 Entegresi Uygulamaları 555 entegresi kullanım alanlarının öğrenilmesi. Uygulama yapılarak pratik kazanılması. A.ÖNBİLGİ LM 555 entegresi; osilasyon, zaman gecikmesi ve darbe
Detaylı9. MERKEZİ İŞLEM BİRİM MODÜLÜ TASARIMI
1 9. MERKEZİ İŞLEM BİRİM MODÜLÜ TASARIMI Mikroişlemci temelli sistem donanımının en önemli kısmı merkezi işlem birimi modülüdür. Bu modülü tasarlamak için mikroişlemcinin uç işlevlerinin çok iyi bilinmesi
DetaylıProje Teslimi: 2013-2014 güz yarıyılı ikinci ders haftasında teslim edilecektir.
ELEKTRONĐK YAZ PROJESĐ-2 (v1.1) Yıldız Teknik Üniversitesi Elektronik ve Haberleşme Mühendisliği Bölümünde okuyan 1. ve 2. sınıf öğrencilerine; mesleği sevdirerek öğretmek amacıyla, isteğe bağlı olarak
DetaylıENTEGRELER (Integrated Circuits, IC) Entegre nedir, nerelerde kullanılır?...
ENTEGRELER (Integrated Circuits, IC) Entegre nedir, nerelerde kullanılır?... İçerik Düzeni Entegre Tanımı Entegre Seviyeleri Lojik Aileler Datasheet Okuma ENTEGRE TANIMI Entegreler(IC) chip adı da verilen,
DetaylıYrd.Doç.Dr. Celal Murat KANDEMİR. Kodlama (Coding) : Bir nesneler kümesinin bir dizgi (bit dizisi) kümesi ile temsil edilmesidir.
Bilgisayar Mimarisi İkilik Kodlama ve Mantık Devreleri Yrd.Doç.Dr. Celal Murat KANDEMİR ESOGÜ Eğitim Fakültesi - BÖTE twitter.com/cmkandemir Kodlama Kodlama (Coding) : Bir nesneler kümesinin bir dizgi
DetaylıLOJİK DEVRELER-I IV. HAFTA DENEY FÖYÜ
LOJİK DEVRELER-I IV. HAFTA DENEY FÖYÜ 4 Bitlik İki Sayının Tam Toplayıcı Entegresi ile Toplama Ve Çıkarma İşlemlerinin Yapılması Ve Sonucu Segment Display'de Gösteren Devrenin Tasarlanması Deneyin Amacı:
DetaylıDENEY 1 BOOLEAN CEBİRİ TEMEL İŞLEMLERİ
Sayısal Elektronik aboratuvarı DENEY 1 BOOEAN CEBİRİ TEME İŞEMERİ Boolean cebiri, George Boole (1815-1864) tarafından mantık problemlerini çözmek amacıyla geliştirilmiştir. 1983 yılında Claude Shannon
DetaylıDENEY 21 IC Zamanlayıcı Devre
DENEY 21 IC Zamanlayıcı Devre DENEYİN AMACI 1. IC zamanlayıcı NE555 in çalışmasını öğrenmek. 2. 555 multivibratörlerinin çalışma ve yapılarını öğrenmek. 3. IC zamanlayıcı anahtar devresi yapmak. GİRİŞ
Detaylı1. LİNEER PCM KODLAMA
1. LİNEER PCM KODLAMA 1.1 Amaçlar 4/12 bitlik lineer PCM kodlayıcısı ve kod çözücüsünü incelemek. Kuantalama hatasını incelemek. Kodlama kullanarak ses iletimini gerçekleştirmek. 1.2 Ön Hazırlık 1. Kuantalama
DetaylıKMU MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRELER II LABORATUVARI DENEY 1 TOPLAYICILAR - ÇIKARICILAR
KMU MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRELER II LABORATUVARI DENEY 1 TOPLAYICILAR - ÇIKARICILAR DENEY 1: TOPLAYICILAR- ÇIKARICILAR Deneyin Amaçları Kombinasyonel lojik devrelerden
DetaylıDENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi
DENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi DENEYİN AMACI 1. Aritmetik birimdeki yarım ve tam toplayıcıların karakteristiklerini anlamak. GENEL BİLGİLER Toplama devreleri, Yarım Toplayıcı (YT) ve
DetaylıELEKTRİK-ELEKTRONİK TEKNOLOJİSİ
T.C. MİLLÎ EĞİTİM BAKANLIĞI ELEKTRİK-ELEKTRONİK TEKNOLOJİSİ SAYICI VE KAYDEDİCİ DEVRELERİ 522EE0257 Ankara, 2012 Bu modül, mesleki ve teknik eğitim okul/kurumlarında uygulanan Çerçeve Öğretim Programlarında
DetaylıMakine Mühendisliği İçin Elektrik-Elektronik Bilgisi. Sayısal Elektronik
Makine Mühendisliği İçin Elektrik-Elektronik Bilgisi Sayısal Elektronik Günümüz Elektroniği Analog ve Sayısal olmak üzere iki temel türde incelenebilir. Analog büyüklükler sonsuz sayıda değeri içermesine
DetaylıDENEY 1a- Kod Çözücü Devreler
DENEY 1a- Kod Çözücü Devreler DENEYİN AMACI 1. Kod çözücü devrelerin çalışma prensibini anlamak. GENEL BİLGİLER Kod çözücü, belirli bir ikili sayı yada kelimenin varlığını belirlemek için kullanılan lojik
Detaylı1. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak. 2. Temel lojik kapıların karakteristiklerini ölçmek.
DENEY Temel Lojik Kapıların Karakteristikleri DENEYİN AMACI. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak.. Temel lojik kapıların karakteristiklerini ölçmek. GENEL İLGİLER Temel lojik
DetaylıDENEY FÖYÜ8: Lojik Kapıların Elektriksel Gerçeklenmesi
DENEY FÖYÜ8: Lojik Kapıların Elektriksel Gerçeklenmesi Deneyin Amacı: Temel kapı devrelerinin incelenmesi, deneysel olarak kapıların gerçeklenmesi ve doğruluk tablolarının elde edilmesidir. Deney Malzemeleri:
DetaylıVE DEVRELER LOJİK KAPILAR
ÖLÜM 3 VE DEVELEI LOJIK KPIL VE DEVELE LOJİK KPIL Sayısal devrelerin tasarımında kullanılan temel devre elemanlarına Lojik kapılar adı verilir. ir lojik kapı bir çıkış, bir veya birden fazla giriş hattına
DetaylıİKİLİ SAYILAR VE ARİTMETİK İŞLEMLER
İKİLİ SAYILAR VE ARİTMETİK İŞLEMLER DENEY 3 GİRİŞ Bu deneyde kurulacak devreler ile işaretsiz ve işaretli ikili sayılar üzerinde aritmetik işlemler yapılacak; işaret, elde, borç, taşma kavramları incelenecektir.
DetaylıLOJİK DEVRELER-I III. HAFTA DENEY FÖYÜ
LOJİK DEVRELER-I III. HAFTA DENEY FÖYÜ 3 Bitlik Bir Sayının mod(5)'ini Bulan Ve Sonucu Segment Display'de Gösteren Devrenin Tasarlanması Deneyin Amacı: 3 bitlik bir sayının mod(5)'e göre sonucunu bulan
Detaylı25. Aşağıdaki çıkarma işlemlerini doğrudan çıkarma yöntemi ile yapınız.
BÖLÜM. Büyüklüklerin genel özellikleri nelerdir? 2. Analog büyüklük, analog işaret, analog sistem ve analog gösterge terimlerini açıklayınız. 3. Analog sisteme etrafınızdaki veya günlük hayatta kullandığınız
DetaylıARDIŞIL DEVRELER. Çıkışlar. Kombinezonsal devre. Girişler. Bellek
ARDIŞIL DEVRELER Ardışıl Devreler konusunda Temel bellek elemanları Tutucu (Latch) Flip-flop Ardışıl devrelerin analizi Ardışıl devrelerin sentezi Saklayıcı (Register) ve Sayıcı (Counter) gibi çok kullanılan
Detaylı