BÖLÜM - 5 KARNOUGH HARITALARI

Benzer belgeler
LOJİK İFADENİN VE-DEĞİL VEYA VEYA-DEĞİL LOJİK DİYAGRAMLARINA DÖNÜŞTÜRÜLMESİ

MİNTERİM VE MAXİTERİM

DOĞRULUK TABLOLARI (TRUTH TABLE)

BOOLEAN İŞLEMLERİ Boolean matematiği sayısal sistemlerin analizinde ve anlaşılmasında kullanılan temel sistemdir.

SAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı

25. Aşağıdaki çıkarma işlemlerini doğrudan çıkarma yöntemi ile yapınız.

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

BÖLÜM 6. Karnaugh (Karno) Haritaları. (Karnaugh Maps) Amaçlar. Başlıklar

Boole Cebri. (Boolean Algebra)

Boole Cebri. Muhammet Baykara

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

VE DEVRELER LOJİK KAPILAR

BSE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits)

Fatih University- Faculty of Engineering- Electric and Electronic Dept.

Makine Mühendisliği İçin Elektrik-Elektronik Bilgisi. Sayısal Elektronik

5. LOJİK KAPILAR (LOGIC GATES)

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

(Boolean Algebra and Logic Simplification) Amaçlar Lojik sistemlerin temeli olarak Booleron Matematiğini tanıtmak

Elektrik Elektronik Mühendisliği Bölümü Lojik Devre Laboratuarı DENEY-2 TEMEL KAPI DEVRELERİ KULLANILARAK LOJİK FONKSİYONLARIN GERÇEKLEŞTİRİLMESİ

SAYI SİSTEMLERİ ve BOOLE CEBİRİ 1+1=1 ÖĞR.GÖR. GÜNAY TEMÜR - TEKNOLOJİ F. / BİLGİSAYAR MÜH.

Mantık fonksiyonlarından devre çizimi 6 Çizilmiş bir devrenin mantık fonksiyonunun bulunması

ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 2

Fatih University- Faculty of Engineering- Electric and Electronic Dept.

Lojik Fonksiyonların Yalınlaştırılması (İndirgenmesi) F(A, B, C)= Σm(1,3,5,6,7) : 1. kanonik açılım = A'B'C + A'BC + AB'C + ABC' + ABC A B C F F= AB+C

Lojik Fonksiyonların Yalınlaştırılması (İndirgenmesi)

BLM 221 MANTIK DEVRELERİ

Minterm'e Karşı Maxterm Çözümü

ANKARA ÜNİVERSİTESİ GAMA MESLEK YÜKSEKOULU

DENEY 5: KOD DÖNÜŞTÜRÜCÜLERİN TASARIMI

Mantık Devreleri Laboratuarı

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits)

Boolean Kuralları ve Lojik İfadelerin Sadeleştirilmesi (Boolean Algebra and Logic Simplification)

BİLGİSAYAR MİMARİSİ. İkili Kodlama ve Mantık Devreleri. Özer Çelik Matematik-Bilgisayar Bölümü

MAK 210 SAYISAL ANALİZ

BÖLÜM 9 (COUNTERS) SAYICILAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır

8.SINIF CEBirsel ifadeler

Deney 2: Lojik Devre Analizi

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

Sunum ve Sistematik. Bu başlıklar altında uygulamalar yaparak öğrenciye yorum, analiz, sentez yetisinin geliştirilmesi hedeflenmiştir.

Lineer Cebir. Doç. Dr. Niyazi ŞAHİN TOBB. İçerik: 1.1. Lineer Denklemlerin Tanımı 1.2. Lineer Denklem Sistemleri 1.3. Matrisler

Ders İçerik Bilgisi. Karmaşık Sistemlerin Tek Bir Transfer Fonksiyonuna İndirgenmesi

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

Mantıksal İfadelerin Karnough Haritası Yöntemiyle En Basite İndirgenmesi için Bir Yazılım Geliştirilmesi

T.C. MİLLÎ EĞİTİM BAKANLIĞI

GENEL BİLGİ: GEREKLİ MALZEMELER:

BİL 201 Geçit düzeyinde yalınlaştırma (Gate-Level Minimization) Hacettepe Üniversitesi Bilgisayar Müh. Bölümü

ARDIŞIL DEVRELER SENKRON ARDIŞIL DEVRELER

BOOLE CEBRİ. BOOLE cebri. B={0,1} kümesi üzerinde tanımlı İkili işlemler: VEYA, VE { +,. } Birli işlem: tümleme { } AKSİYOMLAR

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

DENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi

Ders Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans:

Ders Adı Kodu Yarıyılı T+U Saati Ulusal Kredisi AKTS. Mantık Devreleri EEE

SAYISAL ELEKTRONİK DERS NOTLARI:

SAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı

ANKARA ÜNİVERSİTESİ GAMA MESLEK YÜKSEKOULU

Temel Mantık Kapıları

BÖLÜM 5 - LOJİK KAPILAR VE LOJİK DEVRELER (LOGİC CİRCUİTS)

BÖLÜNMÜŞ FARKLAR (DİVİDED DİFFERENCES)

Deney 1: Lojik Kapıların Lojik Gerilim Seviyeleri

ÜNİTE. MATEMATİK-1 Doç.Dr.Erdal KARADUMAN İÇİNDEKİLER HEDEFLER ÖZDEŞLİKLER, DENKLEMLER VE EŞİTSİZLİKLER

Tanım 2.1. X boş olmayan bir küme olmak üzere X den X üzerine bire-bir fonksiyona permütasyon denir.

Bölüm 2 Kombinasyonel Lojik Devreleri

Örnek...2 : Örnek...3 : Örnek...1 : MANTIK 1. p: Bir yıl 265 gün 6 saattir. w w w. m a t b a z. c o m ÖNERMELER- BİLEŞİK ÖNERMELER

Karşılaştırma, Toplayıcı ve Çıkarıcı Devreler

STATİĞİN TEMEL PRENSİPLERİ

1. Fonksiyonlar Artan, Azalan ve Sabit Fonksiyon Alıştırmalar Çift ve Tek Fonksiyon

NECMETTİN ERBAKAN ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY FÖYÜ

Algoritma ve Programlamaya Giriş

LOJİK DEVRELER-I II. HAFTA DENEY FÖYÜ

BİLİŞİM TEKNOLOJİLERİ

BLM 221 MANTIK DEVRELERİ

LOJİK DEVRELER-I I. HAFTA DENEY FÖYÜ

Atatürk Anadolu. Temel Kavramlar Üzerine Kısa Çalışmalar

T.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü

BİL 201 Boole Cebiri ve Temel Geçitler (Boolean Algebra & Logic Gates) Bilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi

Proje Adı: Sonlu Bir Aritmetik Dizinin Terimlerinin Kuvvetleri Toplamının İndirgeme Bağıntısıyla Bulunması.

EŞİTLİK KISITLI TÜREVLİ YÖNTEMLER

T I M U R K A R A Ç AY - H AY D A R E Ş C A L C U L U S S E Ç K I N YAY I N C I L I K A N K A R A

Bölüm 3 Toplama ve Çıkarma Devreleri

1. BÖLÜM Mantık BÖLÜM Sayılar BÖLÜM Rasyonel Sayılar BÖLÜM I. Dereceden Denklemler ve Eşitsizlikler

4. HAFTA Boole Cebiri Uygulamaları Standart Formlar. Prof. Mehmet Akbaba

Boole Cebiri ve Temel Geçitler

SAYILAR DOĞAL VE TAM SAYILAR

Fonksiyon Optimizasyonunda Genetik Algoritmalar

SONLU FARKLAR GENEL DENKLEMLER

BİLİŞİM TEKNOLOJİLERİ

Fatih University- Faculty of Engineering- Electric and Electronic Dept.

Sayı sistemleri-hesaplamalar. Sakarya Üniversitesi

Elektronik sistemlerde dört farklı sayı sistemi kullanılır. Bunlar;

SAYISAL SİSTEMLER LABORATUVARI DENEYLERİ

DENEY 4: TOPLAYICILAR, ÇIKARICILAR VE KARŞILAŞTIRICILAR

İstatistik ve Olasılık

İÇİNDEKİLER BASİT EŞİTSİZLİKLER. HARFLİ İFADELER Harfli İfadeler ve Elemanları Eşitsizlik Sembolleri ve İşaretin Eşitsizlik İfadesi...

EĞİTİM - ÖĞRETİM YILI 10. SINIF MATEMATİK DERSİ DESTEKLEME VE YETİŞTİRME KURSU KAZANIMLARI VE TESTLERİ

EXCEL FORMÜLLER, FONKSİYONLAR

Deney 2: Flip-Floplar

Singapur Matematik Olimpiyatı Soruları

1. BÖLÜM Polinomlar BÖLÜM II. Dereceden Denklemler BÖLÜM II. Dereceden Eşitsizlikler BÖLÜM Parabol

1 ELEKTRONİK KAVRAMLAR

Transkript:

ÖLÜM - 5 KRNOUGH HRITLRI KRNOUGH HRITLRI oolean fonksiyonlarını teoremler,kurallar ve özdeşlikler yardımı ile indirgeyebileceğimizi bir önceki bölümde gördük. ncak yapılan bu sadeleştirme işleminde birbirini izleyen her adım için farklı bir işlem yapma gerekliliği indirgemenin tam olarak yapılamamasına ve indirgemede hata yapma olasılığını arttırmaktadır. Karnough haritalama yöntemi oolean fonksiyonlarının indirgenmesinde basit ve dolaysız bir yöntem sağlar. Harita karelerden oluşan bir şemadır. Her bir kare bir minterimi gösterir. ir oolean fonksiyonunu doğruluk tablosundan minterimlerin VEY lanması (çarpımların toplamı) olarak ifade edildiği için haritada fonksiyonun minimum terimleri içerdiği karelerle çevrili bir alanlarla tanımlanabilir. Tasarımcı bu alanlarda uygun bileşkeler alarak en sade ifadeyi elde edebilir.karnough haritalama yöntemi en fazla altı değişkenli ifadelerin sadeleştirilmesinde kullanılmaktadır. Daha fazla değişken içeren fonksiyonların indirgenmesi için Tablo yöntemi kullanılmaktadır. Karnough haritasındaki kare sayısı giriş değişken sayısı n ise 2 n olarak bulunabilir. Örneğin giriş değişkeni 2 ise oluşturulacak Karnough haritasındaki kare sayısı 2 2 =4 olarak bulunabilir. Karnough haritalarında düşey doğrultudaki hücrelere sütün, yatay doğrultudaki hücrelere satır adı verilir. 5.. İKİ, ÜÇ VE DÖRT DEĞİŞKENLİ DİYGRMLR İki giriş değişkeni için dört minterim yazılabilir, dolayısı ile haritada her minterime karşılık gelen bir kare olmak üzere dört kare vardır. Şekil 5. iki giriş değişkeni için oluşturulmuş Karnough haritasını göstermektedir. m m.. m 2 (a) m 3. (b). Şekil 5. İki değişkenli Karnough haritası

SYISL ELEKTRONIK Şekil 5. İki değişkenli Karnough haritası Kareler ve karşılık gelen değişkenler (b) de gösterilmiştir. Her satır ve sütündaki ve lar değişkenlerin alabileceği durumları göstermektedir. Her bir satır ve sütünün bileşiminden elde edilen ikilik ifade değişkenlerin bulundukları kareye ait durumunu göstermektedir.... ad. =,= durumuna karşılık gelen kare Şekil 5.2 =,= durumuna karşılık gelen karenin gösterimi Karnough haritalarının indirgemedeki yararını anlamak için birbiriyle bitişik iki kareyi incelemekte yarar vardır. Haritada bitişik her iki kareye ait minimum terim incelenirse değişkenin olduğu kare değişkenin değilini, olduğu kare ise değişkeni tanımlamaktadır. Eğer bitişik iki kareye ait minterimlere VEY işlemi uygulanırsa elde edilen ifade. m +m 3 =. +. =.( + ) = olacaktır. itişik iki kare VEY lanırsa ifade tek terime indirgenir. İlerleyen bölümlerde bitişik kareler komşu olarak adlandırılacaktır. Üç giriş değişkeni için sekiz (2 3 =8) minterim yazılabilir, dolayısı ile harita sekiz kareden oluşmaktadır. Şekil 5. iki giriş değişkeni için oluşturulmuş Karnough haritasını göstermektedir... m m m 3 m 2........ m 4 m 5 m 7 m 6........ (a) (b) Şekil 5.4 Üç değişkenli Karnough haritası Minterimlerin yazılım sırasına dikkat edilirse, bitişik her bir satır veya sütün da değişkenin alabileceği değer den a yada dan geçer. u ise iki bitişik karenin birbiri ile komşu olmasını sağlar.

SYISL ELEKTRONIK u iki sıra arasında = dan = geçmiş. değişkenin durumunda değişim yok................. Şekil 5.5 Dört giriş değişkeni için oluşturulan Karnough haritası Şekil 5.6 da verilmiştir. Dört giriş değişkeni haritanın on altı kareden (2 4 =6) oluşmasını sağlar. Şekil 5.6 (a) 6 minterim ve yerleşimini gösterilirken, (b) de ise minterimler oolean ifadesi şeklinde haritaya yeniden yazılmıştır..d. m m m 3 m 2 m 4 m 5 m 7 m 6 m 2 m 3 m 5 m 6.D....D...D...D... D... D...D... D... D... D... D...D...D m 8 m 9 m m...d...d...d...d (a) (b) Şekil 5.6 Dört değişkenli Karnough haritası Karelerin hangi minterime karşılık geldiğini değişkenlerin satır ve sütuna ait ikilik ifadesinin onluk karşılığı yazılarak bulunabilir..d. m m m 3 m 2 m 4 m 5 m 7. m 6 m 2 m 3 m 5 m 6 m 8 m 9 m m =,= =,D= () 2 = 6 m 6 yazılmalıdır Şekil 5.7 Karnough haritasında minterimlerin yerleşimi 2

SYISL ELEKTRONIK Karnough haritalarında her bir karenin oolean ifadesi ve minimum terim cinsinden anlamı bulunduktan sonra doğruluk tablosundan veya bir lojik ifadeden bilgilerin haritaya aktarılması gerekmektedir. Doğruluk tablosunda çıkış ifadesi tercih edilen indirgeme şekline göre veya olduğu durumlar Karnough haritasında uygun karelere yazılır. 5.2 KRNOUGH HRİTLRIN YERLEŞİM Verilen bir Lojik ifadeden veya doğruluk tablosundan bilginin haritaya aktarımı için: a) Lojik ifade veya doğruluk tablosundaki giriş değişken sayısı bulunmalıdır. b) Karnough haritası giriş değişken sayısına uygun olacak şekilde hazırlanır. c) Eşitlik Karnough haritasına aktarılır. I. Lojik ifadeden Karnough haritasına bilgileri aktarırken, ifadeyi oluşturan minterimler bulunur. Minterimlere ait karelere diğer karelere yazılır. II. Doğruluk tablosundan bilgileri Karnough haritasına aktarırken, çıkış ifadesine ait durumlar Karnough haritasındaki uygun karelere yazılır. Örnek: şağıda verilen lojik ifadeyi Karnough haritalarına aktarınız. Çözüm: Q = +. I. dım: Lojik ifadede bulunun giriş değişken sayısı bulunur. Q = +. ifadesi ve değişkenlerinden oluştuğundan giriş değişken sayısı ikidir. II.dım: Giriş değişken sayısı iki (n=2) ise Karnough haritası dört (2 n =4) kareden oluşmalıdır. şağıda iki değişkenli Karnough haritası gösterilmiştir. 3

SYISL ELEKTRONIK. III.dım: Lojik ifadenin her bir teriminin hangi minimum terime karşılık geldiği bulunur. Minterime ait kareye, diğer karelere yazılır. Q = +. ifadesinin hangi minterimlerden oluştuğunu bulmak için ifadeyi oluşturan terimlerde eksik değişken varsa bu değişken ilgili terime eklenerek ifadenin basitleştirilmemiş haline ulaşılır. Q = +. ifadesi bir değişkenli bir terim ( ) ve iki değişkenli bir terimden (.) oluşmuştur. İlk terim de, diğer değişkeni bulunmamaktadır.u değişkeni bu terime eklemek için ; =.( + ) =. +. dönüşümü yapılır. u dönüşüm fonksiyona eklenirse ifade Q =. +. +. sonucunu elde ederiz.u durunda fonksiyon Q =. +. +. = m + m + m 3 olacaktır. Minterimlere ait karelere, diğer karelere yazarak yerleştirme işlemi tamamlanmış olur.. 4

SYISL ELEKTRONIK Örnek: şağıda verilen doğruluk tablosundaki bilgileri Karnough haritasına aktarınız. Çözüm: Girişler Çıkış Q Çıkış ifadesine ait durumlar Karnough haritasındaki uygun karelere yazılarak akt arma işlemi tamamlanmış olur. Q......... 5

SYISL ELEKTRONIK 5.3 KRNOUGH HRİTLRI YRDIMI İLE LOJİK İFDELERİN SDELEŞTİRİLMESİ Karnough haritaları yardımı ile yapılan sadeleştirme işlemi indirgenmiş ifadenin formuna göre çarpımların toplamı veya toplamların çarpımı olmak üzere iki ayrı şekilde olabilir. ksi belirtilmedikç yapılan indirgeler çarpımların toplamı formunda kabul edilecektir. 5.3. ÇRPIMLRIN TOPLMI İLE SDELEŞTİRME Lojik ifadeleri Karnough haritaları yardımı ile çarpımların toplamı formunda indirgerken I. Doğruluk tablosundan alınan değerler Karnough haritasına aktarılır. II. Karnough haritasında olan kareler uygun bileşkelere alınır. a) ileşke oluştururken içinde olan karelerin sayısı 2 n kadar olmalıdır. b) ir kare birden fazla bileşke içinde bulunabilir. c) Karelerin bileşke oluşturabilmeleri için birbirlerine komşu olmaları gerekmektedir. d) Karşılıklı köşe ve kenarlardaki kareler birbirlerine komşu kare sayılırlar. III - ileşke sonuçları VEY lanır ve indirgenmiş eşitlik elde edilir. a) ileşke içinde durum değiştiren degiştiren değişkenler varsa ( den a veya dan e) bu değişkenler dikkate alınmaz. b) ileşke içindeki karelerinde durum değiştirmeyen değişkenler varsa indirgemede bu değişkenler dikkate alınır. Eğer durum değiştirmeye değişkenler Lojik- ise değişkenlerin değili, Lojik- ise değişkenlerin kendisi yazılır. 6

SYISL ELEKTRONIK Örnek: şağıdaki oolean fonksiyonun çapımların toplamı formunda sadeleştiriniz. Çözüm: Q(,,,D)= (,,2,3,4,5,6,7,3,5) Verilen oolean fonksiyonundaki minterimler haritada ile temsil edilen yeleri göstermektedir. Fonksiyonu çarpımların toplamı formunda indirgemek için verilen minterimler haritada uygun yerlere yazılır. Haritada olan kareler uygun bileşkelere alınarak indirgenmiş eşitlik çarpımların toplamı formunda yazılır..d...d.d Q =. +.D +.D olacaktır. 5.3.2.Toplamların Çarpımı ile Sadeleştirme Lojik ifadeleri Karnough haritaları yardımı çarpımların toplamı formunda sadeleştirme yapmak için aşağıdaki işlem sırası takip edilir: I. Doğruluk tablosundan alınan değerler Karnough haritasına aktarılır. II. Karnough haritasında olan kareler uygun bileşkelere alınır. III. ileşke sonuçları VEY lanır ve indirgenmiş eşitlik elde edilir. 7

SYISL ELEKTRONIK a) ileşke içinde durum değiştiren değişkenler varsa ( den a veya dan e) bu değişkenler dikkate alınmaz. b) ileşke içindeki karelerde durum değiştirmeyen değişkenler varsa indirgemede bu değişkenler dikkate alınır.eğer durun değiştirmeyen değişkenler Lojik- ise değişkenin değili, Lojik- ise değişkenin kendisi yazılır. VI - Elde edilen bu ifade gerçek fonksiyonun değilidir. İfadenin bir kez daha değili alınarak gerçek fonksiyon toplamların çarpımı formuna dönüştürülür. Örnek: şağıdaki oolean fonksiyonunu toplamların çarpımı şeklinde sadeleştirin. Çözüm: Q(,,,D)= (,2,4,6,9,,2,4) Verilen oolean fonksiyonundaki minterimler haritada ile temsil edilen yeleri göstermektedir.fonksiyonda bulunmayan minterimler haritada olan ve bu nedenle Q fonksiyonunun tümleyenini göstermektedir. Fonksiyonu toplamların çarpımı şeklinde sadeleştirmek için, fonksiyonun olduğu durumlar Karnough haritasında uygun karelere yazılır. Haritadaki olan karelerin bileşkelerinden elde edilen indirgenmiş ifade Q fonksiyonun değildir..d..d..d 8

SYISL ELEKTRONIK İndirgenmiş ifadeye DeMorgan teoremlerini uygulayıp sadeleşen fonksiyon toplamların çarpımı şeklinde olacaktır. Q =.D +. +.D Q = Q = ( + D).( + ).( + D) 5.4.LOJİK İFDENİN VE-DEĞİL VEY VEY-DEĞİL LOJİK DİYGRMLRIN DÖNÜŞTÜRÜLMESİ Sayısal tasarımcılar tasarladıkları devrelerde çoğu zaman VE-Değil yada VEY-Değil kapılarını, VE yada VEY kapılarından daha fazla kullanırlar. unun nedenleri VE- Değil,VEY-Değil kapılarının üretiminin daha kolay olması ve bütün sayısal mantık ailelerinde kullanılan temel kapılar olmasıdır.ve,vey ve DEĞİL kapıları ile verilen oolean fonksiyonlarını eşdeğer VE-Değil ve VEY-Değil mantık şemalarına dönüştürmek gerekir. şağıda Tablo 5. DeMorgan teoremleri temel dönüşümleri göstermektedir. VEY VE-Değil VE VEY-Değil + (.). ( +) + (.). ( + ) + (.). ( + ) + (.). ( + ) Tablo 5. Şekil 5.8 Mantık kapılarının VE-Değil ve VEY-Değil karşılıklarını göstermektedir. u karşılıklar tasarımlarda, kapıların VE-Değil ve VEY-Değil eşdeğerinin çiziminde kullanılabilinir. 5.4.. VE-DEĞİL LOJİK DİYGRMLR Karnough haritaları ile elde edilien sadeleştirlmiş eşitliklerin VE-Değil (NND) lojik diyagramlarına dönüştürülmesi için: I. Karnough haritası çarpımların toplamı formunda sadeleştirilir. II. Elde edilen sadeleşmiş eşitlikte terimler birden fazla değişkenli VE ifadelerinden oluşuyorsa her bir terimin VE-Değil eşdeğeri yazılır. III. VE-Değile dönüştürülmüş terimler değiştirilmeden terimler arasındaki VEY ifadeleri fonksiyonun değili alınarak VE ifadelerine dönüştürülür. IV. İfadenin bir daha değili alınarak gerçek fonksiyona ulaşılır. 9

SYISL ELEKTRONIK Kapı dı Sembolü VE-Değil Eşdeğeri VEY-Değil Eşdeğeri DEĞİL(NOT) Kapısı VE (ND) Kapısı.. VEY (OR) Kapısı VE-Değil(NND) Kapısı VEY-Değil(NOR) Kapısı Şekil 5.8 Mantık kapılarının VE-Değil ve VEY-Değil Karşılıkları 2

SYISL ELEKTRONIK Örnek: şağıda verilen lojik fonksiyonu VE-Değil kapılarını kullanarak gerçekleştirin Q(,,)= (,2,3,4,5,7) Çözüm: Fonksiyon çarpımların toplamı formunda sadeleştirilir.. Q =. Q2 =. Q = Sadeleşmiş fonksiyon şu şekilde olacaktır: Q = +. +. İfadenin bir kez değili alınırsa ifade içersindeki bütün VEY işlemleri VE işlemine, VE işlemleri ise VE-Değil işlemine dönüşecektir, Q = +. +. Q = ().(.).(.) ifadenin birkez daha değili alınarak fonksiyon VE-Değil olarak ifade edilebilir. Q = Q = ().(.).(.) Q = +. +. (a)devrenin çarpımların toplamı formunda gösterimi 2

SYISL ELEKTRONIK Q =Q =().(. ).(.) (b) İki girişli VE-Değil kapıları ile devre uygulaması Q = Q = ().(.).(.) (c)iki ve üç girişli VE-Değil kapıları ile devre uygulaması 5.4.. VEY-DEĞİL LOJİK DİYGRMLR Karnough haritaları ile elde edilen sadeleştirilmiş eşitliklerin VEY-Değil (NOR) lojik diyagramlarına dönüştürülmesi için: I. Karnough haritası toplamların çarpımı formunda sadeleştirilir. II. Elde edilen sadeleşmiş eşitlikte terimler birden fazla değişkenli VE ifadelerinden oluşuyorsa her bir terimin VE-Değil eşdeğeri yazılır. III. VE-Değile dönüştürülmüş terimler değiştirilmeden terimler arasındaki VEY ifadeleri fonksiyonun birkez değil alınarak VE ifadelerine dönüştürülür. IV. İfadenin birkez değili alınarak gerçek fonksiyona ulaşılır. 22

SYISL ELEKTRONIK Örnek: şağıda verilen lojik fonksiyonu VE-Değil kapılarını kullanarak gerçekleştirin Q(,,)= (,,2,4,6,7) Çözüm: Fonksiyon toplamların çarpımı formunda sadeleştirilir. Q3 =. Q2 =.. Q = Elde edilen ifade gerçek fonksiyonun değilidir. Q = +. +. İfade içindeki VE li terimlerin VEY-Değil karşılıları yazılır.. = ( + ). = ( + ) Q = + ( + ) + ( + ) olacaktır. İfadenin birkez daha değili alınarak fonksiyon VEY-değil olarak ifade edilebilir. Q = Q = + ( + ) + ( + ) Q = + ( + )+( +) 23

SYISL ELEKTRONIK (a) İki girişli VEY-Değil kapıları ile devre uygulaması Q = + ( + ) + ( + ) (b) İki ve üç girişli VEY-Değil kapıları ile devre uygulaması 5.5. DİKKTE LINMYN (DON T RE) DURUMLR ir doğruluk tablosunda giriş değişkenlerinin durumlarına bağlı olarak çıkış değişkeninin aldığı durumlar ( veya ) devreye ait fonksiyon için önemlidir. Karnough haritası yardımı ile lojik ifade elde edilirken genellikle çıkış ifadesinin olduğu durumlar uygun bileşkelere alınır.haritadaki diğer durumlarda fonksiyon çıkış ifadesinin olduğu kabul edilir. u kabullenme her zaman doğru değildir. Örneğin dört bitle ifade edilen D kodu -9 arasındaki rakamlar için ifade edilir. Geri kalan altı durum hiç kullanılmayacaktır. u durumların hiçbir zaman olmayacağı varsayılarak fonksiyonun daha ileri düzeyde sadeleşmesi için bu durumları önemli dikkate alınmayan(don t care) durumlar olarak tanımlayabiliriz Dikkate alınmayan durumları Karnough haritası üzerinde olarak göstermek giriş değişkenlerinin aldığı bu durumda fonksiyonun daima olacağı anlamına gelirki bu doğru değildir.ynı şekilde yazmakta fonksiyonun daima olduğu anlamına gelecektir. Dikkate alınmaz durumlar Karnough haritasında X ile gösterilecektir. Dikkate alınmaz durumlar eğer sadeleştirme için uygun bileşkeler oluşmasını sağlıyorsa, sadeleştirme işleminde işe yaramıyorsa kabul etmek, fonksiyonu en basit haline indirgemede kullanışlıdır.önemli olan hangi durumun en basit ifadeyi verdiğidir. ununla beraber dikkate alınmaz durumlar hiç kullanılmayabilir. urada yapılacak şeçim hangisinin indirgemeye fayda sağladığıdır. Örnek: şağıda verilen oolean fonksiyonlarını sadeleştiriniz. Q(,,,D)= (,5,9,,3) dikkate alınmaz durumlar ise 24

SYISL ELEKTRONIK Çözüm: d(,,,d)= (,2,8,5) urada Q fonksiyonun yapan minterimleri,d ise dikkate alınmaz durumlara ait minterimleri vermektedir. Terimleri Karnough haritasın aktararak sadeleştirme işlemini yapalım..d. X X X F 2 =.D X F=.D Sadeleştirme işleminde bileşkeler oluşturulabilecek en fazla kareden oluşmuştur. Dikkate alınmaz durumların tümünü veya bir kısmın dahil etmek zorunluluğu yoktur. Sadece herhangibir sadeleştirme işleminde yararlı olanlar kullanılmıştır. Yapılan sadeleştirme işleminde m 5 2ci minterime ait dikkate alınmaz durum kullanılmış diğer durumlar kullanılmamıştır. Sadeleştirilmiş ifade Q =.D +.D olacaktır. Dikkat edilirse eğer dikkate alımaz durumu indirgemede kullanmamış olsaydık F =.. D olacaktır..d. X X X X F 2 =.D F =.. 25

SYISL ELEKTRONIK 5.6. SYISL DEVRE TSRIMI Sayısal devre tasarımında dikkat edilmesi gereken nokta, tasarım istenen devrenin çalışmasının anlaşılmasıdır. Devrenin çalışması,yani girişlerin durumuna bağlı olarak çıkışın ne olması gerektiğinin belirlenmesi gerekmektedir. u durumlara bağlı olarak doğruluk tablosu hazırlanır. Doğruluk tablosundan elde edilen bu değerler Karnough haritaları yardımı ile sadeleştirildikten sonra devre çizilerek tasarım tamamlanır. Örnek: ir sayısal devrenin çalışması dört anahtarla kontrol edilecektir.eğer anahtarlardan sadece herhangi ikisi kapalı ise devre çıkışının,diğer bütün durumlarda devre çıkışının olması istenmektedir. Gerekli devreyi tasarlayınız. Çözüm: Devre tasarlanırken yapılacak ilk işlem devrenin kaç giriş değişkenine sahip olduğunun bulunmasıdır. Sayısal devrenin çalışması dört anahtarla kontrol edilmek isteniyorsa giriş değişken sayısı dört tane olmak zorundadır.u değişkenleri,, ve D harfleri ile gösterelim. u üç anahtar devrenin çalışmasını kontrol edilecektir.gerekli koşul sağlandığı zaman devre çıkışının,geri kalan diğer bütün durumlarda devre çıkışının olması istenmektedir. u durumda çıkış ifadesi bir değişkenle tanımlanmalıdır. Devre çıkışını Q harfi ile gösterelim. u durumda devreye ait doğruluk tablosu aşağıdaki gibi olacaktır. D Q Doğruluk tablosundan alınan değerler Karnough haritasına aktarılarak sadeleştirme işlemi yapılır..d....d...d...d...d...d...d 26

SYISL ELEKTRONIK Lojik ifade: Q =...D +...D +...D +...D +...D +...D Q=m 3 +m 5 +m 6 +m 9 +m +m 2 olacaktır.en son adım olarak devre çizilerek tasarım tamamlanır. D 27