Ardışıl Devre Sentezi (Sequential Circuit Design)

Benzer belgeler
Y.Doç.Dr.Tuncay UZUN 6. Ardışıl Lojik Devreler 2. Kombinezonsal devre. Bellek. Bellek nedir? Bir bellek şu üç önemli özelliği sağlamalıdır:

Bir devrede bellek elemanı olarak kullanılmak üzere latch leri inceledik.

Bir devrede bellek elemanı olarak kullanılmak üzere tutucuları inceledik.

Sayıcılar n bitlik bir bilgiyi tutmanın yanısıra her saat çevriminde tuttukları değeri artıran veya azaltan ardışıl devrelerdir.

(I) şimdiki. durum (S) belleği. saat. girşi

BLM 221 MANTIK DEVRELERİ

Bölüm 7 Ardışıl Lojik Devreler

Ders Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans:

7.Yazmaçlar (Registers), Sayıcılar (Counters)

Bölüm 4 Ardışıl Lojik Devre Deneyleri

BİL 264 Mantıksal Devre Tasarımı ELE 263 Sayısal Sistem Tasarımı Öğretim Yılı Yaz Dönemi 2. Ara Sınav Adı Soyadı Öğrenci Numarası Bölümü

Deney 2: Flip-Floplar

ARDIŞIL DEVRELER. Çıkışlar. Kombinezonsal devre. Girişler. Bellek

Saklayıcı (veya Yazmaç) (Register)

TURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI. Deney 5 Flip Flop Devreleri

Teorik Bilgi DENEY 7: ASENKRON VE SENKRON SAYICILAR

ARDIŞIL DEVRELER SENKRON ARDIŞIL DEVRELER

EEM122SAYISAL MANTIK SAYICILAR. Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol

BÖLÜM 2 SAYI SİSTEMLERİ

ARDIŞIL DEVRELER (Sequential Circuits)

Deney 5: Shift Register(Kaydırmalı Kaydedici)

DENEY 5 RS FLİP-FLOP DENEYLERİ

ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY RAPORU. Deney No: 3 FF Devreleri

ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 4 DENEYİN ADI: JK, RS, T VE D TİPİ FLİP-FLOPLARIN İNCELENMESİ

Geçtiğimiz hafta# Dizisel devrelerin tasarımı# Bu hafta# Örnek: Sekans algılayıcı# Örnek: Sekans algılayıcı# 12/11/12

Bölüm 4 Ardışıl Lojik Devre Deneyleri

Deney 6: Ring (Halka) ve Johnson Sayıcılar

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

Deney 3: Asenkron Sayıcılar

DENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi

Ders İçerik Bilgisi. Karmaşık Sistemlerin Tek Bir Transfer Fonksiyonuna İndirgenmesi

SEVİYE MODLU ARDIŞIL DEVRELER 1- GENEL TANITIM. KTÜ Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü Sayısal Tasarım Laboratuarı

NECMETTİN ERBAKAN ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY FÖYÜ

(Random-Access Memory)

SAYISAL TASARIM. Ege Üniversitesi Ege MYO Mekatronik Programı

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

Boole Cebri. (Boolean Algebra)

Mantık Devreleri Laboratuarı

3.3. İki Tabanlı Sayı Sisteminde Dört İşlem

ELK 204 Mantık Devreleri Laboratuvarı Deney Kitapçığı

İSTANBUL TEKNİK ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRELERİ LABORATUVARI DENEY RAPORU

Bölüm 3 Toplama ve Çıkarma Devreleri

İSTANBUL TEKNİK ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRELERİ LABORATUVARI DENEY RAPORU : ARDIŞIL DEVRE TASARIMI

Sıralı Erişimli Dosyalar. Kütük Organizasyonu 1

Minterm'e Karşı Maxterm Çözümü

Bölüm 5 Kodlayıcılar ve Kod Çözücüler

BÖLÜM 9 (COUNTERS) SAYICILAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

BBM 231 Zamanuyumlu dizisel devreler (synchronous sequential logic)" Hacettepe Üniversitesi Bilgisayar Müh. Bölümü

6. Fiziksel gerçeklemede elde edilen sonuç fonksiyonlara ilişkin lojik devre şeması çizilir.

Bu deney çalışmasında kombinasyonel lojik devrelerden decoder incelenecektir.

1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek.

Temel Flip-Flop ve Saklayıcı Yapıları. Mikroişlemciler ve Mikrobilgisayarlar

BÖLÜM 9 - SENKRON SIRALI / ARDIŞIL MANTIK DEVRELERİ (SYNCHRONOUS SEQUENTİAL LOGİC)

BLM 221 MANTIK DEVRELERİ

SELÇUK ÜNĠVERSĠTESĠ MÜHENDĠSLĠK-MĠMARLIK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ LOJĠK DEVRE TASARIM DERS NOTLARI

Deney 6: Ardışıl Devre Analizi

Asal sayılar. II denklem. I denklem

KAYNAK KİTAP: 1-DIGITAL DESIGN PRINCIPLES & PRACTICES PRINCIPLES & PRACTICES PRINCIPLES & PRACTICES. PRENTICE HALL. Yazar: JOHN F.

BÖLÜM 5 S_BĐT. Komut listesi (STL) Network 1 LD I0.0 S Q0.0, 1

LOJİK DEVRELER-I III. HAFTA DENEY FÖYÜ

ANKARA ÜNİVERSİTESİ GAMA MESLEK YÜKSEKOULU

ROM ve PLD lerle ARDIŞIL DEVRE TASARIMI

18. FLİP FLOP LAR (FLIP FLOPS)

Bu derste! BBM 231 Yazmaçların Aktarımı Seviyesinde Tasarım! Yazmaç Aktarımı Düzeyi! Büyük Sayısal Sistemler! 12/25/12

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

Ders hakkında" İletişim" Bu derste" Bellek" 12/3/12. BBM 231 Zamanuyumlu dizisel devreler (synchronous sequential logic)"

SAYICILAR (COUNTERS) ASENKRON SAYICILAR 2 BİT ASENKRON SAYICI


Kirişlerde İç Kuvvetler

T.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü

BÖLÜM 10 KAYDEDİCİLER (REGİSTERS) SAYISAL TASARIM. Bu bölümde aşağıdaki konular anlatılacaktır

BLM 221 MANTIK DEVRELERİ

T.C. BOZOK ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ LOJĐK DEVRELER LABORATUARI DENEY FÖYÜ

6. 1. terimi 35, 4. terimi 26 olan aritmetik dizinin. 7. İlk üç teriminin toplamı 27 ve ilk 5 teriminin. 8. İlk terimi a1

Her bir kapının girişine sinyal verilmesi zamanı ile çıkışın alınması zamanı arasında çok kısa da olsa fark bulunmaktadır -> kapı gecikmesi

BM217 SAYISAL TASARIM DERSİ LABORATUVAR DENEYLERİ

DÜZCE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ

DENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI

SAYISAL MANTIK LAB. PROJELERİ

ELEKTRİK-ELEKTRONİK TEKNOLOJİSİ

1 ELEKTRONİK KAVRAMLAR

PROGRAMLAMA ve YAZILIM. Sayısal Analiz Yrd.Doç.Dr. Zekeriya PARLAK

İleri Diferansiyel Denklemler

DENEY 2-5 Karşılaştırıcı Devre

Ders Adı Kodu Yarıyılı T+U Saati Ulusal Kredisi AKTS. Mantık Devreleri EEE

Sayısal Devre Tasarımı Laboratuvarı Dersi Grupları

DENEY 2- Sayıcılar. 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi.

Bölüm Bazı Temel Konseptler

DENEY 1a- Kod Çözücü Devreler

ELN1002 BİLGİSAYAR PROGRAMLAMA 2

İÇİNDEKİLER. 1-1 Lojik ve Anahtara Giriş Lojik Kapı Devreleri... 9

Bölüm 2 Kombinasyonel Lojik Devreleri

DERS BİLGİ FORMU MATEMATİK 2 ( ) ELEKTRONİK VE OTOMASYON ELEKTRONİK HABERLEŞME. Okul Eğitimi Süresi

BBM 231 Yazmaçların Aktarımı Seviyesinde Tasarım! Hacettepe Üniversitesi Bilgisayar Müh. Bölümü

Veritabanı Yönetim Sistemleri (Veritabanı Tasarımı) Varlık İlişki Modeli

Chapter 9. Elektrik Devreleri. Principles of Electric Circuits, Conventional Flow, 9 th ed. Floyd

Veritabanı Yönetim Sistemleri (Veritabanı Tasarımı) Varlık İlişki Modeli Örnek Uygulamalar

SAYISAL DEVRELER. İTÜ Bilgisayar Mühendisliği Bölümündeki donanım derslerinin bağlantıları

Transkript:

Ardışıl Devre Sentezi (Sequential Circuit Design) Ardışıl devre tasarımı prosedürü: Adım 1: Problemin tanımına uygun olarak durum tablosunu yapılır. Tablo şimdiki durumları, girişleri, gelecek durumları ve çıkışları içermeli. (Bazen öncelikle diyagramı çizip ardından tabloya dönüştürmek daha kolay olmaktadır.) Adım 2: Durum tablosundaki durumlara binary kod atanır. n tane durum varsa, binary kodlar en az [log 2 n] digit olmalıdır ve devrede en az [log 2 n] tane flip-flop olacaktır. Adım 3: Her bir flip-flop için giriş değerleri bulunur. Bunun için flip-flop ters karakteristik tabloları kullanılabilir. Adım 4: Flip-flop giriş ve çıkışları için basitleştirilmiş ifadeler bulunur. Adım 5: Devre kurulur. 1

Dizi Yakalayıcısı (Sequence recognizers) Bir dizi yakalayıcısı devrenin girişinde özel bir bit dizisini arayan özel bir ardışıl devredir. Bu örnek yakalayıcı devrenin tek bir girişi vardır: X Girişin her bir biti bir saat periyotunda sağlanır. Tek bir çıkış vardır: Z. İstenen bit dizisi bulunduğunda 1 çıkışını verir. Örnek: Aranacak olan bit dizisi: 1001 Girişler: 1 1 100110100100110 Çıkışlar: 000001 000001 001 00 Bu tasarımda bir ardışıl devre tasarlanması gerekmektedir. Çünkü devrenin diziyi yakalayabilmesi için birkaç önceki çıkışı da hatırlayabilmesi gerekmektedir. 2

Adım 1: Durum tablosu yapma Dizi yakalayıcısı için öncelikle durum diyagramı yapıp, ardından tabloyu oluşturalım: Önceki saat periyotlarındaki girişleri hatırlamalı Örneğin, eğer önceki üç giriş 100 ve şu anki giriş 1ise,çıkış 1 olacaktır. Genellikle, bu dizinin belli kısımlarının oluşumunu incelemek gerekiyor bu örnekte: 1, 10, and 100 Durum diyagramını çizmeye başlayalım: 1/0 0/0 0/0 A B C D Durum A B C D Anlamı İstenilen dizinin (1001) başlangıcı henüz görülmedi. İstenilen dizinin ilk biti (1) görüldü. İstenilen dizinin ilk iki biti (10) görüldü. İstenilen dizinin ilk üç biti (100) görüldü. 3

1/0 0/0 0/0 A B C D 1/1 1/0 0/0 1/0 0/0 0/0 A B C D 0/0 1/0 1/1 Not: Her bir nod için iki çıkış oku vardır: X=0 ve X=1 girişi için. 4

1/0 0/0 1/0 0/0 0/0 A B C D 1/0 0/0 1/1 Şimdiki durum Giriş Gel. durum Çıkış A 0 A 0 A 1 B 0 şimdiki durum giriş/çıkış gelecek durum B 0 C 0 B 1 B 0 C 0 D 0 C 1 B 0 D 0 A 0 D 1 B 1 5

Adım 2: Durumlara binary kod atamak Dört durumumuz var: ABCD. O halde en az iki flip-flop a ihtiyacımız var: Q 1 Q 0 Bunun için en kolay yöntem: A için Q 1 Q 0 = 00, B için 01, C için 10 ve D için 11. Şimdiki Durum Giriş Gelecek Durum Çıkış A 0 A 0 A 1 B 0 B 0 C 0 B 1 B 0 C 0 D 0 C 1 B 0 D 0 A 0 D 1 B 1 Şimdiki Durum Giriş Gelecek Durum Çıkış Q 1 Q 0 X Q 1 Q 0 Z 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 0 1 1 0 1 0 1 0 0 1 1 0 1 0 1 0 1 0 1 1 0 0 0 0 1 1 1 0 1 1 6

Adım 3: Flip-flopgiriş değerlerinin bulunması Bu hangi tip flip-flop kullandığınıza göre değişir! İki tane JK FF kullanacağız. Her bir flip-flop için, şimdiki ve gelecek durumlarıa bakarak bu durum değişikliğini sağlayacak olan J i ve K i girişlerinin ne olması gerektiği belirlenir. Şimdiki Durum Giriş Gelecek Durum Flip flop girişleri Çıkış Q 1 Q 0 X Q 1 Q 0 J 1 K 1 J 0 K 0 Z 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 0 1 1 0 1 0 1 0 0 1 1 0 1 0 1 0 1 0 1 1 0 0 0 0 1 1 1 0 1 1 7

Flip-flop giriş değerlerinin bulunması JK FF için, giriş değerlerinin bulunması biraz tricky. JK FF a ait karakteristik tabloyu hatırlayalım: J K Q(t+1) İşlem 0 0 Q(t) Değişmez 0 1 0 Reset 1 0 1 Set 1 1 Q (t) Tümleme Eğer JK flip-flop un şimdiki durumu 0 ise ve biz gelecek durumu 1 yapmak istiyorsak, bu durumda JK girişleri için iki seçenek söz konusudur: JK= 10, gelecek durumu doğrudan 1 yapar. JK=11, şimdiki durumun (0) tümleyenini alarak 1 gelecek durumu 1 yapar. O halde 0 dan 1 e değişiklik için, J=1 yapılmalı, ancak K0veya 1olabilir. Benzer şekilde, diğer olası durum geçişleri de iki farklı şekilde yapılır. 8

JK ters karakteristik tablosu (excitation table) Bir ters karakteristik tablo (excitation table) flip-flop da istenilen durum değişikliğinin yapılabilmesi için girişlerinin ne olması gerektiğini gösterir. Bir başka deyişle, karakteristik tabloya tersten bakıştır: Q(t) Q(t+1) J K İşlem 0 0 0 x Değişmez/Reset 0 1 1 x Set/Tümleme 1 0 x 1 Reset/Tümleme 1 1 x 0 Değişmez/Set J K Q(t+1) İşlem 0 0 Q(t) Değişmez 0 1 0 Reset 1 0 1 Set 1 1 Q (t) Tümleme 9

Tüm flip-flop lar için ters karakteristik tabloları Q(t) Q(t+1) D İşlem 0 0 0 Reset 0 1 1 Set 1 0 0 Reset 1 1 1 Set Q(t) Q(t+1) J K İşlem 0 0 0 x Değişmez/Reset 0 1 1 x Set/Tümleme 1 0 x 1 Reset/Tümleme 1 1 x 0 Değişmez /Set Q(t) Q(t+1) T İşlem 0 0 0 Değişmez 0 1 1 Tümleme 1 0 1 Tümleme 1 1 0 Değişmez 10

Örneğe geri dönersek... JK ters karakteristik tablosu kullanılarak her bir flip-flop un girişleri bulunur. (şimdiki ve gelecek durumlara bakarak) Q(t) Q(t+1) J K 0 0 0 x 0 1 1 x 1 0 x 1 1 1 x 0 Şimdiki durum Giriş Gelecek durum Flip flop girişleri Çıkış Q 1 Q 0 X Q 1 Q 0 J 1 K 1 J 0 K 0 Z 0 0 0 0 0 0 x 0 x 0 0 0 1 0 1 0 x 1 x 0 0 1 0 1 0 1 x x 1 0 0 1 1 0 1 0 x x 0 0 1 0 0 1 1 x 0 1 x 0 1 0 1 0 1 x 1 1 x 0 1 1 0 0 0 x 1 x 1 0 1 1 1 0 1 x 1 x 0 1 11

Adım 4: FFgiriş ve çıkışları için denklemlerin bulunması Karnaugh diyagramı yardımıyla dört flip-flop un her biri için girişlere ve çıkışa ait denklemler bulunur. Bu denklemler şimdiki durum ve girişler cinsindendir. JK FF kullanmanın avantajı: birkaç tane don t care durumuna sahip olmalarıdır. Bu sayede daha basit denklemler elde edilir. Şimdiki durum Giriş Gelecek durum Flip flop girişleri Çıkış Q 1 Q 0 X Q 1 Q 0 J 1 K 1 J 0 K 0 Z 0 0 0 0 0 0 x 0 x 0 0 0 1 0 1 0 x 1 x 0 0 1 0 1 0 1 x x 1 0 0 1 1 0 1 0 x x 0 0 1 0 0 1 1 x 0 1 x 0 1 0 1 0 1 x 1 1 x 0 1 1 0 0 0 x 1 x 1 0 1 1 1 0 1 x 1 x 0 1 J 1 = X Q 0 K 1 = X + Q 0 J 0 = X + Q 1 K 0 = X Z = Q 1 Q 0 X 12

Adım 5: Devrenin kurulumu Son olarak, bu basitleştirilmiş denklemler temel alınarak devre kurulur. J 1 = X Q 0 K 1 = X + Q 0 J 0 = X + Q 1 K 0 = X Z = Q 1 Q 0 X 13

Aynı tasarımı D flip-flop ile gerçekleştirmek D FF un tek girişi olduğu için tablo biraz daha basit olacak: Şimdiki durum Giriş Gelecek durum Flip-flop girişleri Çıkış Q 1 Q 0 X Q 1 Q 0 D 1 D 0 Z 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 0 1 1 0 1 0 1 0 0 1 1 0 1 0 1 0 1 0 1 1 0 0 0 0 1 1 1 0 1 1 14

D flip-flop giriş değerleri (Adım 3) D FF ters karakteristik tablosu: Q(t) Q(t+1) D İşlem 0 0 0 Reset 0 1 1 Set 1 0 0 Reset 1 1 1 Set Şimdiki durum Giriş Gelecek durum Flip flop girişleri Çıkış Q 1 Q 0 X Q 1 Q 0 D 1 D 0 Z 0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 0 1 0 0 0 1 1 0 1 0 1 0 1 0 0 1 1 1 1 0 1 0 1 0 1 0 1 0 1 1 0 0 0 0 0 0 1 1 1 0 1 0 1 1 15

Denklemlerin bulunması (Adım 4) Karnaugh diyagramı yardımıyla aynı denklemleri bulabiliriz: D 1 = Q 1 Q 0 X + Q 1 Q 0 X D 0 = X + Q 1 Q 0 Z = Q 1 Q 0 X 16

Devrenin kurulumu (Adım 5) 17