BÜLENT ECEVĠT ÜNĠVERSĠTESĠ MÜHENDĠSLĠK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ Öğretim Yılı- Bahar Dönemi

Ebat: px
Şu sayfadan göstermeyi başlat:

Download "BÜLENT ECEVĠT ÜNĠVERSĠTESĠ MÜHENDĠSLĠK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ. 2012-2013 Öğretim Yılı- Bahar Dönemi"

Transkript

1 BÜLENT ECEVĠT ÜNĠVERSĠTESĠ MÜHENDĠSLĠK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ Öğretim Yılı- Bahar Dönemi LOJĠK DEVRELER LABORATUVARI DENEY FÖYÜ Hazırlayanlar: ArĢ. Gör. Gülhan USTABAġ KAYA ArĢ. Gör. UFUK ġan 1

2 LOJĠK DEVRELER LABORATUARI GENEL BĠLGĠLER Öğretim Üyesi: Doç.Dr. Zehra SARAÇ Laboratuar Sorumluları: ArĢ. Gör. Gülhan USTABAġ KAYA ArĢ.Gör. Ufuk ġan Laboratuar ÇalıĢmalarının Amacı: a. Lojik Tasarım dersinde elde edilen teorik bilgilerin laboratuar ortamında geliģtirilmesi, b. Kombinezonsal ve ardıģıl sayısal sistemlerin, tasarlanması, kurulması, yorumlanması ve oluģan hataların ayıklanması konusunda pratik bilgilerin elde edilmesidir. Deneyler: Toplam 10 deney yapılacaktır ( Deney1 Deney10 ). Üçüncü haftadan itibaren deneyler yapılmaya baģlanacaktır. Öğrenciler katılmadıkları sadece ( 1 ) deneyi yılsonunda, telafi deneyi ( Deney11 ) olarak yapabilirler. Telafi deneyinde not yükseltmek için daha önce yapılan bir deney yapılamaz. Devam Zorunluluğu: Her öğrenci Laboratuar Notu alabilmek için en az 8 deneye ( telafi deneyi dâhil ) katılmak zorundadırlar. Yılsonunda en fazla 3 deneye katılmamıģ veya rapor vermemiģ öğrenciler devamsızlıktan kalırlar. Laboratuar Notu: Her deneyden önce ön çalıģmalar kontrol edilecektir. Ayrıca her deneyden sonra rapor hazırlama kılavuzunda belirtildiği Ģekilde bir grup raporu hazırlanacaktır. Öğrencilerin o deneyden alacağı notu, laboratuar çalıģması ve rapor notu belirleyecektir. Öğrencilerin katılmadıkları veya rapor vermedikleri deneylerin notu sıfır olarak belirlenecektir. Yılsonunda Laboratuar Notu Ortalaması, tüm deney notlarının toplanıp 10 a bölünmesiyle elde edilen notun %60 ı ve laboratuardan final sınavında alınan notun %40 ı alınarak belirlenecektir. 2

3 LOJĠK DEVRELER LABORATUARI RAPOR YAZIM KILAVUZU Laboratuar raporları, bilimsel bir çalıģmada elde edilen sonuçları sunmak üzere aģağıdaki kurallara uygun olarak hazırlanacaktır. Grup elemanları her deneyden sonra ortak bir grup raporu hazırlayacaklardır. Raporlar beyaz A4 kâğıtlarının tek yüzüne, mümkünse bilgisayar ile ya da okunaklı bir el yazısı ile yazılarak hazırlanacaktır. Çizimler bilgisayar ortamında ya da cetvel kullanarak özenle yapılacaktır. Raporlar bilimsel ve teknik bir anlatım tarzı kullanılarak Türkçe olarak yazılacaktır. Raporlar, deneyi yapan tüm öğrencilerin isimlerinin ve imzalarının yer aldığı tek tip kapak sayfası ile baģlayacaktır. Kapak sayfasını, dersin web sayfasında ve fotokopicide bulabilirsiniz. Bunların dıģında farklı yapılarda kapaklar kullanılmayacaktır. Raporlar deneyin yapıldığı tarihten en geç bir hafta sonraki deneye kadar laboratuar sorumlusu öğrenciye teslim edilmiģ olacaktır. Teslim zamanından daha geç getirilen raporlar kabul edilmeyecektir. Teslim edilmeyen raporların notu sıfır olarak belirlenecektir. Raporlar aģağıdaki bölümlerden oluģacaktır: Amaç: Deneyde hangi konuların incelenmesi ve öğrenilmesi amaçlanmaktadır? Devre Çizimleri: Deneylerde kurduğunuz devrelerin lojik çizimi raporda yer alacaktır. Çizimler bilgisayar programında yapılacaktır. Bu diyagram üstünde elemanların kullanılan uçları katalogdaki isimleri ile belirtilecektir. Sonuçlar: Deneyin her bölümü için elde edilen sonuçlar (tablo, çizim, gözlem) düzgün ve okunaklı bir Ģekilde yazılacak ve yorumlanacaktır. Eğer deneyde istenmiģse teorik olarak beklenen değerler ile deneyde elde edilen sonuçlar karģılaģtırılacaktır. Sorular: Ön Hazırlık bölümünde sorulan soruların cevapları rapora yazılacaktır. Yorum ve GörüĢler: Öğrenciler isterlerse deneyle ilgili yorum ve görüģlerini bu bölüme yazabilirler. Rapor Kapağı: Raporlar sonraki sayfada verilen rapor kapağıyla birlikte verilecektir. Kapakta deney no, grup no ve tarih yazılması unutulmayacaktır. 3

4 LOJĠK DEVRELER LABORATUARI RAPOR KAPAK FORMATI BÜLENT ECEVĠT ÜNĠVERSĠTESĠ MÜHENDĠSLĠK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ LOJĠK DEVRELER LABORATUVARI DENEY RAPORU Deney No: Deneyin Adı: Raporu Hazırlayan: Deneyi Yapanlar-Grup Numarası: Deney Tarihi- Deney Saati: Raporun Teslim Edildiği Tarih: Gecikme: Rapor Notu: 4

5 DENEY 1 DENEYĠN ADI AND,OR,NOT KAPILARININ ENTEGRELERLE GERÇEKLENMESĠ DENEYĠN AMACI AND,OR,NOT kapılarını entegre yardımıyla gerçekleyerek doğruluk tablolarının çıkarılması, Entegre kullanımın öğrenilmesi. GEREKLĠ ELEMANLAR 1X7404(NOT kapısı) 1X7408(AND kapısı) 1X7432(OR kapısı) 1X330 ohm 1x LED TEORĠ AND KAPISI: 7408 TTL veya 4081 CMOS entegreleridir. Her iki entegrenin içerisinde 4 adet AND kapısı mevcuttur. Bir AND kapısının çıkıģı giriģlerin çarpımına eģittir. Çarpma iģlemi Binary yapılır. Bir AND kapısının giriģlerinin tümü mantıksal 1 olduğunda çıkıģ mantıksal 1'dir. Eğer herhangi bir giriģ mantıksal 0 ise çıkıģ mantıksal 0'dır. IC 7408 QUADRATURE 2 GĠRĠġLĠ AND KAPISI 5

6 OR KAPISI: 7432 TTL veya 4071 CMOS entegreleridir. GiriĢlerinden herhangi birisi mantıksal 1 ise çıkıģ mantıksal 1 dir. IC 7432 QUADRATURE 2 GĠRĠġLĠ OR KAPISI NOT KAPISI: 7404 TTL veya 4009 CMOS entegreleridir. ÇıkıĢı giriģ voltajının mantıksal tersidir. IC 7404 HEX NOT KAPISI ÖN HAZIRLIK TTL ve CMOS devrelerinin farklılıklarını, avantajlarını ve dezavantajlarını araģtırınız. AND, OR, NOT kapılarını kullanarak bir devre tasarlayınız. PSPICE veya Proteus programlarından herhangi biriyle tasarladığınız devreyi gerçekleyiniz. DENEYSEL ÇALIġMA Teori kısmında anlatılan kapıların doğruluk tablosunu sırasıyla çıkartınız. 6

7 SONUÇLAR 7

8 DENEY 2 DENEYĠN ADI NAND,NOR,EXOR KAPILARININ ENTEGRELERLE GERÇEKLENMESĠ DENEYĠN AMACI NAND, NOR, EXOR kapılarını entegre yardımıyla gerçekleyerek doğruluk tablolarının çıkarılması, Entegre kullanımın öğrenilmesi. GEREKLĠ ELEMANLAR 1X7400(NAND kapısı) 1X7402(NOR kapısı) 1X7486(EXOR kapısı) 1X330 ohm 1x LED TEORĠ NAND KAPISI: 7400 TTL veya 4011 CMOS entegreleridir. AND kapısının çıkıģına bir NOT kapısı bağlanmasıyla elde edilir. IC 7400 QUADRATURE NAND KAPISI 8

9 NOR KAPISI: 7402 TTL veya 4001 CMOS entegreleridir. OR kapısının çıkıģına bir NOT kapısının bağlanmasıyla elde edilir. IC 7402 QUADRATURE NOR KAPISI EXOR KAPISI: 7486 TTL veya 4030 CMOS entegreleridir. Ġki giriģ aynı ise çıkıģ mantıksal 0, Ġki giriģ farklı ise çıkıģ mantıksal 1 dir. IC 7486 EXOR kapısı aģağıda gösterilmiģtir. ÖN HAZIRLIK NAND, NOR, EXOR kapılarını kullanarak bir devre tasarlayınız. Sadece NAND kapılarını kullanarak EXOR kapısını tasarlayınız. PSPICE veya Proteus programlarından herhangi biriyle tasarladığınız devreyi gerçekleyiniz. DENEYSEL ÇALIġMA Teori kısmında anlatılan kapıların doğruluk tablosunu sırasıyla çıkartınız. Ön hazırlık çalıģmasında tasarladığınız EXOR kapısının doğruluk tablosunu çıkartınız. 9

10 SONUÇLAR 10

11 DENEY 3 DENEYĠN ADI Sayısal sistemlerde toplama ve çıkarma iģlemleri ile yapılan sadeleģtirme teknikleri, Boole Cebri DENEYĠN AMACI Lojik tasarımı için gerekli yöntemleri öğrenmek, mantık kapılarını kullanarak istenilen bir lojik fonksiyonunu Boole Cebri Yöntemi ile en sade hale getirebilmek ve sadeleģtirme tekniklerini kavramak. GEREKLĠ ELEMANLAR Devre tasarımı öğrenciler tarafından yapılacaktır. Verilen tasarıma göre malzemeyi her grup kendi belirleyecektir. TEORĠ Lojik devre tasarımında amaç, problemin analizi, en verimli metodu kullanarak problemin çözümü ve en ucuz metodu kullanmaktır. Problemin çözümünde ilk safha doğruluk tablosunun çizilmesidir. n sayıdaki giriģ değiģkeni için 2n olasılığı mümkün olan tüm durumları ve yapılması istenilen sistemin giriģ değerlerine karģılık gelen her ihtimal için çıkıģ çalıģma durumları yazılır. Problemin çözümünde ikinci safha, doğruluk tablosundaki giriģler yardımıyla Boole eģitliğinin yazılmasıdır. ÇıkıĢ eģitliğinin her bir ifadesi, "1" çalıģma durumunda olan giriģ değiģkenlerinin çalıģma durumunu gösterir. Problemin çözümünün üçüncü safhasında bulunan Boole eģitliği sadeleģtirilir. Lojik problemin son safhasında ise sadeleģtirilen devrenin eģitliği çizilir. ÖN HAZIRLIK Bir fabrikadaki dört motordan en az üçünün çalıģtığı anda çıkıģı "1" olan devreyi tasarlayınız. ÇıkıĢ kapasitesi (Fan-Out) ve yayılım gecikmesi(propagation delay) terimlerini araģtırınız. Herhangi bir lojik kapının çıkıģ kapasitesinin nasıl arttırılacağını araģtırınız. PSPICE veya Proteus programlarından herhangi biriyle tasarladığınız devreyi gerçekleyiniz. 11

12 DENEYSEL ÇALIġMA Ön hazırlık çalıģmasında tasarladığınız devreyi entegreleri kullanarak kurunuz. GiriĢ değerlerine bütün ihtimalleri uygulayarak çıkıģ değerini not ediniz. SONUÇLAR 12

13 DENEY 4 DENEYĠN ADI LOJĠK ĠFADELER, LOJĠK FONKSĠYONLARIN GÖSTERĠLMESĠ DENEYĠN AMACI Mantık kapılarını kullanarak istenilen bir lojik fonksiyonunun gerçeklenmesini öğrenmek ve fonksiyonları birer deneyle gözlemlemek. GEREKLĠ ELEMANLAR Verilen tasarıma göre malzemeyi her grup kendi belirleyecektir. ÖN HAZIRLIK Lojik Ġfadeler ve Lojik Fonksiyonlar hakkında kısa bir bilgi veriniz. F=X ' YZ +XY ' Z + X ' Y ' Z ' fonksiyon ifadesini en sade biçimde gösterilecek Ģekilde çözünüz. EXOR kapılarını kullanarak sadeleģtirdiğiniz fonksiyonun devresini tasarlayınız. PSPICE veya Proteus programlarından herhangi biriyle tasarladığınız devreyi gerçekleyiniz. DENEYSEL ÇALIġMA Ön hazırlık çalıģmasında tasarladığınız devreyi entegreleri kullanarak kurunuz. GiriĢ değerlerine bütün ihtimalleri uygulayarak çıkıģ değerini not ediniz. X Y Z F 13

14 DENEY 5 DENEYĠN ADI De Morgan Teoremi ile devre tasarımı DENEYĠN AMACI De Morgan Teoremini kullanarak VE iģlemi ile VEYA iģlemi arasında dönüģüm yapmak. GEREKLĠ ELEMANLAR 1X 7408 (AND kapısı) 1X 7432 (OR kapısı) 2X 330 Ω 2X LED TEORĠ DE MORGAN TEOREMĠ DeMorgan teoremleri Boolean matematiğinin en önemli teoremleridir. De Morgan teoremi kullanılarak VEYA iģlemi ile VE iģlemi arasında dönüģüm yapılabilir. De Morgan teoremi ile iģlemler sadeleģtirilerek daha basit hâle getirilebilir. Bu teoremi açıklamadan önce Boolean çarpma ve Boolean toplama iģlemi arasındaki iliģkiyi açıklayalım."boolean matematiğinde çarpma iģleminin komplementeri toplama iģlemine eģittir." A,B gibi iki değiģkenin VEDEĞĠL kapısına uygulanması ile elde edilen ifade bu iki değiģkenindeğilinin alınmasından sonra VEYA'lanması ile elde edilen ifadeye eģittir. 14

15 Teorem1: Teorem-1'e ait kapı eģitliği ve doğruluk tablosu "Boolean matematiğinde toplama iģleminin komplementeri çarpma iģlemine eģittir." A, B gibi iki değiģkenin VEYA DEĞĠL kapısına uygulanması ile elde edilen ifade bu iki değiģkenin değilinin alınmasından sonra; giriģler VE lojik iģlemi ile elde edilen ifadeye eģittir. Teorem2: Teorem-2'ye Ait Kapı EĢitliği ve Doğruluk Tablosu ÖN HAZIRLIK F 1 = a ' b c ' + a ' b ' c ve F 2 = a (b ' c+ bc) fonksiyonlarının De Morgan Teoremini kullanarak tümleyen ifadelerini yazınız. Bulduğunuz ifadeleri AND ve OR kapılarını kullanarak tasarlayınız. PSPICE veya Proteus programlarından herhangi biriyle tasarladığınız devreyi gerçekleyiniz. 15

16 DENEYSEL ÇALIġMA Ön Hazırlık kısmında tasarladığınız devreyi kurunuz ve çıkıģları gözlemleyiniz. GiriĢ değerlerine bütün ihtimalleri uygulayarak çıkıģ değerini not ediniz. A B C F 16

17 DENEY 6 DENEYĠN ADI Lojik Fonksiyonlarının Kapılarla Gösterilmesi ve SadeleĢtirme DENEYĠN AMACI Tümlesik devre olarak üretilmiģ kapı devreleri kullanarak: indirgenmiģ fonksiyonların gerçeklestirilmesi. GEREKLĠ ELEMANLAR Verilen tasarıma göre malzemeyi her grup kendi belirleyecektir. TEORĠ Lojik ifadelerin, lojik kapı entegre devreleri kullanılarak gerçekleģtirilmesi için öncelikle verilen ifadelerin sadeleģtirilmesi gerekmektedir. Daha sonra giriģleri lojik 0 ve lojik 1 uygulanarak gerçekleģtirilen devrenin lojik fonksiyonu sağlayıp sağlamadığı test edilecektir. ÖN HAZIRLIK %45 %30 %15 %10 A B C D X 17

18 A,B,C,D sinyallerinin orantısal olarak dağılımı yüzde olarak tabloda verilmiģtir. Bu sinyaller aktif kabul edildiğinde lojik 1, pasif kabul edildiğinde lojik 0 değerini almaktadır. Aktif sinyallerin orantısal toplamı %50 nin üzerinde olduğu durumda çıkıģı lojik1, %50 nin altında olduğu durumda lojik 0 kabul ettiğimizde tablodaki çıkıģ değerlerini bulunuz. Bulduğunuz lojik değerlerine göre bir X fonksiyonu oluģturunuz. OluĢturulan X fonksiyonunu en sade haline getiriniz. SadeleĢtirilmiĢ fonksiyonu NAND ve NOR kapıları ile tasarlayınız. PSPICE veya Proteus programlarından herhangi biriyle tasarladığınız devreyi gerçekleyiniz. DENEYSEL ÇALIġMA Ön Hazırlık kısmında NAND ve NOR kapıları ile tasarladığınız devreleri kurunuz ve çıkıģları gözlemleyiniz. GiriĢ değerlerine bütün ihtimalleri uygulayarak çıkıģ değerlerini tablo çizerek gösteriniz. 18

19 DENEY 7 DENEYĠN ADI KARNOUGH HARĠTALARI YARDIMI ĠLE LOJĠK ĠFADELERĠN SADELEġTĠRĠLMESĠ. DENEYĠN AMACI Lojik ifadeleri Karnough haritaları yardımı ile çarpımların toplamı formunu kullanarak yapılan sadeleģtirme tekniğini kavramak. GEREKLĠ ELEMANLAR 1X7400(NAND kapısı) 1X330 ohm 1x LED TEORĠ Karnough haritaları yardımı ile yapılan sadeleģtirme iģlemi indirgenmiģ ifadenin formuna göre çarpımların toplamı veya toplamların çarpımı olmak üzere iki ayrı Ģekilde olabilir. Lojik ifadeleri Karnough haritaları yardımı ile çarpımların toplamı formunda indirgerken; I.Doğruluk tablosundan alınan değerler Karnough haritasına aktarılır. II. Karnough haritasında 1 olan kareler uygun bileģkelere alınır. a) BileĢke oluģtururken içinde 1 olan karelerin sayısı 2n kadar olmalıdır. Bir kare birden fazla bileģke içinde bulunabilir. Karelerin bileģke oluģturabilmeleri için birbirlerine komģu olmaları gerekmektedir. KarĢılıklı köģe ve kenarlardaki kareler birbirlerine komģu kare sayılırlar. III. BileĢke sonuçları VEYA lanır ve indirgenmiģ eģitlik elde edilir. BileĢke içinde durum değiģtiren degiģtiren değiģkenler varsa ( 1 den 0 a veya 0 dan 1 e) bu değiģkenler dikkate alınmaz. BileĢke içindeki karelerinde durum değiģtirmeyen değiģkenler varsa indirgemede bu değiģkenler dikkate alınır. Eğer durum değiģtirmeye değiģkenler Lojik-0 ise değiģkenlerin değili, Lojik-1 ise değiģkenlerin kendisi yazılır. 19

20 ÖN HAZIRLIK Karnough haritaları yöntemini kullanarak F= AB ' (CD) ' + AB ' C D ' + (ABCD) ' lojik ifadesinin Karnough Haritaları yardımı ile en sade halini elde ediniz.elde edilen fonksiyonu NAND kapıları ile gerçekleyiniz. PSPICE veya Proteus programlarından herhangi biriyle elde ettiğiniz fonksiyonu gerçekleyiniz. DENEYSEL ÇALIġMA Ön Hazırlık kısmında NAND kapıları ile tasarladığınız devreleri kurunuz ve çıkıģları gözlemleyiniz. GiriĢ değerlerine bütün ihtimalleri uygulayarak çıkıģ değerlerini tablo çizerek gösteriniz. A B C D X 20

21 DENEY 8 DENEYĠN ADI KODLAYICI (ENCODER), KOD ÇÖZÜCÜ (DECODER) DENEYĠN AMACI Kombinasyonel Devre Elemanları Yardımı ile Kodlayıcı (Encoder) ve Kod Çözücü (Decoder) devrelerinin gerçekleģtirilerek çalıģmalarının incelenmesi GEREKLĠ ELEMANLAR 1X X X 330 Ω 2X LED TEORĠ KOD ÇÖZÜCÜ (DECODER) Decoder, N giriģ hattından oluģan binary giriģ bilgisini 2 N çıkıģ hattına çevirebilen kombinasyonel devredir. Decoderler Ģekilde görüldüğü gibi yapı olarak N binary giriģ hattını M çıkıģ hattına çevirdiklerinden dolayı NxM ya da N-M decoder olarak adlandırılır. Burada M=2 N iliģkisi söz konusudur. NxM DECODER GENEL GÖRÜNÜġÜ Genel olarak decoderlar IC paketler içerisinde 2x4,3x8,4x10,4x16 Ģeklinde düzenlenmiģ olarak bulunurlar. AĢağıdaki Ģekillderde decoder devresi ve doğruluk tablosu görülmektedir.decoder devresi görüldüğü gibi A ve B giriģlerine ve bu giriģlerin kombinasyonuna bağlı olarak dört çıkıģa sahiptir. 21

22 2x4 DECODER DEVRESĠ 2X4 DECODER DOĞRULUK TABLOSU KODLAYICI (ENCODER) Encoder bir decoderin tersi iģlem yapan kombinasyonel bir lojik devredir. Bir encoder devre 2 N giriģ hattına ve N çıkıģ hattına sahiptir. ÇıkıĢ hatlarından 2 N değiģken giriģ için binary kodlar üretir. GiriĢler M ve çıkıģlar N olarak adlandırıldığında MxN ya da M-N encoder olarak tanımlanabilir. MxN ENCODER ĠN GENEL GÖRÜNÜġÜ 22

23 ÖN HAZIRLIK entegresi ile 3x8 decoder devresi tasarlayınız entegresi ile 8x3 encoder devresi tasarlayınız. PSPICE veya Proteus programlarından herhangi biriyle tasarladığınız devreyi gerçekleyiniz. DENEYSEL ÇALIġMA Ön hazırlık çalıģmasında tasarladığınız decoder ve encoder devrelerini kurarak çıkıģlarını gözlemleyiniz. 23

24 DENEY 9 DENEYĠN ADI R-S, J-K,D,T FLĠP-FLOPLARI DENEYĠN AMACI R-S, J-K,D,T flip-floplarının doğruluk tablolarının çıkarılması. GEREKLĠ ELEMANLAR 1X X X X7404 2X330 ohm 2XLED TEORĠ Sayısal 0 ve 1 bilgilerinin depolanması iģlemi amasıyla kullanılan en temel hafıza elemanları flip-floplardır. R-S FLĠP-FLOP: 24

25 J-K FLĠP-FLOP: J-K Flip-Flop çalıģma yapısı olarak tetiklemeli R-S Flip-Flopa benzer. Ancak R-S Flip-Flop için yasaklanan 1-1 giriģi J-K Flip-Flopu iğle kullanılır hale getirilmiģtir. D FLĠP-FLOP: D tipi Flip-Flop Ģekil ve yapı olarak R-S Flip-Flopa çok benzemektedir. Tek farkı S ve R giriģleri arasına bir adet değil kapısı bağlanarak S giriģini D giriģi olarak kabul eder. D Flip- Flop giriģine uygulanan lojik seviyeyi her tetikleme anında örnekleyerek çıkıģına aktarır. 25

26 T(TOGGLE) FLĠP-FLOP: T tipi Flip-Flop J-K tipi Flip-Flop un aynısı olup, J ve K giriģleri birleģtirilip T tipi Flip-Flop oluģturulmuģtur. Her iki giriģ birleģtirildiğine göre, T giriģine 0 uygulamak J=0,K=0 yapmaktır ki, bu durumda çıkıģ bir önceki halini korur. T=1 uygulayarak J=1,K=1 yapmıģ oluruz ki bu durumda, çıkıģ bir önceki halinin tersini alır. ÖN HAZIRLIK J-K, D Flip-Floplarıyla ilgili katalog bilgilerini edinin, bağlantı bacaklarının fonksiyonun araģtırın. PSPICE veya Proteus programlarından herhangi biriyle tasarladığınız devreyi gerçekleyiniz. DENEYSEL ÇALIġMA R-S Flip-Flop devresini NAND kapılarıyla gerçekleģtirin, doğruluk tablosunu oluģturun. J-K Flip-Flop devresini önce NAND kapılarıyla, daha sonra 7476 yardımıyla gerçekleyiniz. Doğruluk tablolarını çıkarınız. D Flip-Flop deversini 7474 yardımıyla gerçekleyiniz. Doğruluk tablolarını çıkarınız. T Flip-Flop devresini 7476 yardımıyla gerçekleyiniz. Doğruluk tablolarını çıkarınız. 26

27 SONUÇLAR 27

28 DENEY 10 DENEYĠN ADI SHĠFT REGĠSTERS (KAYMALI KAYDEDĠCĠLER) DENEYĠN AMACI Shift Register temel mantığını ve yapısını anlamak. GEREKLĠ ELEMANLAR 2X X 330 Ω 4X LED TEORĠ Flip-Flopların temel özelliklerinden birisi de bilgi depolama kabiliyetleridir. Flip-Floplarla gerçekleģtirilen ve bilgi saklama veya kaydırma amacına yönelik devreler kaydedici devreler olarak adlandırılır. Yapı itibariyle en çok D Flip-Flopların kullanıldığı register devrelerinde ilave herhangi bir kapıya ihtiyaç duyulmazken, RS ve JK Flip-Floplarla gerçekleģtirilen register devrelerinde NOT kapısına ihtiyaç vardır. AĢağıdaki Ģekilde D Flip-Floplarla gerçekleģtirilmiģ bir kaydırıcı kaydedici devre bulunmaktadır. 28

29 Seri giriģ ilk Flip-Flop data giriģine uygulanmaktadır. Ġlk tetikleme ile birlikte D giriģindeki data Q çıkıģına aktarılır. Bir Flip-Flop'un Q çıkıģının diğer Flip-Flop'un D giriģine bağlanmasıyla ikinci CP tetikleme ile birlikte birinci Flip-Flop yeni datayı örneklerken ikinci Flip-Flop Q değerini örnekleyerek çıkıģına aktarır. Böylelikle her tetiklemede seri giriģten uygulanan data kaydırılmıģ olur. Yukarıdaki tabloda da görüldüğü gibi seri data gririģine sırasıyla datası uygulanmakta, her bir CP shift pulse'inde FFQ çıkıģları biri basamak sağa kaydırılmaktadır. FF 4 Q paralel çıkıģların dördüncüsüdür. Aynı zamanda registerin seri çıkıģını da oluģturmaktadır. 29

30 ÖN HAZIRLIK Shift reister devrelerinde sağa kaymalı olarak kurulan devreleri sola kaymalı hale getirmek için ne gibi değiģiklikler yapılmalıdır. Shift register devreleri nerelerde kullanılır. PSPICE veya Proteus programlarından herhangi biriyle tasarladığınız devreyi gerçekleyiniz. DENEYSEL ÇALIġMA ġekilde gösterilen Shift Register devresini kurun. Paralel çıkıģlara akım sınırlayıcı bir direnç ve LED bağlayın. GiriĢe kare dalga uygulayın. ÇıkıĢ sinyalini giriģ sinyali ile birlikte gözleyin. 30

DENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI

DENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI DENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI Deneyin Amaçları Flip-floplara aģina olmak. DeğiĢik tipte Flip-Flop devrelerin gerçekleģtirilmesi ve tetikleme biçimlerini kavramak. ArdıĢık mantık devrelerinin

Detaylı

Mantık fonksiyonlarından devre çizimi 6 Çizilmiş bir devrenin mantık fonksiyonunun bulunması

Mantık fonksiyonlarından devre çizimi 6 Çizilmiş bir devrenin mantık fonksiyonunun bulunması DERSİN ADI BÖLÜM PROGRAM DÖNEMİ DERSİN DİLİ DERS KATEGORİSİ ÖN ŞARTLAR SÜRE VE DAĞILIMI KREDİ DERSİN AMACI ÖĞRENME ÇIKTILARI VE YETERLİKLER DERSİN İÇERİĞİ VE DAĞILIMI (MODÜLLER VE HAFTALARA GÖRE DAĞILIMI)

Detaylı

ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 2

ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 2 ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 2 DENEYİN ADI: LOJİK FONKSİYONLARIN SADECE TEK TİP KAPILARLA (SADECE NAND (VEDEĞİL), SADECE NOR (VEYADEĞİL)) GERÇEKLENMESİ VE ARİTMETİK İŞLEM DEVRELERİ

Detaylı

Mantık Devreleri Laboratuarı

Mantık Devreleri Laboratuarı 2013 2014 Mantık Devreleri Laboratuarı Ders Sorumlusu: Prof. Dr. Mehmet AKBABA Laboratuar Sorumlusu: Emrullah SONUÇ İÇİNDEKİLER Deney 1: 'DEĞİL', 'VE', 'VEYA', 'VE DEĞİL', 'VEYA DEĞİL' KAPILARI... 3 1.0.

Detaylı

Şekil XNOR Kapısı ve doğruluk tablosu

Şekil XNOR Kapısı ve doğruluk tablosu DENEY 2: KARŞILAŞTIRICILAR Deneyin Amaçları KarĢılaĢtırıcıların kavramını, içeriğini ve mantığını öğrenmek. Ġki bir karģılaģtırıcı uygulaması yaparak sonuçları deneysel olarak doğrulamak. Deney Malzemeleri

Detaylı

ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY RAPORU. Deney No: 3 FF Devreleri

ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY RAPORU. Deney No: 3 FF Devreleri TEKNOLOJİ FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY RAPORU Deney No: 3 FF Devreleri Yrd. Doç Dr. Ünal KURT Yrd. Doç. Dr. Hatice VURAL Arş. Gör. Ayşe AYDIN YURDUSEV

Detaylı

Teorik Bilgi DENEY 7: ASENKRON VE SENKRON SAYICILAR

Teorik Bilgi DENEY 7: ASENKRON VE SENKRON SAYICILAR DENEY 7: ASENKRON VE SENKRON SAYICILAR Deneyin Amaçları Asenkron ve senkron sayıcı devre yapılarının öğrenilmesi ve deneysel olarak yapılması Deney Malzemeleri 74LS08 Ve Kapı Entegresi (1 Adet) 74LS76

Detaylı

SAYISAL ELEKTRONĠK DERS NOTLARI: SAYISAL (DĠJĠTAL) ELEKTRONĠK

SAYISAL ELEKTRONĠK DERS NOTLARI: SAYISAL (DĠJĠTAL) ELEKTRONĠK SAYISAL ELEKTRONĠK DERS NOTLARI: SAYISAL (DĠJĠTAL) ELEKTRONĠK Günümüz Elektroniği Analog ve Sayısal olmak üzere iki temel türde incelenebilir. Analog büyüklükler sonsuz sayıda değeri içermesine rağmen

Detaylı

18. FLİP FLOP LAR (FLIP FLOPS)

18. FLİP FLOP LAR (FLIP FLOPS) 18. FLİP FLOP LAR (FLIP FLOPS) Flip Flop lar iki kararlı elektriksel duruma sahip olan elektronik devrelerdir. Devrenin girişlerine uygulanan işarete göre çıkış bir kararlı durumdan diğer (ikinci) kararlı

Detaylı

KMU MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRELER II LABORATUVARI DENEY 1 TOPLAYICILAR - ÇIKARICILAR

KMU MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRELER II LABORATUVARI DENEY 1 TOPLAYICILAR - ÇIKARICILAR KMU MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRELER II LABORATUVARI DENEY 1 TOPLAYICILAR - ÇIKARICILAR DENEY 1: TOPLAYICILAR- ÇIKARICILAR Deneyin Amaçları Kombinasyonel lojik devrelerden

Detaylı

SAYICILAR. Tetikleme işaretlerinin Sayma yönüne göre Sayma kodlanmasına göre uygulanışına göre. Şekil 52. Sayıcıların Sınıflandırılması

SAYICILAR. Tetikleme işaretlerinin Sayma yönüne göre Sayma kodlanmasına göre uygulanışına göre. Şekil 52. Sayıcıların Sınıflandırılması 25. Sayıcı Devreleri Giriş darbelerine bağlı olarak belirli bir durum dizisini tekrarlayan lojik devreler, sayıcı olarak adlandırılır. Çok değişik alanlarda kullanılan sayıcı devreleri, FF lerin uygun

Detaylı

1 ELEKTRONİK KAVRAMLAR

1 ELEKTRONİK KAVRAMLAR İÇİNDEKİLER VII İÇİNDEKİLER 1 ELEKTRONİK KAVRAMLAR 1 Giriş 1 Atomun Yapısı, İletkenler ve Yarı İletkenler 2 Atomun Yapısı 2 İletkenler 3 Yarı İletkenler 5 Sayısal Değerler (I/O) 8 Dalga Şekilleri 9 Kare

Detaylı

SAYISAL UYGULAMALARI DEVRE. Prof. Dr. Hüseyin EKİZ Doç. Dr. Özdemir ÇETİN Arş. Gör. Ziya EKŞİ

SAYISAL UYGULAMALARI DEVRE. Prof. Dr. Hüseyin EKİZ Doç. Dr. Özdemir ÇETİN Arş. Gör. Ziya EKŞİ SAYISAL DEVRE UYGULAMALARI Prof. Dr. Hüseyin EKİZ Doç. Dr. Özdemir ÇETİN Arş. Gör. Ziya EKŞİ İÇİNDEKİLER ŞEKİLLER TABLOSU... vi MALZEME LİSTESİ... viii ENTEGRELER... ix 1. Direnç ve Diyotlarla Yapılan

Detaylı

İnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü

İnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü İnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü 00223 - Mantık Devreleri Tasarımı Laboratuar Föyleri Numara: Ad Soyad: Arş. Grv. Bilal ŞENOL Devre Kurma Alanı Arş. Grv. Bilal ŞENOL

Detaylı

T.C. BOZOK ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ LOJĐK DEVRELER LABORATUARI DENEY FÖYÜ

T.C. BOZOK ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ LOJĐK DEVRELER LABORATUARI DENEY FÖYÜ T.C. BOZOK ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ LOJĐK DEVRELER LABORATUARI DENEY FÖYÜ Haziran 2009 ĐÇĐNDEKĐLER Deney-1 Temel Kapı Devreleri. 1 1.1 Ön Çalışma. 1 1.2 Deneyin Amacı 1 1.3

Detaylı

SAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ

SAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ DENEYİN AMACI 1. Temel lojik kapı sembollerini ve karakteristiklerini anlamak. GENEL BİLGİLER TTL kapıların karakteristikleri,

Detaylı

Bölüm 4 Ardışıl Lojik Devre Deneyleri

Bölüm 4 Ardışıl Lojik Devre Deneyleri Bölüm 4 Ardışıl Lojik Devre Deneyleri DENEY 4-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop

Detaylı

TURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI. Deney 5 Flip Flop Devreleri

TURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI. Deney 5 Flip Flop Devreleri TURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI Deney 5 Flip Flop Devreleri Öğrenci Adı & Soyadı: Numarası: 1. Flip Flop Devresi ve VEYADEĞİL

Detaylı

5. LOJİK KAPILAR (LOGIC GATES)

5. LOJİK KAPILAR (LOGIC GATES) 5. LOJİK KPILR (LOGIC GTES) Dijital (Sayısal) devrelerin tasarımında kullanılan temel devre elemanlarına Lojik kapılar adı verilmektedir. Her lojik kapının bir çıkışı, bir veya birden fazla girişi vardır.

Detaylı

Boole Cebri. (Boolean Algebra)

Boole Cebri. (Boolean Algebra) Boole Cebri (Boolean Algebra) 3 temel işlem bulunmaktadır: Boole Cebri İşlemleri İşlem: VE (AND) VEYA (OR) TÜMLEME (NOT) İfadesi: xy, x y x + y x Doğruluk tablosu: x y xy 0 0 0 x y x+y 0 0 0 x x 0 1 0

Detaylı

LOJİK DEVRELER-I IV. HAFTA DENEY FÖYÜ

LOJİK DEVRELER-I IV. HAFTA DENEY FÖYÜ LOJİK DEVRELER-I IV. HAFTA DENEY FÖYÜ 4 Bitlik İki Sayının Tam Toplayıcı Entegresi ile Toplama Ve Çıkarma İşlemlerinin Yapılması Ve Sonucu Segment Display'de Gösteren Devrenin Tasarlanması Deneyin Amacı:

Detaylı

LOJİK İFADENİN VE-DEĞİL VEYA VEYA-DEĞİL LOJİK DİYAGRAMLARINA DÖNÜŞTÜRÜLMESİ

LOJİK İFADENİN VE-DEĞİL VEYA VEYA-DEĞİL LOJİK DİYAGRAMLARINA DÖNÜŞTÜRÜLMESİ LOJİK İFADENİN VE-DEĞİL VEYA VEYA-DEĞİL LOJİK DİYAGRAMLARINA DÖNÜŞTÜRÜLMESİ Sayısal tasarımcılar tasarladıkları devrelerde çoğu zaman VE-Değil yada VEYA-Değil kapılarını, VE yada VEYA kapılarından daha

Detaylı

Ders Adı Kodu Yarıyılı T+U Saati Ulusal Kredisi AKTS

Ders Adı Kodu Yarıyılı T+U Saati Ulusal Kredisi AKTS DERS BİLGİLERİ Ders Adı Kodu Yarıyılı T+U Saati Ulusal Kredisi AKTS Sayısal Lojik Tasarımı BIL281 3 5+0 5 6 Ön Koşul Dersleri Yok Dersin Dili Dersin Seviyesi Dersin Türü Türkçe Lisans Zorunlu / Yüz Yüze

Detaylı

ELK 204 Mantık Devreleri Laboratuvarı Deney Kitapçığı

ELK 204 Mantık Devreleri Laboratuvarı Deney Kitapçığı T.C. Maltepe Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü ELK 204 Mantık Devreleri Laboratuvarı Deney Kitapçığı Dersin Sorumlusu Yrd. Doç. Dr. Zehra Çekmen

Detaylı

25. Aşağıdaki çıkarma işlemlerini doğrudan çıkarma yöntemi ile yapınız.

25. Aşağıdaki çıkarma işlemlerini doğrudan çıkarma yöntemi ile yapınız. BÖLÜM. Büyüklüklerin genel özellikleri nelerdir? 2. Analog büyüklük, analog işaret, analog sistem ve analog gösterge terimlerini açıklayınız. 3. Analog sisteme etrafınızdaki veya günlük hayatta kullandığınız

Detaylı

ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL TASARIM LABORATUVARI DENEY RAPORU. Deney No: 3 TTL Entegre Karakteristiği

ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL TASARIM LABORATUVARI DENEY RAPORU. Deney No: 3 TTL Entegre Karakteristiği TEKNOLOJİ FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL TASARIM LABORATUVARI DENEY RAPORU Deney No: 3 TTL Entegre Karakteristiği Yrd.Doç. Dr. Ünal KURT Arş. Gör. Ayşe AYDIN YURDUSEV Öğrenci: Adı Soyadı

Detaylı

BOOLEAN İŞLEMLERİ Boolean matematiği sayısal sistemlerin analizinde ve anlaşılmasında kullanılan temel sistemdir.

BOOLEAN İŞLEMLERİ Boolean matematiği sayısal sistemlerin analizinde ve anlaşılmasında kullanılan temel sistemdir. BOOLEAN MATEMATİĞİ İngiliz matematikçi George Bole tarafından 1854 yılında geliştirilen BOOLEAN matematiği sayısal devrelerin tasarımında ve analizinde kullanılması 1938 yılında Claude Shanon tarafından

Detaylı

T.C. ULUDAĞ ÜNĠVERSĠTESĠ MÜHENDĠSLĠK MĠMARLIK FAKÜLTESĠ ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ ELEKTRONĠK DEVRELER LABORATUVARI I DENEY 2: DĠYOT UYGULAMALARI

T.C. ULUDAĞ ÜNĠVERSĠTESĠ MÜHENDĠSLĠK MĠMARLIK FAKÜLTESĠ ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ ELEKTRONĠK DEVRELER LABORATUVARI I DENEY 2: DĠYOT UYGULAMALARI T.. ULUDAĞ ÜNĠERSĠTESĠ MÜHENDĠSLĠK MĠMARLIK FAKÜLTESĠ ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ ELEKTRONĠK DERELER LABORATUARI I Kırpıcı devreler Kenetleme devreleri Doğrultma devreleri DENEY 2: DĠYOT UYGULAMALARI

Detaylı

BİL 264 Mantıksal Devre Tasarımı ELE 263 Sayısal Sistem Tasarımı 2014 2015 Öğretim Yılı Yaz Dönemi 2. Ara Sınav Adı Soyadı Öğrenci Numarası Bölümü

BİL 264 Mantıksal Devre Tasarımı ELE 263 Sayısal Sistem Tasarımı 2014 2015 Öğretim Yılı Yaz Dönemi 2. Ara Sınav Adı Soyadı Öğrenci Numarası Bölümü TOBB Ekonomi ve Teknoloji Üniversitesi Bilgisayar Mühendisliği Bölümü Elektrik Elektronik Mühendisliği Bölümü BİL 264 Mantıksal Devre Tasarımı ELE 263 Sayısal Sistem Tasarımı 2014 2015 Öğretim Yılı Yaz

Detaylı

BSE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits)

BSE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits) SE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates nd Logic Circuits) Sakarya Üniversitesi Lojik Kapılar - maçlar Lojik kapıları ve lojik devreleri tanıtmak Temel işlemler olarak VE,

Detaylı

Makine Mühendisliği İçin Elektrik-Elektronik Bilgisi. Sayısal Elektronik

Makine Mühendisliği İçin Elektrik-Elektronik Bilgisi. Sayısal Elektronik Makine Mühendisliği İçin Elektrik-Elektronik Bilgisi Sayısal Elektronik Günümüz Elektroniği Analog ve Sayısal olmak üzere iki temel türde incelenebilir. Analog büyüklükler sonsuz sayıda değeri içermesine

Detaylı

DENEY #1 LOJİK KAPILAR. Lojik kapılarının doğruluk tablosunu oluşturmak

DENEY #1 LOJİK KAPILAR. Lojik kapılarının doğruluk tablosunu oluşturmak DENEY #1 LOJİK KAPILAR Deneyin Amacı : Lojik kapılarının doğruluk tablosunu oluşturmak Kullanılan Alet ve Malzemeler: 1) DC Güç Kaynağı 2) Switch ve LED 3) Çeşitli Değerlerde Dirençler ve bağlantı kabloları

Detaylı

Fatih University- Faculty of Engineering- Electric and Electronic Dept.

Fatih University- Faculty of Engineering- Electric and Electronic Dept. Dijital Devre Tasarımı EEE122 A Ref. Morris MANO & Michael D. CILETTI DIGITAL DESIGN 4 th edition Fatih University- Faculty of Engineering- Electric and Electronic Dept. 2. BÖLÜM Boole Cebri ve Mantık

Detaylı

1. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak. 2. Temel lojik kapıların karakteristiklerini ölçmek.

1. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak. 2. Temel lojik kapıların karakteristiklerini ölçmek. DENEY Temel Lojik Kapıların Karakteristikleri DENEYİN AMACI. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak.. Temel lojik kapıların karakteristiklerini ölçmek. GENEL İLGİLER Temel lojik

Detaylı

ADIYAMAN ÜNĠVERSĠTESĠ MÜHENDĠSLĠK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ DEVRE ANALĠZĠ LABORATUVARI-II DENEY RAPORU

ADIYAMAN ÜNĠVERSĠTESĠ MÜHENDĠSLĠK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ DEVRE ANALĠZĠ LABORATUVARI-II DENEY RAPORU ADIYAMAN ÜNĠVERSĠTESĠ MÜHENDĠSLĠK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ DEVRE ANALĠZĠ LABORATUVARI-II DENEY RAPORU DENEY NO : DENEYĠN ADI : DENEY TARĠHĠ : DENEYĠ YAPANLAR : RAPORU HAZIRLAYANIN

Detaylı

LOJİK DEVRELER-I IV. HAFTA DENEY FÖYÜ

LOJİK DEVRELER-I IV. HAFTA DENEY FÖYÜ LOJİK DEVRELER-I IV. HAFTA DENEY FÖYÜ 4 Bitlik İki Sayının Tam Toplayıcı Entegresi ile Toplama Ve Çıkarma İşlemlerinin Yapılması Ve Sonucu Segment Display'de Gösteren Devrenin Tasarlanması Deneyin Amacı:

Detaylı

BÖLÜM 8 MANDAL(LATCH) VE FLİP-FLOPLAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır

BÖLÜM 8 MANDAL(LATCH) VE FLİP-FLOPLAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır AYIAL ELETONİ BÖLÜM 8 MANAL(LATCH) VE FLİP-FLOPLA Bu bölümde aşağıdaki konular anlatılacaktır Mandallar(Latches),- Mandalı, Mandalı ontak sıçramasının mandallar yardımı ile engellenmesi Flip-Floplar,-

Detaylı

LOJİK DEVRELER-I III. HAFTA DENEY FÖYÜ

LOJİK DEVRELER-I III. HAFTA DENEY FÖYÜ LOJİK DEVRELER-I III. HAFTA DENEY FÖYÜ 3 Bitlik Bir Sayının mod(5)'ini Bulan Ve Sonucu Segment Display'de Gösteren Devrenin Tasarlanması Deneyin Amacı: 3 bitlik bir sayının mod(5)'e göre sonucunu bulan

Detaylı

EEM122SAYISAL MANTIK SAYICILAR. Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol

EEM122SAYISAL MANTIK SAYICILAR. Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol EEM122SAYISAL MANTIK BÖLÜM 6: KAYDEDİCİLER VE SAYICILAR Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol KAYDEDİCİLER VE SAYICILAR Flip-flopkullanan devreler fonksiyonlarına göre iki guruba

Detaylı

HARRAN ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ

HARRAN ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ HARRAN ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL MANTIK TEMELLERİ LABORATUARI DENEY FÖYLERİ KİTAPÇIĞI Sayfa 0 İçindekiler Laboratuarda Uyulması Gereken Kurallar... 2 Deneylerde Kullanılacak Ekipmanların

Detaylı

DENEY 1a- Kod Çözücü Devreler

DENEY 1a- Kod Çözücü Devreler DENEY 1a- Kod Çözücü Devreler DENEYİN AMACI 1. Kod çözücü devrelerin çalışma prensibini anlamak. GENEL BİLGİLER Kod çözücü, belirli bir ikili sayı yada kelimenin varlığını belirlemek için kullanılan lojik

Detaylı

DENEY 1-3 ÖZEL VEYA KAPI DEVRESİ

DENEY 1-3 ÖZEL VEYA KAPI DEVRESİ DENEY 1-3 ÖZEL VEYA KAPI DEVRESİ DENEYİN AMACI 1. ÖZEL VEYA kapısının karakteristiklerini anlamak. GENEL BİLGİLER ÖZEL VEYA kapısının sembolü Şekil 1-8 de gösterilmiştir. F çıkışı, A B + AB ifadesine eşittir.

Detaylı

Ders Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/

Ders Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/ Eşzamanlı (Senkron) Ardışıl Devrelerin Tasarlanması (Design) Bir ardışıl devrenin tasarlanması, çözülecek olan problemin sözle anlatımıyla (senaryo) başlar. Bundan sonra aşağıda açıklanan aşamalardan geçilerek

Detaylı

ADIYAMAN ÜNĠVERSĠTESĠ MÜHENDĠSLĠK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ DEVRE ANALĠZĠ LABORATUVARI-II DENEY RAPORU

ADIYAMAN ÜNĠVERSĠTESĠ MÜHENDĠSLĠK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ DEVRE ANALĠZĠ LABORATUVARI-II DENEY RAPORU ADIYAMAN ÜNĠVERSĠTESĠ MÜHENDĠSLĠK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ DEVRE ANALĠZĠ LABORATUVARI-II DENEY RAPORU DENEY NO : DENEYĠN ADI : DENEY TARĠHĠ : DENEYĠ YAPANLAR : RAPORU HAZIRLAYANIN

Detaylı

T.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1

T.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1 T.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1 TEMEL LOJİK ELEMANLAR VE UYGULAMALARI DENEY SORUMLUSU Arş. Gör. Erdem ARSLAN Arş. Gör.

Detaylı

BĠLEġĠMSEL DEVRELER (COMBĠNATIONAL)

BĠLEġĠMSEL DEVRELER (COMBĠNATIONAL) BĠLEġĠMSEL DEVRELER (COMBĠNATIONAL) ARĠTMETĠK ÜNĠTELER Toplama, çıkarma,çarpma ve bölme gibi aritmetik iģlemleri yapan sayısal devrelere aritmetik devreler adı verilir. Sayısal sistemlerde temel aritmetik

Detaylı

Öğrenim Kazanımları Bu programı başarı ile tamamlayan öğrenci;

Öğrenim Kazanımları Bu programı başarı ile tamamlayan öğrenci; Image not found http://bologna.konya.edu.tr/panel/images/pdflogo.png Ders Adı : Sayısal Elektronik Ders No : 0690220088 Teorik : 2 Pratik : 1 Kredi : 2.5 ECTS : 3 Ders Bilgileri Ders Türü Öğretim Dili

Detaylı

ADIYAMAN ÜNĠVERSĠTESĠ MÜHENDĠSLĠK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ DEVRE ANALĠZĠ LABORATUVARI-II DENEY RAPORU

ADIYAMAN ÜNĠVERSĠTESĠ MÜHENDĠSLĠK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ DEVRE ANALĠZĠ LABORATUVARI-II DENEY RAPORU ADIYAMAN ÜNĠVERSĠTESĠ MÜHENDĠSLĠK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ DEVRE ANALĠZĠ LABORATUVARI-II DENEY RAPORU DENEY NO : DENEYĠN ADI : DENEY TARĠHĠ : DENEYĠ YAPANLAR : RAPORU HAZIRLAYANIN

Detaylı

Fatih University- Faculty of Engineering- Electric and Electronic Dept.

Fatih University- Faculty of Engineering- Electric and Electronic Dept. SAYISAL DEVRE TASARIMI EEM Ref. Morris MANO & Michael D. CILETTI SAYISAL TASARIM 5. Baskı Fatih University- Faculty of Engineering- Electric and Electronic Dept. Birleşik Mantık Tanımı X{x, x, x, x n,}}

Detaylı

1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek.

1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek. DENEY 7-2 Sayıcılar DENEYİN AMACI 1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek. GENEL BİLGİLER Sayıcılar, flip-floplar

Detaylı

ADIYAMAN ÜNĠVERSĠTESĠ MÜHENDĠSLĠK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ DEVRE ANALĠZĠ LABORATUVARI-II DENEY RAPORU

ADIYAMAN ÜNĠVERSĠTESĠ MÜHENDĠSLĠK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ DEVRE ANALĠZĠ LABORATUVARI-II DENEY RAPORU ADIYAMAN ÜNĠVERSĠTESĠ MÜHENDĠSLĠK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ DEVRE ANALĠZĠ LABORATUVARI-II DENEY RAPORU DENEY NO : DENEYĠN ADI : DENEY TARĠHĠ : DENEYĠ YAPANLAR : RAPORU HAZIRLAYANIN

Detaylı

Fatih University- Faculty of Engineering- Electric and Electronic Dept.

Fatih University- Faculty of Engineering- Electric and Electronic Dept. Dijital Devre Tasarımı EEE122 A Ref. Morris MANO & Michael D. CILETTI DIGITAL DESIGN 4 th edition Fatih University- Faculty of Engineering- Electric and Electronic Dept. Chapter 3 Boole Fonksiyon Sadeleştirmesi

Detaylı

DENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER

DENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER DENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER DENEYİN AMACI: Bu deneyde temel lojik kapılar incelenecek; çift kararlı ve tek kararlı ikili devrelerin çalışma prensipleri gözlemlenecektir. ÖN HAZIRLIK Temel lojik

Detaylı

BİLGİSAYAR MİMARİSİ. İkili Kodlama ve Mantık Devreleri. Özer Çelik Matematik-Bilgisayar Bölümü

BİLGİSAYAR MİMARİSİ. İkili Kodlama ve Mantık Devreleri. Özer Çelik Matematik-Bilgisayar Bölümü BİLGİSAYAR MİMARİSİ İkili Kodlama ve Mantık Devreleri Özer Çelik Matematik-Bilgisayar Bölümü Kodlama Kodlama, iki küme elemanları arasında karşılıklığı kesin olarak belirtilen kurallar bütünüdür diye tanımlanabilir.

Detaylı

Bölüm 4 Ardışıl Lojik Devre Deneyleri

Bölüm 4 Ardışıl Lojik Devre Deneyleri Bölüm 4 Ardışıl Lojik Devre Deneyleri DENEY 4-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop

Detaylı

BİL 201 Boole Cebiri ve Temel Geçitler (Boolean Algebra & Logic Gates) Bilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi

BİL 201 Boole Cebiri ve Temel Geçitler (Boolean Algebra & Logic Gates) Bilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi BİL 201 Boole Cebiri ve Temel Geçitler (Boolean Algebra & Logic Gates) Bilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi Temel Tanımlar Kapalılık (closure) Birleşme özelliği (associative law) Yer değiştirme

Detaylı

Tek kararlı(monostable) multivibratör devresi

Tek kararlı(monostable) multivibratör devresi Tek kararlı(monostable) multivibratör devresi Malzeme listesi: Güç kaynağı: 12V dc Transistör: 2xBC237 LED: 2x5 mm standart led Direnç: 2x330 Ω, 10 K, 100 K Kondansatör: 100μF, 1000μF Şekildeki tek kararlı

Detaylı

İSTANBUL TEKNİK ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRELERİ LABORATUVARI DENEY RAPORU : İKİLİ SAYILAR VE ARİTMETİK İŞLEMLER

İSTANBUL TEKNİK ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRELERİ LABORATUVARI DENEY RAPORU : İKİLİ SAYILAR VE ARİTMETİK İŞLEMLER İSTANBUL TEKNİK ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRELERİ LABORATUVARI DENEY RAPORU DENEYİN ADI : İKİLİ SAYILAR VE ARİTMETİK İŞLEMLER RAPORU HAZIRLAYAN : BEYCAN KAHRAMAN Toplam yedi (

Detaylı

Devreler ve Sistemler Anabilim Dalı

Devreler ve Sistemler Anabilim Dalı T.C. SELÇUK ÜNĠVERSĠTESĠ MÜHENDĠSLĠK-MĠMARLIK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ LOJĠK DEVRE TASARIM LABORATUARI DENEY FÖYÜ Devreler ve Sistemler Anabilim Dalı KONYA-2014 DENEYLER & KULLANILACAK

Detaylı

Ders Adı Kodu Yarıyılı T+U Saati Ulusal Kredisi AKTS. Mantık Devreleri EEE307 5 3+0 3 3

Ders Adı Kodu Yarıyılı T+U Saati Ulusal Kredisi AKTS. Mantık Devreleri EEE307 5 3+0 3 3 DERS BİLGİLERİ Ders Adı Kodu Yarıyılı T+U Saati Ulusal Kredisi AKTS Mantık Devreleri EEE307 5 3+0 3 3 Ön Koşul Dersleri Dersin Dili Dersin Seviyesi Dersin Türü İngilizce Lisans Zorunlu / Yüz Yüze Dersin

Detaylı

LABORATUVAR DENEYLERİ

LABORATUVAR DENEYLERİ LORTUVR DENEYLERİ. Mantıksal Tasarım ve Uygulamaları dersinde aşağıdaki takvime göre laboratuvar yapılacaktır. Deney No Öğretim Üyesi I. Öğretim II. Öğretim Deney,,, 4, 5 Prof.Dr. Nevcihan DURU ralık 5

Detaylı

SAYISAL MANTIK LAB. PROJELERİ

SAYISAL MANTIK LAB. PROJELERİ 1. 8 bitlik Okunur Yazılır Bellek (RAM) Her biri ayrı adreslenmiş 8 adet D tipi flip-flop kullanılabilir. RAM'lerde okuma ve yazma işlemleri CS (Chip Select), RD (Read), WR (Write) kontrol sinyalleri ile

Detaylı

ARDIŞIL DEVRELER SENKRON ARDIŞIL DEVRELER

ARDIŞIL DEVRELER SENKRON ARDIŞIL DEVRELER ARDIŞIL DEVRELER TANIM: ÇIKIŞLARIN BELİRLİ BİR ANDAKİ DEĞERİ, GİRİŞLERİN YANLIZA O ANKİ DEĞERİNE BAĞLI OLAN DEVRELER KOMBİNASYONEL DEVRELER OLARAK İSİMLENDİRİLİR. ÇIKIŞLARIN BELİRLİ BİR ANDAKİ DEĞERİ,

Detaylı

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi DERS NOTLARI Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi DERS-6 28.03.2016 Lojik Kapılar (Gates) Lojik devrelerin en temel elemanı, lojik kapılardır. Kapılar, lojik değişkenlerin değerlerini

Detaylı

DİCLE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ EEM309 SAYISAL ELEKTRONİK LABORATUARI

DİCLE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ EEM309 SAYISAL ELEKTRONİK LABORATUARI DİCLE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ EEM39 SAYISAL ELEKTRONİK LABORATUARI Deney No Deneyin Adı Deney Grubu Deneyi Yapanın Numarası Adı Soyadı İmzası Deneyin

Detaylı

İKİLİ SAYILAR VE ARİTMETİK İŞLEMLER

İKİLİ SAYILAR VE ARİTMETİK İŞLEMLER İKİLİ SAYILAR VE ARİTMETİK İŞLEMLER DENEY 3 GİRİŞ Bu deneyde kurulacak devreler ile işaretsiz ve işaretli ikili sayılar üzerinde aritmetik işlemler yapılacak; işaret, elde, borç, taşma kavramları incelenecektir.

Detaylı

DENEY FÖYÜ8: Lojik Kapıların Elektriksel Gerçeklenmesi

DENEY FÖYÜ8: Lojik Kapıların Elektriksel Gerçeklenmesi DENEY FÖYÜ8: Lojik Kapıların Elektriksel Gerçeklenmesi Deneyin Amacı: Temel kapı devrelerinin incelenmesi, deneysel olarak kapıların gerçeklenmesi ve doğruluk tablolarının elde edilmesidir. Deney Malzemeleri:

Detaylı

DENEY 1. 7408 in lojik iç şeması: Sekil 2

DENEY 1. 7408 in lojik iç şeması: Sekil 2 DENEY 1 AMAÇ: VE Kapılarının (AND Gates) çalısma prensibinin kavranması. Çıkıs olarak led kullanılacaktır. Kullanılacak devre elemanları: Anahtarlar (switches), 100 ohm ve 1k lık dirençler, 7408 entegre

Detaylı

DENEY 3-1 Kodlayıcı Devreler

DENEY 3-1 Kodlayıcı Devreler DENEY 3-1 Kodlayıcı Devreler DENEYİN AMACI 1. Kodlayıcı devrelerin çalışma prensibini anlamak. GENEL BİLGİLER Kodlayıcı, bir ya da daha fazla girişi alıp, belirli bir çıkış kodu üreten kombinasyonel bir

Detaylı

DENEY 2-1 VEYA DEĞİL Kapı Devresi

DENEY 2-1 VEYA DEĞİL Kapı Devresi DENEY 2-1 VEYA DEĞİL Kapı Devresi DENEYİN AMACI 1. VEYA DEĞİL kapıları ile diğer lojik kapıların nasıl gerçekleştirildiğini anlamak. GENEL BİLGİLER VEYA DEĞİL kapısının sembolü, Şekil 2-1 de gösterilmiştir.

Detaylı

DENEY 4-1 Kodlayıcı Devreler

DENEY 4-1 Kodlayıcı Devreler DENEY 4-1 Kodlayıcı Devreler DENEYİN AMACI 1. Kodlayıcı devrelerin çalışma prensibini anlamak. GENEL BİLGİLER Kodlayıcı, bir ya da daha fazla girişi alıp, belirli bir çıkış kodu üreten kombinasyonel bir

Detaylı

EEM309 SAYISAL ELEKTRONİK LABORATUARI. AND (VE) Kapısı VE kapısı, mantıksal çarpma işlemi yapmaktadır.

EEM309 SAYISAL ELEKTRONİK LABORATUARI. AND (VE) Kapısı VE kapısı, mantıksal çarpma işlemi yapmaktadır. Deney No : 1 Deneyin dı : ojik Kapılar GİRİŞ: EEM309 SIS EEKTRONİK ORTURI ND (VE) Kapısı VE kapısı, mantıksal çarpma işlemi yapmaktadır. amba Şekil 1: VE kapısının sembolü, elektriksel ve transistör eşdeğeri

Detaylı

Minterm'e Karşı Maxterm Çözümü

Minterm'e Karşı Maxterm Çözümü Minterm'e Karşı Maxterm Çözümü Şimdiye kadar mantık sadeleştirme problemlerine Çarpımlar-ın-Toplamı (SOP) çözümlerini bulduk. Her bir SOP çözümü için aynı zamanda Toplamlar-ın-Çarpımı (POS) çözümü de vardır,

Detaylı

Şekil 1. 74LS47 entegresi bağlantı şeması

Şekil 1. 74LS47 entegresi bağlantı şeması DENEY 5: ENTEGRELERLE VERİ DAĞITICI ve KOD ÇÖZÜCÜ DEVRELER Deneyin Amaçları 74LS47 7 parçalı display entegresinin yapısını ve kod çözme işlemini öğrenmek ve deneysel olarak doğrulamak. 74LS151 veri seçici

Detaylı

Y.Doç.Dr.Tuncay UZUN 6. Ardışıl Lojik Devreler 2. Kombinezonsal devre. Bellek. Bellek nedir? Bir bellek şu üç önemli özelliği sağlamalıdır:

Y.Doç.Dr.Tuncay UZUN 6. Ardışıl Lojik Devreler 2. Kombinezonsal devre. Bellek. Bellek nedir? Bir bellek şu üç önemli özelliği sağlamalıdır: 6.ARDIŞIL LOJĐK DEVRELER 6.1.Ardışıl Lojik Devre Temelleri SR Tutucu Flip-Flop(FF) Saat, Kenar tetikleme D FF, JK FF, T FF 6.2.Ardışıl Devrelerin Analizi Moore modeli: Çıkışlar= f(şimdiki durum) Mealy

Detaylı

BÖLÜM 10 KAYDEDİCİLER (REGİSTERS) SAYISAL TASARIM. Bu bölümde aşağıdaki konular anlatılacaktır

BÖLÜM 10 KAYDEDİCİLER (REGİSTERS) SAYISAL TASARIM. Bu bölümde aşağıdaki konular anlatılacaktır erin BÖLÜM 10 KYEİCİLER (REGİSTERS) Bu bölümde aşağıdaki konular anlatılacaktır Kaydedicilerin(Registers) bilgi giriş çıkışına göre ve kaydırma yönüne göre sınıflandırılması. Sağa kaydırmalı kaydedici(right

Detaylı

ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL ELEKTRONİK LABORATUVAR DENEY RAPORU

ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL ELEKTRONİK LABORATUVAR DENEY RAPORU ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL ELEKTRONİK LABORATUVAR DENEY RAPORU DENEY 3: KODLAYICILAR Yrd.Doç. Dr. Ünal KURT Arş. Gör. Ayşe AYDIN YURDUSEV Arş.Gör. Merve ŞEN KURT Öğrenci: Adı Soyadı Grup

Detaylı

Deney 1: Lojik Kapıların Lojik Gerilim Seviyeleri

Deney 1: Lojik Kapıların Lojik Gerilim Seviyeleri eney : Lojik Kapıların Lojik Gerilim Seviyeleri eneyin macı: Lojik kapıların giriş ve çıkış lojik gerilim seviyelerinin ölçülmesi Genel ilgiler: ir giriş ve bir çıkışlı en basit lojik kapı olan EĞİL (NOT)

Detaylı

T.C. MĠLLÎ EĞĠTĠM BAKANLIĞI UÇAK BAKIM SAYI SĠSTEMLERĠ VE DATA ÇEVĠRĠCĠLER 523EO0004

T.C. MĠLLÎ EĞĠTĠM BAKANLIĞI UÇAK BAKIM SAYI SĠSTEMLERĠ VE DATA ÇEVĠRĠCĠLER 523EO0004 T.C. MĠLLÎ EĞĠTĠM BAKANLIĞI UÇAK BAKIM SAYI SĠSTEMLERĠ VE DATA ÇEVĠRĠCĠLER 523EO0004 Ankara, 2011 Bu modül, mesleki ve teknik eğitim okul/kurumlarında uygulanan Çerçeve Öğretim Programlarında yer alan

Detaylı

SELÇUK ÜNĠVERSĠTESĠ MÜHENDĠSLĠK-MĠMARLIK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ LOJĠK DEVRE TASARIM DERS NOTLARI

SELÇUK ÜNĠVERSĠTESĠ MÜHENDĠSLĠK-MĠMARLIK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ LOJĠK DEVRE TASARIM DERS NOTLARI SELÇUK ÜNĠVERSĠTESĠ MÜHENDĠSLĠK-MĠMARLIK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ LOJĠK DEVRE TASARIM DERS NOTLARI Konya- 2012 i KONULAR 1. Ardışıl lojik devreler, senkron ardışıl lojik devreler

Detaylı

DERS BİLGİ FORMU MATEMATİK 2 ( ) ELEKTRONİK VE OTOMASYON ELEKTRONİK HABERLEŞME. Okul Eğitimi Süresi

DERS BİLGİ FORMU MATEMATİK 2 ( ) ELEKTRONİK VE OTOMASYON ELEKTRONİK HABERLEŞME. Okul Eğitimi Süresi SÜRE VE ) MATEMATİK 2 (0860210080-0860300063) Zorunlu Meslek i Seçmeli lık (Proje, Ödev, Araştırma, İş Yeri ) 4 56 19 75 Kredisi 3+1 3 Bu derste; Mesleğinde Matematik İle İlgili bilgi ve becerilerinin

Detaylı

NAPOLEON PROBLEMİNE FARKLI BİR BAKIŞ

NAPOLEON PROBLEMİNE FARKLI BİR BAKIŞ ÖZEL EGE LİSESİ NAPOLEON PROBLEMİNE FARKLI BİR BAKIŞ HAZIRLAYAN ÖĞRENCİLER: Fatma Gizem DEMİRCİ Hasan Atakan İŞBİLİR DANIŞMAN ÖĞRETMEN: Gülşah ARACIOĞLU İZMİR 2013 İÇİNDEKİLER 1. PROJENİN AMACI... 3 2.

Detaylı

MANTIK DEVRELERİ HALL, 2002) (SAYISAL TASARIM, ÇEVİRİ, LITERATUR YAYINCILIK) DIGITAL DESIGN PRICIPLES & PRACTICES (3. EDITION, PRENTICE HALL, 2001)

MANTIK DEVRELERİ HALL, 2002) (SAYISAL TASARIM, ÇEVİRİ, LITERATUR YAYINCILIK) DIGITAL DESIGN PRICIPLES & PRACTICES (3. EDITION, PRENTICE HALL, 2001) MANTIK DEVRELERİ DERSİN AMACI: SAYISAL LOJİK DEVRELERE İLİŞKİN KAPSAMLI BİLGİ SUNMAK. DERSİ ALAN ÖĞRENCİLER KOMBİNASYONEL DEVRE, ARDIŞIL DEVRE VE ALGORİTMİK DURUM MAKİNALARI TASARLAYACAK VE ÇÖZÜMLEMESİNİ

Detaylı

İSTANBUL TEKNİK ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRELERİ LABORATUVARI DENEY RAPORU

İSTANBUL TEKNİK ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRELERİ LABORATUVARI DENEY RAPORU İSTANBUL TEKNİK ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRELERİ LABORATUVARI DENEY RAPORU DENEYİN ADI : BELLEKLE TASARIM Seri Aritmetik Lojik Birim II (9.2) RAPORU HAZIRLAYAN : BEYCAN KAHRAMAN

Detaylı

1. DENEY-1: DİYOT UYGULAMALARI

1. DENEY-1: DİYOT UYGULAMALARI . DENEY-: DİYOT UYGULAMALARI Deneyin Amacı: Diyotun devrede kullanımı.. DC ileri/geri Öngerilim Diyot Devreleri: Şekil. deki devreyi kurunuz. Devreye E = +5V DC gerilim uygulayınız. Devrenin çıkış gerilimini

Detaylı

Katlı Giriş Geçitleri

Katlı Giriş Geçitleri Katlı Giriş Geçitleri Eviriciler ve tamponlar tek-girişli geçit devresi için olasılıkları çıkartır. Tamponlamak yada evirmekten başka tek mantık sinyali ile daha fazla ne yapılabilir? Daha fazla mantık

Detaylı

BÖLÜM - 5 KARNOUGH HARITALARI

BÖLÜM - 5 KARNOUGH HARITALARI ÖLÜM - 5 KRNOUGH HRITLRI KRNOUGH HRITLRI oolean fonksiyonlarını teoremler,kurallar ve özdeşlikler yardımı ile indirgeyebileceğimizi bir önceki bölümde gördük. ncak yapılan bu sadeleştirme işleminde birbirini

Detaylı

DENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi

DENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi DENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi DENEYİN AMACI 1. Aritmetik birimdeki yarım ve tam toplayıcıların karakteristiklerini anlamak. GENEL BİLGİLER Toplama devreleri, Yarım Toplayıcı (YT) ve

Detaylı

1. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak. 2. Temel lojik kapıların karakteristiklerini ölçmek.

1. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak. 2. Temel lojik kapıların karakteristiklerini ölçmek. DENEY 1 Temel Lojik Kapıların Karakteristikleri DENEYİN AMACI 1. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak. 2. Temel lojik kapıların karakteristiklerini ölçmek. GENEL BİLGİLER Temel

Detaylı

MİNTERİM VE MAXİTERİM

MİNTERİM VE MAXİTERİM MİNTERİM VE MAXİTERİM İkili bir değişken Boolean ifadesi olarak değişkenin kendisi (A) veya değişkenin değili ( A ) şeklinde gösterilebilir. VE kapısına uygulanan A ve B değişkenlerinin iki şekilde Boolean

Detaylı

SERĠMYA 2011 - IX. ULUSAL ĠLKÖĞRETĠM MATEMATĠK OLĠMPĠYATI. 9. Ulusal. serimya. İLKÖĞRETİM 7. Ve 8. SINIFLAR ARASI MATEMATİK YARIŞMASI.

SERĠMYA 2011 - IX. ULUSAL ĠLKÖĞRETĠM MATEMATĠK OLĠMPĠYATI. 9. Ulusal. serimya. İLKÖĞRETİM 7. Ve 8. SINIFLAR ARASI MATEMATİK YARIŞMASI. Sayfa1 9. Ulusal serimya İLKÖĞRETİM 7. Ve 8. SINIFLAR ARASI MATEMATİK YARIŞMASI 2011 Sayfa2 1. Bir ABCD konveks dörtgeninde AD 10 cm ise AB CB? m( Dˆ ) 90, ( ˆ) 150 0 0 m C ve m Aˆ m Bˆ ( ) ( ) olarak

Detaylı

DENEY 1 BOOLEAN CEBİRİ TEMEL İŞLEMLERİ

DENEY 1 BOOLEAN CEBİRİ TEMEL İŞLEMLERİ Sayısal Elektronik aboratuvarı DENEY 1 BOOEAN CEBİRİ TEME İŞEMERİ Boolean cebiri, George Boole (1815-1864) tarafından mantık problemlerini çözmek amacıyla geliştirilmiştir. 1983 yılında Claude Shannon

Detaylı

Yarı İletkenler ve Temel Mantıksal (Lojik) Yapılar. Bilgisayar Mühendisliğine Giriş 1

Yarı İletkenler ve Temel Mantıksal (Lojik) Yapılar. Bilgisayar Mühendisliğine Giriş 1 Yarı İletkenler ve Temel Mantıksal (Lojik) Yapılar Bilgisayar Mühendisliğine Giriş 1 Yarı İletkenler Bilgisayar Mühendisliğine Giriş 2 Elektrik iletkenliği bakımından, iletken ile yalıtkan arasında kalan

Detaylı

İÇİNDEKİLER. 1-1 Lojik ve Anahtara Giriş Lojik Kapı Devreleri... 9

İÇİNDEKİLER. 1-1 Lojik ve Anahtara Giriş Lojik Kapı Devreleri... 9 İÇİNDEKİLER BÖLÜM 1 TEMEL LOJİK KAPI DENEYLERİ 1-1 Lojik ve Anahtara Giriş 1 1-2 Lojik Kapı Devreleri... 9 a. Diyot Lojiği (DL) devresi b. Direnç-Transistor Lojiği (RTL) devresi c. Diyot-Transistor Lojiği

Detaylı

Temel Mantık Kapıları

Temel Mantık Kapıları Temel Mantık Kapıları Tüm okurlara mutlu ve sağlıklı bir yeni yıl diliyorum. Bu ay, bu güne kadar oynadığımız lojik değerleri, mantık kapıları ile kontrol etmeyi öğreneceğiz. Konuya girmeden önce, henüz

Detaylı

MEB YÖK MESLEK YÜKSEKOKULLARI PROGRAM GELİŞTİRME PROJESİ. 1. Tipik bir mikrobilgisayar sistemin yapısı ve çalışması hakkında bilgi sahibi olabilme

MEB YÖK MESLEK YÜKSEKOKULLARI PROGRAM GELİŞTİRME PROJESİ. 1. Tipik bir mikrobilgisayar sistemin yapısı ve çalışması hakkında bilgi sahibi olabilme PROGRAMIN ADI DERSIN KODU VE ADI DERSIN ISLENECEGI DÖNEM HAFTALIK DERS SAATİ DERSİN SÜRESİ ENDÜSTRİYEL ELEKTRONİK MİK.İŞLEMCİLER/MİK.DENETLEYİCİLER-1 2. Yıl, III. Yarıyıl (Güz) 4 (Teori: 3, Uygulama: 1,

Detaylı

ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ SAYISAL TASARIM LABORATUVARI DENEY 6 ANALOG/DİGİTAL DÖNÜŞTÜRÜCÜ. Grup Numara Ad Soyad RAPORU HAZIRLAYAN:

ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ SAYISAL TASARIM LABORATUVARI DENEY 6 ANALOG/DİGİTAL DÖNÜŞTÜRÜCÜ. Grup Numara Ad Soyad RAPORU HAZIRLAYAN: ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ SAYISAL TASARIM LABORATUVARI DENEY 6 ANALOG/DİGİTAL DÖNÜŞTÜRÜCÜ DENEYİ YAPANLAR Grup Numara Ad Soyad RAPORU HAZIRLAYAN: Deneyin Yapılış Tarihi Raporun Geleceği Tarih Raporun

Detaylı

Şekil Listesi Şekil 1.1 Şekil 1.2 Şekil 1.3 Şekil 2.1 Şekil 2.2 Şekil 4.1 Şekil 4.2 Şekil 4.3 Şekil 5-1 Şekil 5-2 Şekil 5-3 Şekil 6.1 Şekil 6.

Şekil Listesi Şekil 1.1 Şekil 1.2 Şekil 1.3 Şekil 2.1 Şekil 2.2 Şekil 4.1 Şekil 4.2 Şekil 4.3 Şekil 5-1 Şekil 5-2 Şekil 5-3 Şekil 6.1 Şekil 6. İçindekiler Deneylerle Ġlgili Genel Bilgiler ve Uyarılar... 1 Deneyler Ġçin Malzeme Listesi... 1 Deneylerde Dikkat Edilmesi Gereken Konular... 3 Analog ve Dijital Elektronik Eğitim Sisteminin Tanıtımı...

Detaylı

LABORATUVAR DENEYLERİ

LABORATUVAR DENEYLERİ LORTUVR DENEYLERİ. Mantıksal Tasarım ve Uygulamaları dersinde aşağıdaki takvime göre laboratuvar yapılacaktır. Deney No Öğretim Üyesi I. Öğretim II. Öğretim Deney,, Prof.Dr. Nevcihan DURU 5 Ekim 6 6:-6:5

Detaylı

Deney 6: Ardışıl Devre Analizi

Deney 6: Ardışıl Devre Analizi Deney 6: Ardışıl Devre Analizi Genel Bilgiler: Lojik devre derslerinde de görüldüğü gibi bir ardışıl devrenin analizi matematiksel model, durum tablosu veya durum diyagramı yardımıyla üç farklı biçimde

Detaylı