3. 2 +V DD I O2 + C C V O - T 1 T 6 T 3 -V SS T 5 T 8 I 7 I O. (c)

Transkript

1 . Kazancın sonlu olması,. Lineerlik bölgesinin sonlu olması, 3. dengesizlik gerilimi, 4. frekans eğrisi, 5. gürültü alt başlıkları altında sıralanabilir. 3. V DD V CC I O I O I O I O V i - T T C C V O V i - T T C C V O T 3 T 4 T 6 T 3 T 4 T 6 -V SS -V EE (a) (b) T 5 V DD T 8 T 7 I O I 7 V O T T I 6 I B T 6 T 3 T -V SS (c) Şekil-3.. a) İki kazanç katlı CMOS işlemsel kuvvetlendirici, b) yapının bipolar tekniğindeki karşılığı, c) gerçekleştirme devresi Devrenin açık çevrim kazancı, kazanç katları için verilen yöntemle kolayca hesaplanabilir. MOS tranzistorun giriş direncinin çok yüksek olması nedeniyle ilk kat ikinci kat tarafından yüklenmez. Gerilim kazancı iki katın kazançları ayrı ayrı hesaplanarak bulunabilir. İlk katın gerilim kazancı hesaplanırsa

2 3. 4 MOS işlemsel kuvvetlendiricilerde kat başına sağlanan gerilim kazancı düşüktür, dolayısıyla ikinci kat da dengesizlik üzerine etkilidir. İlk katın girişleri Şekil-3.'de gösterilen biçimde referans noktasına bağlansın, yani topraklansın. T - T 5 tranzistorları ile kurulmuş olan giriş fark kuvvetlendiricisi asimetrik çıkışlı, yapının T 6 -T 7 tranzistorlarıyla kurulmuş bulunan çıkış katı da yine asimetrik çıkışlıdır ve T 7 tranzistoru aktif yük görevini üstlenmektedir. İdeal durumda her iki giriş ucunun da toprak potansiyelinde bulunması nedeniyle, V O çıkış gerilimin ve buna bağlı olarak I G akımının sıfır, dolayısıyla da T 6 ve T 7 tranzistorlarının savak akımlarının I 6 = I 7 olması gerekir. Yapıda, aynı geçit-kaynak gerilimi altında aynı savak akımı aktığından, T 4 tranzistorunun savağındaki gerilim T 3 tranzistorunun savak gerilimine eşit olur. Dolaysıyla her iki tranzistorun V DS gerilimleri aynıdır. Bu gerilim ise T 6 tranzistorunun V GS geçit-kaynak gerilimine eşittir. Oysa, T 6 tranzistorunun çıkış gerilimini sıfır yapmak üzere gereksinme gösterdiği geçit gerilimi bundan farklı olabilir. Bu nedenle,t 3, T 4 ve T 6 nın akım yoğunlukları, bu üç elemanda aynı olacak biçimde W/L oranlarının seçilmesi zorunlu olur. Devrede denge durumunda olduğundan tüm akım ve gerilimler simetriktir. ise (W / L ) = (W/ L) ve (W / L ) = (W/ L) 3 4 olur. Bu şart yerine gelmiyorsa I = I,I V = V DS 3 DS 4 V = V GS 3 GS 6 = 0 ve V = 0 ( 6 7 G DS 6 SS) I G 0 olur ve bir dengesizlik oluşur. Bu dengesizlik sistematik dengesizlik olarak isimlendirilir.v GS6 'nın çıkışı sıfıra getiren değerini V GS6M ile gösterelim. Böylece giriş dengesizlik gerilimi V =V SS

3 V OS = V - V K 3. 5 GS 6 GS 6M GS 3 GS 6M d = V - V K biçiminde ifade edilebilir. Bu bağıntıda K d giriş katının fark işaret kazancını göstermektedir. Elemanların doymada oldukları varsayılır ve kanal boyu modülasyonu da ihmal edilirse d V GS3 =V DS3 =V GS4 =V DS4 =V TN I O. kn'.(w/l ) 3 yazılabilir. Benzer şekilde T 6 için V GS6 =V TN.I 6 kn'.(w/l) 6 elde edilir. I 6 = I 7 ve V GS6 = V GS3 olması gerektiğinden V GS3 =V TN.I7 kn'.(w/l) 6 olur. Böylece (W / L ) (W / L ) 3 6 = ( I O /) I şartı elde edilir. T 5 ve T 7 tranzistorlarının geçit-kaynak gerilimleri birbirine eşittir. Kanal boyu modülasyonunun da ihmal edilebileceği gözönünde tutulursa 7 (W / L ) (W / L ) 5 7 = I I O 7 bulunur. Bütün bunların biraraya getirilmesiyle (W / L ) = (W / L ) = (W / L ) (W / L ).(W / L ) 3 4 (W / L ) şartı elde edilir = I O.I 7 (3.3)

4 3. 6 Rastgele dengesizlik Rastgele dengesizlik. tranzistorların eşik gerilimleri ve W/L oranları arasında imalat toleransları nedeniyle ortaya çıkan farklılıktan ileri gelir. T - T giriş tranzistorlarının ve T 3 -T 4 yük tranzistorlarının geometrisindeki (W/L oranlarındaki) toleranslar nedeniyle aynı kutuplama şartları altında bu tranzistorların savak akımları, yahut prosesteki farklılıklar nedeniyle aynı savak akımı için gereken kutuplama gerilimleri, dolayısıyla eşik gerilimleri farklı olabilir. İlk önce T 3 -T 4 yük tranzistorlarının akımlarının aynı kutuplama şartları altında farklı oldukları varsayılsın. Bu durumda, tranzistorların akımları I = ( - ε ).I I =.( ).I ε 3 O 4 O olur. Bu dengesizliği düzeltmek için devrenin girişine uygulanması gereken fark giriş gerilimi ε.i O V OS = (3.4) gmi değerindedir. Giriş dengesizlik geriliminin V OS bileşenini azaltmak üzere giriş tranzistorlarının eğimlerinin artttırılması yahut I O kutuplama akımının azaltılması gerekir. İkinci adımda giriş elemanlarının boyutları ve eşik gerilimleri dengesiz, yük elemanları ise dengeli olsun. Buna göre (W / L ) = (- ε ).(W/ L) V T = V T - V T yazılabilir. Eşik gerilimlerinin dengesizliğini gidermek üzere V T farkı kadar bir dengesizlik geriliminin girişe uygulanması gerekli olur. Böylece giriş dengesizlik geriliminin bu ikinci bileşeni V OS = V Ti (3.5) biçiminde ifade edilebilir. Giriş tranzistorlarındaki geometrik dengesizlikten ileri gelen dengesizlik için

5 3. 7 I = - ε.i = - ε. k GS T.(V -V ) ε =.IO VOS3 (3.6) gmi yazılabilir. Bağıntıdan fark edilebileceği gibi, V OS3 bileşeni, V OS bileşeninde olduğu gibi, (W/L) oranı arttırılarak veya I O kutuplama akımı azaltılarak küçültülebilir. Her iki etken de (V GS -V T ) farkını azaltacak yönde etkisini gösterir. V T farkı ise I O kutuplama akımı ve (W/L) oranından bağımsızdır. Yük tranzistorlarının eşik gerilimleri arasında oluşacak bir fark da giriş dengesizlik gerilimi üzerine etkili olur. Bu dengesizliği düzeltmek için girişe uygulanacak dengesizlik bileşeni V T3-4 g m3 V OS 4 = = V T3-4. (3.7) Kd gm şeklinde ifade edilebilir. Bütün bunların biraraya getirilip düzenlenmesiyle rastgele dengesizliğe ilişkin dengesizlik gerilimi için g V OS = V T- V T3-4. g m3 m (V -V ) (W / L ) (W / L 3-4 ). - W/L W/L (3.8) GS T bağıntısı elde edilir. Bu bağıntıda ilk terim giriş tranzistorları eşik gerilimleri arasındaki dengesizliği, ikinci terim yük elemanları eşik gerilimleri arasındaki dengesizliği vermektedir. W/L oranlarının uygun seçilip yük tranzistorlarının eğimleri giriş tranzistorlarının eğimlerinden küçük tutulursa, yük elemanlarının eşik gerilimlerinden ileri gelen dengesizlik terimi minimize edilebilir. Üçüncü terim ise giriş tranzistorları ve yük tranzistorlarına ilişkin W/L oranları arasındaki dengesizliğini vermektedir. Giriş tranzistorlarının düşük bir (V GS - V T ) farkı ile çalıştırılmasıyla, bu terimi minimize etmek mümkündür. Pratikte (V GS - V T ) farkı 50mV ile 00mV mertebesinde tutulur.

6 3. 8 0log K VO 0log / β 3... Frekans kompanzasyonu db -0dB/dek -40dB/dek 0log / β 0-90 o -80 o -70 o s p s p s p3-60db/dek ω ω φ Şekil-3.3. İşlemsel kuvvetlendiricinin açik çevrim kazanç-frekans ve faz-frekans karakteristiği. İşlemsel kuvvetlendiriciler, genellikle, negatif geribesleme uygulanarak çalıştırılırlar. Negatif geribesleme ile çalışmada en önemli sorun kararlılık sorunudur. İdeal işlemsel kuvvetlendiricide band genişliğinin sonsuz ve bu nedenle kuvvetlendiriciye osilasyon tehlikesi olmaksızın istenildiği kadar negatif geribesleme uygulanabilmesine karşılık, gerçek bir işlemsel kuvvetlendiricide durum değişiktir. Gereçek işlemsel kuvvetlendiricinin frekans band genişliği sonsuz değildir ve açık çevrimde çalışmada transfer fonksiyonunun yüksek frekanslar bölgesinde kutupları vardır. Gerçek işlemsel kuvvetlendiricinin genlik-frekans ve faz frekans eğrileri Şekil-3.3'de görülmektedir. Uygulanan bir negatif geribeslemenın frekans eğrisini ne şekilde etkileyeceği, yine Şekil-3.3 üzerinde gösterilmiştir. β kadar bir geribesleme uygulanması durumunda β.k >> ise geribeslemeli durumdaki kazanç /β olur. Devrenin kararlı kalabilmesi için uygulanan negatif geribeslemenin hiçbir şekilde pozitife dönmemesi, başka bir deyişle kazanç 0 db değerine ulaşana kadar hiç bir frekansta faz dönmesinin 80 o olmaması gereklidir. Kazanç 0 db değerini aldığında faz dönmesini 80 o değerine tamamlayan değere faz payı adı verilir. Faz dönmesinin 80 o olduğu frekansta kazancın 0dB ile olan farkına da kazanç payı

7 3. Genel amaçlı kullanılmada frekans kompanzasyonu için başvurulan en yaygın yol, frekans eğrisinin en düşük açık çevrim kutbuna kadar -0dB/dek'lık eğimle düşmesini sağlamaktır. Bunun için genellikle ikinci kazanç katının giriş ve çıkış uçları arasına bir kompanzasyon kapasitesi bağlanır. Böylece, negatif kazançlı bu ikinci kazanç katı bir integratöre dönüştürülmüş olur. Yapı Miller integratörü oluşturduğundan, bu kompanzasyon Miller kompanzasyonu olarak isimlendirilmektedir. C C V P V V O R C R C V N g m.v g m.v V = V P - V N Şekil-3.7. İki kazanç katlı işlemsel kuvvetlendiricinin küçük işaret eşdeğer devresi. Ele alınan iki katlı işlemsel kuvvetlendirici yapısının frekans analizi küçük işaret eşdeğer devresi yardımıyla yapılabilir. Küçük işaret eşdeğer devresi Şekil-3.7' de verilmiştir. Devrenin yüksek frekanslar bölgesinde iki kutbu ve sağ yarı düzlemde bir sıfırı vardır. Sıfır ve kutuplar s = m s 0 = g C C - ( g.r ).C.R m C - g mcc s= CCCCC CC C (3.0) (3.) (3.) şeklindedir. Bu sonuç bipolar tranzistorlu devreler için de geçerlidir. Ancak, eleman özellikleri açısından ele alındığında, iki yapı arasında belirgin farklar ortaya çıkar. Bipolar yapıda s P ve s O nun değerleri, eğimin yüksek olmasının bir sonucu olarak, yüksektir ve bunların getirdiği faz kayması işlemsel kuvvetlendiricinin birim kazanç band genişliği frekansında ihmal edilebilir. MOS tranzistorlu devrelerde ise böyle

8 3. 4 C C V P V V O R C R C V N g m.v g m.v V = V P - V N Şekil-3.8. Kompanzasyon yolu üzerine kaynak izleyici yerleştirilmesi. Diğer bir sorun kapasitif yüklenme sorunudur. Bu durumda baskın olmayan kutup ikinci katın eğiminin ilk katın eğimine oranına ve yük kapasitesinin kompanzasyon kapasitesine oranına bağlıdır. ÿlk ve ikinci kat eğimleri benzer ve yük kapasitesi ile kompanzasyon kapasitesi aynı mertebede ise, birim kazançta faz payı azalır. C C RZ V P V V O R C R C V N g m.v V= VP - VN gm.v Şekil-3.9a. Sıfırlama direnci.

9 CMOS işlemsel kuvvetlendiricilerde gürültü CMOS işlemsel kuvvetlendiricilerde gürültü, yapıda işaret yolu üzerindeki tranzistorların her biri için gürültü gerilimi kaynağı da dikkate alınarak incelenebilir. İki kazanç katlı işlemsel kuvvetlendirici yapısı için elde edilen gürültü eşdeğeri Şekil-3.5'de verilmiştir. Böyle bir yapıda, gürültü, eşdeğer bipolar yapıdakine göre 0 kat daha yüksektir. Yapıda yer alan üç kat, kat girişine indirgenmiş eşdeğer gürültü gerilimi yaknağı ve gürültüsüz kuvvetlendirici cinsinden ayrı ayrı modellenmiştir. T 5 akım kaynağı tranzistorundan ileri gelen gürültü ise, işlemsel kuvvetlendiricinin CMRR ortak işareti bastırma miktarı oranında bastırılır ve etkisiz kılınır. V DD v n3 v n4 v n v in T 3 T 4 V A T T v n v n6 T 6 v n8 v n9 T 8 v o T 5 v n7 T 7 T 9 V B -V SS v i v nd _ K A B d K S K O v ns v no v o Şekil-3.5.İki kazanç katlı işlemsel kuvvetlendiricide gürültü eşdeğeri.

10 3. 3 Giriş tranzistorlarına ilişkin v n ve v n gürültü kaynaklarından A noktasına yansıyan gürültü, v A v A g m K d = = = (3.6) vn vn g o g o4 gürültü kazancı ile ifade edilebilir. Benzer şekilde hareket edilerek, T 3 ve T 4 tranzistorlarına ilişkin v n3 ve v n4 gürültü kaynaklarından A noktasına kadar gürültü kazancı da tanımlanabilir. v n3 gürültü geriliminden yansıyan akım bileşeni i = g.v m3 n3 olur. Bu bileşen T 4 tranzistoru ile aynalanır. Böylece v = A g.v g g m3 n3 o o4 elde edilir. Benzer şekilde, T 4 tranzistoruna ilişkin v n4 gürültü gerilimi için A A m K v = v = v g 3 = v v g g n3 n4 o o4 (3.7) yazılabilir. Bütün bu gürültü kaynaklarının A noktasında oluşturacağı gürültü gücü dikkate alınır ve bu gürültüyü oluşturan gerilim fark kuvvetlendiricisinin girişine indirgenirse A olduğundan d v = K.(v v ) K.(v v ) n n v n3 n4 v nd = v v g g m ( vn3 n4 ) m4 n n v. (3.8) elde edilir. Bağıntıdan fark edilebileceği gibi, v nd 'yi minimize etmek için n ve v n 'nin etkilerinin düşük tutulması, ve g m4 << g m şartının sağlanması gerekli olmaktadır. Bu şartlardan ilkinin yerine gelebilmesi için T -T çiftini oluşturan tranzistorların W.L yüzeyi ile bunların g m eğiminin büyük tutulması gerekir. Bu ise kırmık üzerinde yer kaybı ve ek güç harcaması anlamına gelmektedir. g m4 <<

11 3. 4 g m şarının sağlanması için kutuplamanın elverdiği oranda yük tranzistorlarının L kanal boyu arttırılmalıdır. Bu ise, giriş ve yük tranzistorları için ayrılan yüzeyin belli olduğu varsayımı altında, T - T çiftine ayrılan alan büyük, T 3 -T 4 çiftine ayrılan alanın kiçik tutulacağı anlamına gelir. Bir NMOS tranzistordaki /f gürültüsü, bir p kanallı tranzistordakine göre 3 defa kadar daha yüksek olur. İki kazanç katı arasında seviye öteleme amacıyla yerleştirilmiş olan ve T 6 - T 7 tranzistorları ile kurulan kaynak izleyici için benzer yoldan hareket edilerek eşdeğer gürültü gerilimi hesaplanırsa elde edilir. Bu eşdeğer gerilim, aşağıdaki biçimde işlemsel kuvvetlendiricinin girişine de indirgenebilir: olduğundan v nd = v ns v = v ns v n = v nd v K d v g m n6 7.vn7 (3.9) gm6 g g m ( vn3 n4 ) m4 n n v. v n6 g g d m7 n7 K m6.v (3.30)) elde edilir. Bağıntıdan kolayca fark edilebileceği gibi, K d >> şartının sağlandığı alçak frekanslarda v ns kolayca ihmal edilebilir. Kazancın düştüğü yüksek frekanslarda ise durum böyle değildir. Bu gürültü etkisini düşük düzeyde tutabilmek üzere g m6 eğiminin büyük tutulması gerekeceği kolayca fark edilebilir. İkinci kazanç katından ileri gelen gürültü ise önemli değildir ve eşdeğer giriş gürültü gerilimine katkısı ihmal edilebilir.

12 3. 8 ' T 0 - T tranzistorları V K gerilimi ile I O akımını akıtacak biçimde kutuplanırlar. Böylece, I akımı I = I O ' olur. Girişe bir V ın gerilimi uygulansın. Bu durumda savak akımları I O = ' g m. V in / kadar değişir. I O akımı sabit kalır. Bu nedenle, I akımları da ± I kadar değişir. T 3 -T 6 tranzistorları kaskod bir akım aynası oluştururlar. Böylece, T 3 -T 5 deki değişim, T 4 -T 6 koluna yansıtılmış olur. Böylece, işlemsel kuvvetlendiricinin çıkış gerilimi değişimi ve kazancı da - I O v = g.r. v o m O in olur. Yapının çıkış direnci ise K v = -g m.ro (3.3)) R = O go g.r m6 o6 o o ( g g ) g m8.ro8 (3.3)) biçiminde ifade edilebilir. R O.C L zaman sabiti transfer fonsiyonunun baskın kutbunu belirler: s p C R o m6 o6 m8 o8 = = (3.33)) L O g g.r ( g C L o g g 8.r o ) Baskın olmayan kutuplar, A, B, C düğümlerindeki düşük empedans değerlerinin dağılmış kapasitelerle yüklenmeleriyle belirlenir. A düğümündeki etkin direnç /g m7, B düğümündeki etkin direnç /g m8, C düğümündeki etkin direnç ise /g m6 /g m4 değerindedir. Buna göre p p s, s p3, s p4 >> s olur. s p ve K VO açık çevrim kazancına bağlı olarak işlemsel kuvvetlendirici kararsız olabilir.

13 3. 38 düğümdeki yüksek direnç değeri ile sağlanır. Tamponlanmamış kuvvetlendiricinin frekans cevabı oldukça iyidir; çünkü yukarıda sözü edilen düğüm dışındaki tüm düğümler düşük empedanslıdır. C L yük kapasitesi ek bir kutup oluşturarak kuvvetlendiricinin kompanze edilmesini sağlar. Çıkış katı, düşük çıkış direnci elde etmek üzere kullanılmaktadır. Devrenin küçük işaret çıkış direnci RO = (3.39) gm gm şeklindedir. Çıkış katındaki elemanların boyutlarına ve kutuplama akımına bağlı olarak, çıkış direnci için kohm dan küçük değerler elde edilebilir. V DD T8 T9 T5 T4 T3 T6 T7 T8 V DD T5 T7 CL I K VI T T V O T9 T6 T T4 T3 T0 T T0 T -V SS Şekil-3.7. Düşük çıkış dirençli bir CMOS işlemsel kuvvetlendirici yapısı. T 7 ve T 0 tranzistorları, T 8 ve T 9 tranzistorlarını kutuplarlar ve bunlar T ve T tranzistorlarının eşlenik tranzistorlarıdır. İdealde T 8 ve T ile T 9 ve T tranzistorlarının geçit gerilimleri birbirlerini kompanze ederler; dolayısıyla sıfır giriş gerilimi için çıkış gerilimi sıfır olur.

14 3. 40 kaynaklarının ürettiği gürültü ihmal edilmiştir. Bunun nedeni, MOS tranzistorların geçitlerinin düşük empedanslı noktalara bağlı olmasıdır. T8 ve T9 tranzistorlarının kaynak uçlarından bakıldığında görülen direncin büyük olması nedeniyle, T8 ve T9 un geçitlerindeki gürültü kaynakları, T ve T nin geçitlerindeki gürültü kaynakları yanında ihmal edilebilir. Böylece toplam çıkış gürültü gerilimi spektral yoğunluğu [ 6 ( )] v = g R v R g v g v g v g v no m6 n m n m n m n m n (3.40) şeklinde ifade edilebilir. Eşdeğer giriş gürültü gerilimi spektral yoğunluğu ise (3.40) ifadesini işlemsel kuvvetlendiricinin fark işaret kazancına bölünmesiyle elde edilir: v v n gm3 vn3 = vn g R g v m m. (3.4) n 6 eq V DD I I v n v n T T v no T 6 T 3 T 4 v n6 v n3 v n4 -V SS Şekil-3.9. Düşük gürültülü işlemsel kuvvetlendirici yapısının gürültü modeli. Bu eşitlikten de fark edilebileceği gibi, ikinci kattan ileri gelen gürültü, ilk kattan ileri gelen gürültüye ifadeye katılabilir. Bu nedenle, bu gürültü ihmal edilebilmektedir. şekil-3.8 deki devrenin gürültüsünü minimize etmek için,