1. ANALOG CMOS TÜMDEVRE TEKNİĞİ

Transkript

1 . ANALOG CMOS TÜMDEVRE TEKNİĞİ.. Giriş, Analog tümdevrelerde CMOS teknolojisinin yeri Ortaya çıktığı ilk yıllarda daha çok sayısal sistemlerin gerçekleştirilmesinde yararlanılan CMOS teknolojisi, günümüzde, analog tümdevre yapı bloklarının oluşturulmasında gittikçe yaygınlaşarak kullanılmakta, literatürde sürekli olarak bu alanda yapılan yeni çalışmaları ve geliştirilen yeni devre bloklarını yansıtan yazılarla karşılaşılmaktadır. Bunun başlıca nedeni, gün geçtikçe analog ve sayısal sistemlerin içiçe girmesidir. Teknolojinin gelişmesiyle gittikçe küçülen eleman boyutları, CMOS teknolojisinin yüksek yoğunluklu karmaşık karma işaret işleme sitemlerinin tümleştirilmesinin yolu olarak önem kazanmasının başlıca nedeni olmuştur. İşaret işleme uygulamalarının frekans bölgesine dağılımı Şekil-. de görülmektedir. Yine bu uygulamaların hangi teknolojilerle gerçekleştirildikleri de Şekil-. de gösterilmiştir. İşaretlerin işlenmesinde sayısal sistemlerin üstünlüğünün tartışılmaz olmasına karşılık, gerçek dünya analogdur. Bu da analog sistemleri ve analog yapı bloklarını vazgeçilmez kılan en önemli etkendir. Analog yapı blokları ve sistemler, sayısal dünya ile gerçek dünya arasında bir köprü oluştururlar. Çoğunlukla, işaretin analogdan sayısala çevrilmesi yahut bunun tersinin gerçekleştirilmesi için gerekli olan presizyonlu kuvvetlendirme, süzme, örnekleme ve tutma, gerilim karşılaştırma, presizyonlu ikili kod ağırlıklı gerilim ve akım üretme vb. analog fonksiyonların gerçekleştirilmesine gereksinme duyulmaktadır. Alt sistemlerin eski teknolojide olduğu gibi, ayrı ayrı bipolar analog ve MOS sayısal bölümlere ayrılması ise, birçok durumda kılıflama maliyeti, baskılı devre üzerinde kaplanan yer gibi nedenlerle, istenen bir özellik olmamaktadır. Bunun yanı sıra, aynı işlevleri yerine getiren bloklar için MOS teknolojisi ile gerçekleştirilmede bipolar tranzistorlara göre çok daha az yonga alanı kullanılmaktadır. Günümüzde, teknolojinin gelişmesine paralel olarak MOS tranzistorların boyutları da küçülmüş, bu da belli bir yonga alanına çok daha fazla eleman, dolayısıyla çok daha fazla sayıda devre bloku sığdırılmasını sağlamıştır. 0.35µm, 0.5µm, 65nm gibi CMOS teknolojileri standart teknolojiler haline gelmişlerdir ve yaygın olarak kullanılmaktadır. Özellikle, sayısal sistemlerin tasarımında 65nm CMOS teknolojisi yüksek yoğunlukta

2 . tümleştirme sağlamaktadır. 65nm boyutundan daha küçük boyutlu teknolojilerin geliştirilmesi ve kullanılması yönündeki çalışmalar da hızla sürdürülmektedir. Şekil-.. İşaret işleme uygulamalarında kullanılan frekans bölgeleri Şekil-.. Günümüz teknolojileriyle işlenebilen frekans bölgeleri

3 .3 CMOS teknolojisiyle gerçekleştirilen bloklarının gittikçe yaygınlaştığı diğer bir alan da Radyo Frekansı (RF) uygulamalarıdır. Bu alanda gerçekleştirilen çalışmalar ve yeni uygulamalar artarak ve gittikçe yaygınlaşarak literatürde yer almaktadır. Bipolar teknolojisi ile karşılaştırıldığında, MOS teknolojisinin analog fonksiyonların gerçekleştirilmesi açısından yararlı yanları olduğu kadar yetmez kalan özellikleri bulunduğu söylenebilir. MOS teknolojisinin bipolar tranzistorlara göre önemli sayılabilecek sakıncaları şöyle özetlenebilir :. Aynı kolektör akımı için bipolar tranzistorların g m geçiş iletkenliği MOS tranzistorlara göre kıyaslanamayacak kadar yüksektir.. Geçiş iletkenliğinden ileri gelen bu sakıncayı gidermek üzere, kazanç katlarında büyük değerli dirençler kullanılabilir. Ancak, MOS teknolojisi ile büyük değerli dirençler elde etmek oldukça güçtür. Bu dirençleri elde etmek için kullanılan kırmık alanı da o kadar fazla olmaya başlar ki, bunların kullanılması pratik olmaktan çıkar. Bu yüzden, MOS tranzistorlarla çalışılırken büyük kazanç değerleri elde etmek üzere aktif elemanlardan yararlanma zorunluluğu bulunmaktadır. 3. MOS tranzistorların frekans cevabı bipolar tranzistorlarınkine göre daha kötüdür. 4. İmalat sırasında meydana gelen eşleştirme sorunu yüzünden, işlemsel kuvvetlendiricilerin giriş dengesizlik gerilimi daha fazladır. 5. /f gürültüsü daha yüksek olmaktadır. Bütün bu sakıncalara rağmen, günümüzde CMOS teknolojisi ile gerçekleştirilen analog devreler gittikçe yaygınlaşmaktadır. Bunun nedeni, daha önce de belirtildiği gibi, analog ve sayısal sistemlerin gün geçtikçe içiçe girmesidir. Sayısal sistemlerde CMOS teknolojisinin kullanılması, analog sistemlerde de aynı teknolojinin kullanılabilir olması, ekonomik açıdan büyük yararlar sağlamaktadır. Bunun yanısıra, yüksek giriş direnci, çekilen akımın düşük olması gibi nedenler de CMOS yapıların sağladıkları temel üstünlükler arasında sayılabilir.

4 .4.. MOS tranzistoru karakterize eden temel bağıntılar Analog tümdevrelerin analizinde kullanılacak temel bağıntılara kısaca değinmekte yarar vardır. MOS tranzistorun elektriksel özellikleri aşağıdaki bağıntılarla verilmektedir: Doymalı bölgede V GS -V T V DS için W = μ. C [ V V ] [ λ. V ] (.) L D OX GS T DS Doymasız bölgede V GS -V T V DS için W = μ. C [.( V V ). V V ][ λ. V ] (.) L D OX GS T DS DS DS Bu bağıntılarda yer alan λ büyüklüğü, kanal boyu modülasyonu parametresi olarak isimlendirilir. λ büyüklüğü, BJT deki Early olayını modelleyen Early gerilimine benzer biçimde tanımlanan bir büyüklüktür. Bu açıdan bakıldığında, MOS tranzistor için bir Early gerilimi tanımlanması halinde kanal boyu modülasyonu parametresinin λ=/v A biçiminde ifade edilebileceği açıktır. Bu parametrenin geometrik tanımı Şekil-.3 de görülmektedir. Şekil-.3. Bir NMOS tranzistorun çıkış özeğrileri üzerinde λ kanal boyu modülasyonu parametresinin geometrik tanımı.

5 .5 Gövde-Etkisi MOS tranzistorlarda etkili olan diğer bir özellik de gövde etkisidir. Bir NMOS da kaynak ile savak arasındaki n tipi kanal ile p tipi katkılı gövde bir pn jonksiyonu gibi düşünülebilir. Kaynak-gövde ve savak-gövde jonksiyonlarından hiçbirinin iletim yönünde kutuplanmaması için, gövde ucu en düşük potansiyele bağlanmalıdır. Dolayısıyla, kanal ve gövde arasındaki jonksiyon tıkama yönünde kutuplanmış olur. Tıkama yönünde kutuplanmış bir jonksiyonun iki yanında oluşan fakirleşmiş bölge artan tıkama yönü gerilimiyle genişler. Buna göre, sabit geçit gerilimi altında akan D akımı, gövde potansiyelinin değiştirilmesiyle kontrol edilebilir. Bu olay, JFET lerde savak akımının geçit gerilimiyle kontrol edilmesine benzemekle birlikte, MOS tranzistorlar için istenmeyen bir durumdur. Zira, gövde etkisi D akımını azaltacak yönde etki etmektedir. Akımdaki bu azalmayı dengelemek üzere, geçit gerilimini arttırmak gerekir. Bu açıdan bakıldığında, gövde etkisinin V T eşik gerilimini arttırdığı söylenebilir. Eşik gerilimindeki bu artma, V SB kaynak-gövde gerilimi ve C de değeri 0.5 ile arasında değişen, gövde katkılama oranına bağlı bir sabit olmak üzere ΔVT = C VSB (.3) bağıntısı ile verilmektedir. Gövde etkisinin MOS tranzistorun eşik gerilimine etkisi V T [ V φ φ ] = V γ (.4) T 0 BS F F bağıntısıyla verilir. Bu bağıntıda γ büyüklüğü gövde etkisi faktörü, V T0 büyüklüğü V BS = 0 ikenki eşik gerilimi, φ F de Fermi potansiyelidir. MOS küçük işaret modeli MOS tranzistorun küçük işaret modeli Şekil-.4 de görülmektedir. Analog uygulamalarda MOS tranzistorlar hemen hemen sadece doyma kullanıldıklarından, verilen model doyma bölgesi için geçerlidir. Modeldeki g m geçiş iletkenliği (.) bağıntısından türev alınarak bulunabilir. Böylece ( ) g = μ. C W L V V (.5) m OX GS T yahut g C W L m = μ. OX D (.6)

6 .6 Şekil-.4. MOS tranzistorun küçük işaret modeli g m = V GS D V T (.7) olur. Bu bağıntılardan yararlanılarak MOS ile bipolar tranzistorlar karşılaştırılabilir. Bipolar tranzistorlarda kolektör akımı belli olduktan sonra C gm = (.8) kt q bağıntısıyla mutlak olarak belirlenmiş olur. MOS tranzistorlarda ise eğim D doyma bölgesi savak akımı dışında tranzistorun geometrisine, yani (W/L) oranına da bağlı olmaktadır. g mb iletkenliği gövde etkisini gösteren bir büyüklüktür ve gövde etkisi V BS gerilimi ile arttığından, D / V BS şeklinde ifade edilir. Bu türev alındığında γ λb = (.9) [ VBS φ F ] olmak üzere gmb = λ b. gm (.0) bağıntısı elde edilir.

7 .7 Devre hesaplarında λ b katsayısından çok α b = (.) λb bağıntısıyla tanımlanan gövde etkisi faktörü kullanılmaktadır. Bağıntının çıkartılışına daha sonra değinilecektir. r ds (yahut r o ) çıkış direnci kanal boyu modülasyonundan ileri gelmekte ve V r DS ds = = (.) D V sabit λ. D GS = bağıntısıyla verilmektedir. r ds direncinin değeri megaohmlardan birkaç kiloohm mertebesine kadar değişebilir. C gs geçitten kaynağa ve kanalın kısılmamış kısmına ilişkin kapasitedir. Bu kapasitenin değeri birim yüzey kapasitesi C OX ile geçit oksidi ile kaynak ve kanal arasında kalan alanın çarpıma bağlıdır ve C gs = WLC OX (.3) 3 bağıntısıyla tanımlanır. Bu bileşenin yanısıra, C gs kapasitesinin geçitin kaynak bölgesine ilişkin bindirme kapasitesi nedeniyle sabit değerli bir parazitik bileşeni daha bulunmaktadır. Bu bileşenin de (.3) bağıntısıyla verilen bileşene eklenmesi gerekir. C gd büyüklüğü, geçit ile savak arasında kalan bölgeden ileri gelen kapasitedir. Diğer kapasiteler için de benzer düşünceler ileri sürülebilir. Doyma bölgesinde çalışmada bu kapasite geçitin savak bölgesine ilişkin bindirme kapasitesinden oluşur ve çok küçük değerlidir. Ancak, kuvvetlendirici devrelerinde Miller etkisi nedeniyle bu küçük değerli C gd kapasitesi en önemli kapasite olmaktadır. Eşdeğer devrede yer alan Csb ve Cdb kapasiteleri, savak ve kaynak bölgeleri ile taban arasındaki tıkama yönünde kutuplanmış jonksiyonlara ilişkin kapasitelerdir. Bu jonksiyon kapasiteleri Csbo C sb = (.4) / V SB φ0

8 .8 Cdbo C db = (.5) / V DB φ 0 şeklinde tanımlanmışlardır. Bu bağıntılarda C sbo ve C dbo büyüklükleri ilgili jonksiyonlara ilişkin sıfır kutuplama kapasiteleri, V SB kaynak taban gerilimi, V DB savak taban gerilimi, φ 0 büyüklüğü de jonksiyonlara ilişkin potansiyel seddidir. Geçit ve taban arasında yer alan C gb kapasitesi geçit malzemesi ile tabanın aktif eleman bölgesi dışında kalan kısmı arasında oluşan parazitik oksit kapasitesidir. KAYNAKLAR [] H. Kuntman, Analog tümdevre tasarımı, Birsen Yayınları, İstanbul, 998. [] P.R. Gray, P. J. Hurst, S. H. Lewis, R.G. Meyer, Analysis and design of analog integrated circuits, John Wiley, 00. [3] W. Sansen, Analog Design Essentials, Springer, 006. [4] P.E. Allen and D.R. Holberg, CMOS analog circuit design, Oxford University Press, New York, 00. [5] B. Rezavi, Design of Analog CMOS ntegrated Circuits, Mc Graw Hill, 00. [6] M. Steyaert, A. H.M. van Roermund, J. H. Huijsing, Analog Circuit Design RF Circuits: Wide band, Front-Ends, DAC's,Design Methodology and Verification for RF and Mixed-Signal Systems, Low Power and Low Voltage, Springer, 006 [7] F. Riedel, MOS Analogtechnik, Oldenburg Verlag, Wien, 988. [8] P. Antognetti, G. Massobrio, Semiconductor device modeling with SPCE, Mc Graw Hill, 988. [9] A.B. Grebene, Bipolar and MOS analog integrated circuit design, John Wiley, 984. [0] R. Gregorian, G.C. Temes, Analog MOS integrated circuits for signal processing, John Wiley, 986.

9 . TEMEL YAPTAŞLAR Bu bölümde temel NMOS ve CMOS yapıblokları olan akım kaynakları, gerilim referansları, temel kazanç katları genel özellikleri açısından ele alınacaktır... Diyot bağlı NMOS tranzistor D savak D V DS - V GS - S kaynak Şekil-.. Diyot bağlı NMOS tranzistor. Bipolar tranzistorlardaki diyot bağlamaya benzer bir yapı MOS tranzistorlarda da kullanılmaktadır.yapı Şekil-. de görülmektedir. Bu yapıda V GS = V DS yapılmıştır. Tranzistor iletimdeyken daima doymadadır.zira, daima V GS = V DS olmakta, bu nedenle V DS V DS - V T = V GS - V T şartı sağlanmaktadır. V GS = V T olana kadar tranzistor akım iletmez. V GS V T olunca iletim başlar. Yapının akım-gerilim karakteristiği Şekil-. de verilmiştir. Tranzistor doymada çalıştığından, akım-gerilim bağıntısı β β D = [ VGS VT] = [ VDS VT] (.) şeklindedir.yapının dinamik direnci

10 r o. = = g C W = m µ. L V V V V ( ) β ( GS T ) OX GS T (.) bağıntısıyla hesaplanabilir. Görülebileceği gibi, dinamik direnç (W/L) ile ters orantılıdır. Yapının geniş bir uygulama alanı bulunmaktadır. Bunlardan biri olan gerilim bölücü Şekil-.3 de gösterilmiştir. Yapıda, her bir tranzistor bir direnç gibi kullanılmaktadır. Bunun yanısıra, diyot bağlı tranzistor, kutuplama elemanı ve aktif yük olarak da uygulama alanı bulmaktadır. Şekil-.. Diyot bağlı NMOS tranzistorun akım-gerilim karakteristiği. V DD T 3 V T V T Şekil-.3. Diyotlu gerilim bölücü.

11 .3.. NMOS akım aynaları Basit akım aynası, Wilson akım aynası, kaskod akım aynası gibi bipolar tekniğinden bilinen yapılar MOS tekniğine de uygulanabilmektedir. Basit akım aynası ref O ref O T T V GS - T T V BE - (a) (b) Şekil-.4. NMOS basit akım aynası ve bipolar tekniğindeki karşılığı. Basit akım aynası devresi Şekil-.4 de verilmiştir. Devrenin karşı düştüğü bipolar tranzistorlu akım kaynağı yapısı da yine şekilde gösterilmiştir. Tranzistorların doymada çalıştıkları varsayımı ile akım-gerilim bağıntıları yazılırsa µ. COX W ref = [ VGS VT ] (.3) L O µ. C = W L OX [ V V ] GS T (.4) Tranzistorların aynı prosesle oluşturuldukları ve geometri dışında eş özellik gösterdikleri göz önüne alınacak olursa, iki koldaki akımların oranı

12 O ref ( W/ L) = ( W/ L).4 (.5) şeklindedir ve tam olarak yapılabilir. Bipolar tranzistorlu düzenlerde bu oran, tranzistorlar eş olsa bile, baz akımları nedeniyle O = < ref β F bağıntısıyla tanımlanır. Basit akım aynasının çıkış direnci RO = (.6) λ. O olur. Wilson akım kaynağı ref O ref O T T T 3 T T 3 T (a) Şekil-.5. Wilson akım kaynağı (b) NMOS tranzistorlarla gerçekleştirilen Wilson akım kaynağı devresi, eşdeğer bipolar yapı ile birlikte Şekil-.5 de görülmektedir. Bu yapıda da akım yansıtma oranı ( ) O W/ L = (.7) ( W/ L) ref 3

13 .5 şeklindedir. Tranzistorların tümüyle eş olmaları halinde O = ref (.8) olur. Eşdeğer bipolar yapıda ise akımların ilişkisi O = βf β F ref. β F βf şeklindedir; başka bir deyişle, yansıtma oranı birden küçüktür. Her iki yapıda da T 3 tranzistoru üzerinden sağlanan geribesleme, devrenin çıkış direncini yükseltmektedir. Küçük işaret eşdeğer devresi kullanılarak R O çıkış direnci hesaplanırsa RO = ro gm 3 ro 3 (.9) bağıntısı elde edilir. r O büyüklüğü T tranzistorunun, r O3 de T 3 tranzistorunun çıkış direnci, g m3 büyüklüğü ise T 3 ün eğimi olmaktadır. g m.r o çarpanı mertebesindedir. İyileştirilmiş Wilson akım kaynağı ref O T 4 T T 3 T Şekil-.6. İyileştirilmiş Wilson akım kaynağı. MOS Wilson akım kaynağı yapılarında MOS tranzistorların eşik gerilimlerinin büyük olması durumunda, T 3 tranzistorunun savak-kaynak gerilimi, T tranzistorunun savak-kaynak geriliminden V yahut daha fazla

14 .6 miktarda yüksek olur; bu da elemanların sonlu çıkış direnci (kanal boyu modülasyonu etkisi) nedeniyle savak akımı dengesizliğine yol açar. Bu nedenle, yapıdaki gerilimleri eşitlemek amacıyla ek bir tranzistor, T 4 tranzistoru kullanılır. İyileştirilmiş Wilson akım kaynağı Şekil-.6 da verilmiştir. Devreden kolayca izlenebileceği gibi, T ve T 3 tranzistorlarının V DS gerilimleri, T 4 tranzistoru yardımıyla eşitlenmektedir. Kaskod akım aynası Yüksek çıkış dirençli akım kaynaklarına sıkça gereksinme duyulur. Bunun temel nedenlerinden biri, aktif yüklü kuvvetlendiricilerde yüksek değerli gerilim kazancı elde edilmesi yönündeki istektir. Bu amaçla, bipolar tekniğindekine benzer şekilde kaskod akım kaynağı gerçekleştirilir. Yapı Şekil-.7 de verilmiştir. Bu yapıda T tranzistoru T tranzistorunu çıkış ucundaki gerilim değişimlerinden yalıtmaktadır. Şekil-.8 de verilen küçük işaret eşdeğer devresi kullanılarak çıkış direnci hesaplanırsa R = r ( g r ) (.0) O O m O ref O T 4 T T 3 T Şekil-.7. Kaskod akım aynası.

15 .7 g mb.v bs T T v x - i x g m.v gs v gs r o v x - i x r o Şekil-.8. Kaskod devrenin çıkış direncinin hesaplanması elde edilir. Diğer bir deyişle, tranzistorun çıkış direnci g m.r O çarpanı ile çarpılarak çıkışa yansımaktadır. Gerçekte, çıkış direncini hesaplarken gövde etkisini de dikkate almak gerekir; zira, T tranzistorunun kaynak ucu toprak potansiyelinde değildir. Bunun için Şekil-.8 deki eşdeğer devreden hareket edilirse RO = ro[ ( gm gmb) ro] ro (.) olur. Bu sonuçta ilginç olan, gövde etkisinin de çıkış direncini arttıracak yönde etki etmesidir. MOS tekniğinde istenilen değerdeki yüksek empedans, çok sayıda kaskod katın üst üste yerleştirilmesi ile elde edilebilir. Örnek bir yapı Şekil-.9 da görülmektedir. Bu yapılarda her bir kaskod çıkış direncini g m r o kadar yükseltmektedir. Bipolar tekniğinde ise, baz akımlarının etkisi nedeniyle, bu mümkün değildir. T 6 T 3 T 5 T T 4 T Şekil-.9. Üç katlı kaskod akım kaynağı.

16 .8 MOS akım kaynaklarında tranzistor dengesizliklerinin etkisi D D V GS - T T Şekil-.0. MOS akım aynalarında dengesizlik. İmalat toleransları nedeniyle, birbirinin eşi olan iki tranzistoru gerçekleştirmenin mümkün olamayacağı, tranzistorlar arasındaki farklılıklar nedeniyle akım kaynaklarının performansının olumsuz yönde etkileneceği açıktır. Şekil-.0 daki gibi bir çoğaltmalı akım kaynağının tranzistorlarının (W/L) oranları ve V T eşik gerilimleri arasında dengesizlik bulunduğu varsayılsın. Bu durumda, aynı kutuplama gerilimi yardımıyla kutuplanan tranzistorların savak akımları µ. C OX D = µ. C OX D = olur. D D D = = W L D D D = W L W L W L W L [ V V ] GS T [ V V ] GS T (.) (.3) (.4) W L W W = L L

17 .9 VT VT VT = VT = VT VT şeklinde ortalama ve fark büyüklükler tanımlansın. Bunların akım-gerilim bağıntılarında yerlerine konması halinde, yüksek dereceden terimler ihmal edilirse, dengesizlikler nedeniyle akımın nominal değerinde ortaya çıkacak bağıl hata W D L VT = (.5) W D VGS VT L olur. Bağıntıdan görülebileceği gibi, akım dengesizliğinin iki bileşeni bulunmaktadır. Bunlardan birincisi geometriye bağlıdır ve kutuplamadan bağımsızdır. İkinci bileşen ise eşik dengesizliğinden kaynaklanmaktadır ve kutuplamaya bağlıdır, diğer bir deyişle V GS -V T azaldıkça artmaktadır..3. Kuvvetlendirici Yapıları Bu bölümde, NMOS ve CMOS aktif yüklü kuvvetlendirici yapıları ele alınacaktır. İlk başta, sadece kanal oluşturmalı NMOS yapılar incelenecek, daha sonra kanal oluşturmalı ve kanal ayarlamalı tranzistorların birlikte kullanıldıkları yapılara yer verilecek, en sonda ise CMOS yapılara değinilecektir. Aktif yüklü savak çıkışlı kuvvetlendirici yapısı gmb.vbs gm.vgs ro g Vi - s, d gm.vgs s, g, b Şekil-.. Savak çıkışlı kuvvetlendirici ve bu yapının eşdeğer devresi. ro VO

18 .0 Aktif yüklü savak çıkışlı bir kuvvetlendirici devresi Şekil-. de gösterilmiştir. Yine, yapının eşdeğer devresi şekil üzerinde yer almaktadır. Devrenin gerilim kazancı eşdeğer devre yardımıyla hesaplanabilir. Devre gövde etkisi de dikkate alınarak incelensin. Eşdeğer devreden hareketle düğümü için akım denklemi yazılır ve düzenlenirse gm. vi = vo( gm gm / ro / ro) elde edilir./r o ve /r o terimlerinin g mb ve g m iletkenliklerinin yanında ihmal edilebilecekleri düşünülürse gm KV = (.6) gm gmb bağıntısı bulunur. Daha önce gövde etkisi için verilen tanımlar kullanılırsa gmb = λ b. gm olduğundan, gerilim kazancı bağıntısı gm KV = (.7) gm λb şeklini alır. α b = (.8) λb biçiminde yeni bir büyüklük tanımlanırsa, bağıntı gm KV = α b (.9) gm biçiminde yazılabilir. Bu bağıntılardaki α b büyüklüğü gövde etkisi katsayısı adını alır ve değeri daima den küçüktür; diğer bir deyişle α b büyüklüğü, kazancı azaltan bir faktör olarak kendini gösterir. Gövde etkisinin ihmal edilmesi, yani α b = olması durumunda, devrenin gerilim kazancı W L K = ( / ) V (.0) ( W/ L) olur. Bu bağıntıdan hareketle, MOS tranzistorlu kuvvetlendiricilerde kazancın neden düşük değerli olduğu izlenebilir. (W/L) oranlarını istenildiği kadar büyük tutmak pratikte olanak dışıdır. Bu oranın büyük tutulmaya çalışılması halinde

19 . parazitik kapasiteler sorun olmaya başlarlar. Bunun yanısıra, kazancı 0 defa arttırmak üzere, (W/L) oranlarının 00 defa değiştirilmesi gerekeceği de açıktır. Bütün bumların yanısıra, gövde etkisi nedeniyle de kazancın biraz daha düşük çıkacağı dikkate alınmak zorundadır. Aktif yüklü kaynak çıkışlı kuvvetlendirici VDD d V T g Vi gm.vgs gmb.vbs ro VO s, d VO VB T ro s, g, b Şekil-.. Aktif yüklü kaynak çıkışlı kuvvetlendirici ve bu yapının eşdeğer devresi. Bipolar tekniğindekine benzer biçimde, NMOS tranzistorlar kullanılarak emetör (kaynak) çıkışlı kuvvetlendiriciler gerçekleştirmek mümkündür. Bu şekilde gerçekleştirilmiş bir kuvvetlendirici yapısı ve buna ilişkin eşdeğer devre Şekil-. de görülmektedir. Eşdeğer devreden hareket edilirse, kuvvetlendiricinin gerilim kazancı için vo gm KV = = (.) v g i m α r r b o o bağıntısı elde edilir. Genelde, r o ve r o yeteri kadar büyük olduklarından, g mb /α b teriminin yanında ihmal edilebilirler. Böylece, devrenin gerilim kazancı vo KV = =α b (.) vi ve çıkış direnci de r = o g (.3) m olur.

20 . Diyot bağlı kanal oluşturmalı NMOS un yük olarak kullanılması Şekil-.3. Diyot bağlı kanal oluşturmalı NMOS yüklü savak çıkışlı kuvvetlendirici ve gerilim geçiş eğrisi. Savak çıkışlı kuvvetlendirici yapısının özel bir hali olan bu yapı, ilk başta, kanal ayarlamalı yük ve eşlenik elemanın bulunmadığı zamanlarda, MOS dijital devrelerde kullanılmıştır. Yapı Şekil-.3 de verilmiştir. Giriş geriliminin bir eşik geriliminden daha az olması durumunda T kesime gider ve devreden akım akmaz. Giriş geriliminin eşik gerilimini aşması halinde ise her iki tranzistor doymaya girer ve devre kuvvetlendirici olarak çalışır. Genel savak çıkışlı kuvvetlendirici yapısında olduğu gibi, bu yapıda da gerilim kazancı, gövde etkisinin ihmal edilmesi durumunda K V gm = = g m ( W/ L) ( W/ L) (.4) şeklindedir. Pratik eleman geometrileri için bu bağıntı, maksimum gerilim kazancını 0-0 değerleri arasında sınırlar. Bununla beraber, bu tür eviriciler geniş bandlı, düşük kazançlı ve lineerliği yüksek devre oluşturmak açısından yarar sağlarlar.

21 .3 Diyot yüklü NMOS kuvvetlendiricinin frekans cevabı g m.v o g mb.v o C sb C gs r o V R S C gd C gs V gm.v r o C db V O C L (a) R S V C gd V C gs gm.v G Leq C Leq V O (b) Şekil-.4. Diyot yüklü kuvvetlendiricinin küçük işaret eşdeğer devresi. Diyot yüklü NMOS kuvvetlendiricinin frekans cevabı eşdeğer devre yardımıyla incelenebilir. Eşdeğer devre Şekil-.4 de görülmektedir. Eşdeğer devredeki büyüklükler G = ( / r ) ( / r ) g g (.5) Leq o o m mb

22 .4 CLeq = Cdb Cgs Csb CL (.6) şeklinde tanımlanmışlardır. Bu devre yardımıyla transfer fonksiyonu hesaplanırsa V G sc g O S( gd m) KV () s = = V ( scin GS ).[ s( CLeq Cgd) GLeq ] (.7) elde edilir. Bu bağıntıdaki C in giriş kapasitesi Cin = Cgs ( gm / GLeq ). Cgd (.8) bağıntısıyla tanımlanmaktadır. Transfer fonksiyonunun sıfır ve kutupları araştırılırsa gm sz = Cgd (.9) GS sp = Cin (.30) GLeq sp = C C (.3) Leq gd Genelde, C gd küçük değerlidir. s z >> s p ve C Leq eşdeğer yük kapasitesi küçük olduğundan, s p >> s p olur. Bu nedenle, jω eksenine yakın olan s p baskın kutuptur. Frekans eğrisinin 3 db düştüğü açısal frekans GS ω 3dB = s p = (.3) Cin olur. Yüksek değerli alçak frekans kazancı elde edilebilmesi için (W/L) oranı küçük olmalıdır. W genişliğinin minimum değeri prosesin geometrik rezolüsyonu ile sınırlı olduğundan, T nin kanal boyunun uzun tutulması gerekir. Bu ise, C gs ve C Leq kapasitelerinin artmasına, dolayısıyla s p nin düşmesine ve frekans eğrisinin bu kutup tarafından yararlı bölgede daha fazla etkilenmesine neden olur. Bu etki, pozitif gerilim dalgalanmasının biraz azalmasına razı olunarak iki yahut daha fazla parçalı yük tranzistoru kullanılarak giderilebilir. Böyle bir devre Şekil-.5 de gösterilmiştir. Belirli bir g m eğimi için devrenin yükü tek bir yük elemanına göre yarı geçit alanına gereksinme göstermekte, böylece

23 .5 etkin yük kapasitesi C Leq azalmaktadır. Buna karşılık, iki diyot seri bağlanarak yük oluşturulduğundan, alçak frekanslardaki kazanç önceki devreyle aynı olur. V DD T 3 T V O V T Şekil-.5. Parçalı yüklü kuvvetlendirici. Kaskod devre V DD V B T 3 T V V d T V O Şekil-.6a. Kaskod yüklü kuvvetlendirici. Aktif yüklü kuvvetlendiricilerde yük tranzistorları kendilerini süren kata önemli bir kapasitif yük oluşturabilirler. C gs ve C gd kapasiteleri sorun yaratmaya başlarlar, özellikle C gd kapasitesi Miller etkisi nedeniyle sorun çıkarır. Bu problem kaskod devre yardımıyla çözülebilir. Kaskod devre Şekil-.6a da verilmiştir. Kaskod yapıda, T tranzistorunun savak ucuna ortak geçitli olarak

24 .6 çalışan T tranzistoru bağlanmıştır. Devrenin gerilim kazancı eşdeğer devre yardımıyla hesaplanabilir. Girişten ilk tranzistorun savak ucuna kadar olan kazanç vd gm ( W/ L) = αb = αb (.33) vi gm ( W/ L) ikinci tranzistorun kaynak ucundan savak ucuna kadar olan kazanç da vo gm = α b3 vd gm3 α b bağıntısıyla verilir. Buradan hareketle toplam kazanç hesaplanırsa vo g m ( W / L) = α b3 = (.34) vi g m3 α b ( W / L) 3 bulunur. Miller etkisi nedeniyle C gd kapasitesi v d /v i ile çarpılarak girişe yansır. Bu etkiyi minimum düzeyde tutabilmek üzere, (W/L) = (W/L) seçilerek v d /v i = olması sağlanır. (W/L) 3 oranı küçük tutularak da istenilen kazanç değeri sağlanır. Kaskod devrenin frekans cevabı R S V V V O V Cgs gm.v g - C gm.v gm3 - CLeq Şekil-.6b Kaskod devrenin küçük işaret eşdeğer devresi. Kaskod devrenin frekans cevabı eşdeğer devre kullanılarak incelenebilir. Kaskod devrenin eşdeğer devresi Şekil-.6b de görülmektedir. Eşdeğer devrede görülen büyüklükler

25 g.7 = gm r o C = C ( g / g ). C gs m m gd C = C C C C gd db gs sb CLeq = Cgd Cdb Csb3 Cgs3 CL (.35) şeklindedir. Miller teoreminin uygulanmasıyla devrenin transfer fonksiyonu GSgm( scgd gm ) KV () s = (.36) ( sc GS).( sc g).( scleq gm3) olur. Bu transfer fonksiyonunun sıfır ve kutupları gm sz = (.37) C s s p p gd GS = (.38) C g = (.39) C gm3 sp3 = (.40) CLeq şeklindedir. Pratikte karşılaşılan değerler ele alınırsa, s p << s z, s p, s p3 ve böylece s p baskın kutup olur. Buna göre, kazanç fonksiyonunun 3 db düşme frekansı GS f 3dB = (.4) π. C olur. Tipik olarak g m = g m olduğundan, kaskod devrede C in giriş kapasitesi Cin = C = Cgs Cgd (.4) değerindedir. Böylece, 3 db frekansı da GS f 3dB = (.43) π.( Cgs. Cgd) olur. (.8) ve (.30) bağıntılarıyla karşılaştırılırsa, giriş kapasitesinin küçülmesi nedeniyle band genişliğinin artacağı kolayca görülebilir.

26 .8 Kanal ayarlamalı NMOS yüklü kuvvetlendiriciler NMOS teknolojisinde karşılaşılan en büyük sorun, yeterli derecede yüksek kazançların elde edilememesidir. Bu sorunun çözülmesi için başvurulan bir yol, kanal ayarlamalı NMOS tranzistorların yük tranzistoru olarak kullanılmasıdır. Modern NMOS prosesinin getirdiği kanal ayarlamalı NMOS tranzistorlar bu sorunun çözümünü sağlamaktadır. V DD T V O V T Şekil-.7. NMOS kanal ayarlamalı yüklü kuvvetlendirici ve gerilim geçiş eğrisi. V DD gövde etkisi olmadan DOYMASZ V - gövde etkisiyle DOYMAL V DD V Şekil-.8.Kanal ayarlamalı yük tranzistorunun -V eğrisi. Kanal ayarlamalı yüklü kuvvetlendirici devresi Şekil-.7 de gösterilmiştir. NMOS kanal ayarlamalı yük tranzistorunun -V eğrisi Şekil-.8 de verilmiştir. Kanal oluşturmalı doymalı yükten farklı olarak, yük tranzistoru, çıkış ucu V DD besleme gerilimine ulaşana kadar akım akıtmaktadır. Ayrıca, yük direncinin doymada bulunduğu bölgede oldukça büyük bir gerilim

27 .9 kazancı elde edilmektedir. Başka bir deyişle, analog kuvvetlendirme açısından bakıldığında, her iki tranzistorun doymada bulunduğu bölge önem kazanmaktadır. Eşdeğer devre yardımıyla devrenin gerilim kazancı hesaplanırsa gm gm KV = = gmb λb gm (.44) gm ( W/ L) KV = = gmb λb ( W/ L) (.45) bulunur. Diğer bir deyişle, kazanç iki elemanın eğimleri oranının l/λ b ye bölünmesiyle hesaplanmaktadır. λ b nin 0. mertebesinde olduğu düşünülecek olursa, bu yapının kanal oluşturmalı yapıya kıyasla daha yüksek kazanç sağlayacağı açıktır. MOS emetör bağlamalı kuvvetlendiriciler D D T T V V SS -V SS Şekil-.9. Kaynak bağlamalı kuvvetlendirici. Bipolar tranzistorlu yapılarda olduğu kadar MOS tekniğinde de önemli bir yapıtaşı olan emetör yahut kaynak bağlamalı kat Şekil-.9 da gösterilmiştir. Bu devredeki tranzistorlara ilişkin akım-gerilim bağıntıları, tranzistorların çıkış dirençlerinin ve gövde etkisinin ihmal edilmesi halinde D D µ. C = µ. C = OX OX W L W L [ V V ] GS T [ V V ] GS T

28 .0 şeklinde yazılabilir. Öte yandan giriş fark gerilimi de V = V V = VGS VGS olur. Bu bağıntıların biraraya getirilmesiyle, devreye ilişkin çıkış fark akımı hesaplanırsa W SS D = µ. COX. V ( V ) (.46) L W µ. COX. L bulunur. Bu bağıntı her iki tranzistorun da doymada kaldıkları varsayılarak elde edilmiştir. Fark edilebileceği gibi, elde edilen bağıntı V SS µ. COX W L (.47) şartı altında geçerli olmaktadır. Eğer V SS µ. COX W L (.48) ise, tranzistorlardan birinin iletkenliği diğerine göre çok yüksektir, bu nedenle bütün akım iletkenliği yüksek olan tranzistordan geçer; diğer bir deyişle, D = SS olur. Bipolar emetör bağlamalı kuvvetlendirici yapısındakine benzer biçimde, kaynak bağlamalı çift de, giriş geriliminin belirli bir değeri aşması halinde, sınırlayıcı etkisi gösterir. Ancak, bipolar emetör bağlamalı kuvvetlendirici yapısından farklı olarak, kaynak bağlamalı yapıda bu sınırlama kutuplama akımına ve elemanın boyutlarına bağlıdır. Bu açıdan bakıldığında, yapı, bipolar tranzistorlarda emetöre seri direnç bağlanarak giriş gerilimi değişim aralığının istenen değere getirilmesine benzer bir davranış gösterir. Çıkartılan bağıntılardan, bir tranzistorun kesime sürülebilmesi için gerekli olan fark giriş geriliminin, denge konumunda çalışan tranzistorlara ilişkin V GS -V T değerinin () 0.5 katı olması gerekeceği bulunabilir. Kutuplama akımını arttırarak, kanal boyunu arttırarak ve kanal genişliğini azaltarak, her iki elemanın da aktif oldukları bölgenin sınırları genişletilebilir. İşlemsel kuvvetlendirici giriş katlarında V GS -V T birkaç yüz

29 . milivolt mertebesinde tutulur. Böyle bir yapının farklı kutuplama durumları için elde edilecek geçiş karakteristikleri Şekil-.0 de görülmektedir. Analog uygulamalar için önem taşıyan diğer bir büyüklük de kaynak bağlamalı katın eğimidir. Bu eğim d D Gm = (.49) d V V = 0 şeklinde tanımlanmaktadır. D için verilmiş olan (.46) bağıntısından türev alınırsa d d V D = W µ. COX. L SS ( V ) W µ. COX. L ( V ) W µ. COX. L SS ( V ) W µ. COX. L (.50) bulunur. V =0 olması, yani sükunet şartı altında eğim bağıntısı G = g = g = C m m m SSµ. OX W L (.5) şeklini alır. Diğer bir deyişle, kaynak bağlamalı çiftin eğimi, bipolar yapılardaki gibi, her bir tranzistorun sükunetteki eğimine eşittir. Ancak, bipolar yapılarda eğim sadece kutuplama akımına bağlıdır ve eleman boyutlarından bağımsızdır. MOS fark kuvvetlendiricilerinde ise eğim hem kutuplama akımına hem de elemanın boyutlarına bağlı olmaktadır.

30 . O azalan (V GS -V T ) V=0 V Şekil-.0. MOS fark kuvvetlendiricisinin geçiş karakteristiği. V DD R L R L V OS - VO - T T SS - -V SS Şekil-.. MOS fark kuvvetlendiricisinde dengesizlik. Kaynak bağlamalı çiftin incelenmesi gereken diğer bir özelliği de giriş dengesizlik gerilimidir. İncelemede basitlik sağlamak amacıyla devrede yük olarak R L dirençlerinin kullanıldığı varsayılsın (Şekil-.). Giriş dengesizlik gerilimine neden olan başlıca etkenlerin yük dirençlerinin, tranzistorların W/L oranlarının ve eşik gerilimlerinin değerleri arasındaki dengesizlikler olduğu kabul edilirse, dengesizlik gerilimi VOS = VGS VGs. D. D VOS = VT VT (.5) µ. COX ( W/ L) µ. COX ( W/ L) biçiminde ifade edilebilir. Daha önce de yapıldığı gibi, fark ve ortalama büyüklükler tanımlanırsa

31 = D D D D D D = W W W = L L L W L = W L V = V V W L T T T.3 VT VT VT = (.53) RL = RL RL RL RL RL = elde edilir. V OS giriş dengesizlik gerilimi, tanım olarak, eleman toleransları nedeniyle ortaya çıkacak fark çıkış gerilimini tam olarak sıfır yapan giriş gerilimidir ve D.R L = D.R L şartını gerktirmektedir. Bu şart ve yukarıda tanımlanan büyüklükler V OS için elde edilen bağıntıya götürülür ve yüksek dereceden terimler ihmal edilirse, giriş dengesizlik gerilimi VGS V T R L W L VOS = VT RL ( / ) (.54) ( W/ L) bağıntısıyla verilebilir. Bu bağıntıda R L, V T, (W/L) iki eleman arasındaki fark bileşenlerini, R L, V T ve (W/L) de ortalama değerleri gösterirler. Bağıntıdan fark edilebileceği gibi, yük elemanları arasındaki bir dengesizlik veya W/L oranlarındaki bir dengesizlik gerilimi doğrudan doğruya V GS - V T ile çarpılmaktadır. V GS - V T büyüklüğü tipik olarak birkaç yüz milivolt mertebesinde olur. Bipolar emetör bağlamalı çiftlerde aynı dengesizlik terimleri kt/q ile, yani çok daha küçük değerli bir çarpanla çarpılır. Bu nedenle, MOS kaynak bağlamalı çift bipolar emetör bağlamalı çifte göre, aynı orandaki geometrik dengesizlikler için daha yüksek bir giriş dengesizliği gösterir.

32 .4 Doymalı kanal oluşturmalı yüklü fark kuvvetlendiricisi Doymalı kanal oluşturmalı yüklü fark kuvvetlendiricisi Şekil-. de verilmiştir. V DD T 3 T 4 V O V O V T T V SS -V SS Şekil-.. Doymalı kanal oluşturmalı yüklü fark kuvvetlendiricisi. Küçük işaret eşdeğer devresinden yararlanılırsa, devrenin fark gerilim kazancı gm Kd = α b 3 (.55) gm3 ortak işaret kazancı b b KC = α α 3 (.56). RS. gm3 ortak işareti zayıflatma oranı da K. d g m RS CMRR = = (.57) K C α b olur. Fark işaret kazancını veren (.55) bağıntısında g m ve g m3 büyüklükleri (W/L) oranları cinsinden yerlerine konursa gm ( W/ L) Kd = αb3 = αb 3 (.58) gm3 ( W/ L) 3 bağıntısı elde edilir. Daha önce tek katlı doymalı kanal oluşturmalı yüklü kuvvetlendirici için elde edilen sonuçlarla karşılaştırılırsa, bu bağıntının önceki bağıntı ile aynı olduğu kolayca fark edilebilir.

33 .5 Kanal ayarlamalı yüklü fark kuvvetlendiricisi V DD T 3 V O V O V T T V SS -V SS Şekil-.3. Kanal ayarlamalı yüklü fark kuvvetlendirici. Fark kuvvetlendiricisi gerçekleştirilirken, yük olarak kanal ayarlamalı tranzistorlardan yararlanmak da mümkündür. Böyle bir yapı Şekil-.3 de görülmektedir. Devrenin simetrik olması, T -T ve T 3 -T 4 ün eş geometriye sahip olmaları şartı altında, K d fark işaret kazancı K d gm = = g λ mb b ( W/ L) ( W/ L) 3 (.59) olur. Tek katlı aktif yüklü kuvvetlendiricilerde olduğu gibi, bu yapıda da aktif yük olarak kanal ayarlamalı tranzistor kullanılması, kanal oluşturmalı doymalı yüklü kuvvetlendiriciye göre kazancın /λ b kadar daha yükselmesi sonucunu getirmektedir.

34 .6 Diferansiyelden tek uca dönüştürücü V DD V T T 3 V D V V O T T 4 -V SS Şekil-.4. Diferansiyelden tek uca dönüştürücü. Bir çok durumda fark kuvvetlendiricisinin iki çıkış ucu arasındaki simetrik gerilimin tek uca dönüştürülmesi istenir. Bunun için kullanılan devre Şekil-.4 de verilmiştir. Bu devrenin fark işareti fazla bir kayba uğratmadan tek uca çevirmesi gerekir. Yapı, aynı zamanda bir doğru gerilim öteleme işlevini de yerine getirir. Devrenin ne şekilde çalıştığını inceleyelim. T tranzistorunun geçidine uygulanan v gerilimi bu tranzistorun kaynağında aynı fazda elde edildikten sonra T 4 tranzistorunun geçidine uygulanır. Başka bir deyişle, T -T çifti kaynak çıkışlı olarak çalışır. T 3 -T 4 çifti ise savak çıkışlı kat olarak görev yapar ve v geriliminin fazını çevirerek bir kez daha kuvvetlendirir. Bundan başka T 3 - T 4 çifti kaynak çıkışlı kat olarak çalışır ve v geriliminin çıkış düğümüne yansımasını sağlar. Böylece, iki ayrı yoldan çıkış düğümüne ulaşan v ve v gerilimleri burada aynı yönde toplanarak çıkış gerilimini oluştururlar. Devrenin gerilim kazancı vo gm. gm4 KV = (.60) vid gm3.( gm gm) şeklindedir. Bu bağıntı çıkartılırken elemanların çıkış direnci sonsuz büyük olarak alınmış ve gövde etkisi ihmal edilmiştir. Elemanların tümünün aynı geometriye sahip olmaları halinde kazanç / olur. Yüksek kazanç elde etmek üzere g m4 ün değerinin ve bunun için de T 4 ün boyutlarını arttırmak gerekir.

35 .7 NMOS çıkış katları NMOS tekniğinde, eşlenik tranzistor bulunmaması nedeniyle, çıkış katı tasarımı oldukça sınırlanmıştır. Elemanın çalışması için gerekli olan büyük değerli geçit-kaynak gerilimi çıkış gerilimi dalgalanmasını sınırlamakta, bunun yanısıra, g m eğiminin düşük değerli olması, düşük empedanslı çıkış elde edilmesini sınırlamaktadır. NMOS tasarımında en basit çıkış katı yapısı, daha önce ele alınmış ve Şekil-. de verilmiş olan kaynak çıkışlı kuvvetlendiricidir. Bunun iki temel yetmezliği bulunur. Birincisi, çıkış direncinin /g m olmasıdır. Bu büyüklük sadece büyük sükunet akımlarında ve büyük W/L oranlarında büyüdüğünden, düşük değerli çıkış direnci elde edilmesi zordur. V DD V T V O T Şekil-.5. NMOS çıkış katı. İkinci yetmezlik, bipolar emetör çıkışlı katlarda da olduğu gibi, içeriye doğru akım akıtma yeteneğinin sınırlı olmasıdır. Bu nedenle, yüksek değerli kapasitif yüklerin sürülmesi sırasında sorun çıkabilir. Temel devrenin özel bir biçimi, yük olarak diyot bağlamalı tranzistor kullanılmasıdır. Böyle bir yapı Şekil-.5 de verilmiştir. Daha önce ele alınan yapıda gerekli olan ek kutuplama gerilimi, diyot bağlamalı NMOS kullanılarak ortadan kaldırılmıştır. Yine, basit kaynak çıkışlı devre için yapılan analizlerden elde edilen sonuçlar, diyot bağlı NMOS tranzistor için gerekli düzeltmeler yapılmak kaydıyla bu devre için de geçerlidir. g m >> g o, g mb şartı altında devrenin gerilim kazancı KV = (.6) g / g m m

36 .8 olur. Kazancın bire yakın olabilmesi için >> g m /g m, dolayısıyla g m << g m olmalıdır; bu ise (W/L) << (W/L) olmasını, yani bu çıkış katı için kırmık üzerinde geniş bir alanın harcanmasını zorunlu kılar. V DD V T V O T Şekil-.6. NMOS çıkış katında kanal ayarlamalı yük kullanılması. Yapının özelliklerinin iyileştirilmesi için başvurulacak diğer bir yol, yük olarak kanal ayarlamalı NMOS tranzistor kullanmaktır. Böyle bir yapı Şekil-.6 da görülmektedir. Yapının gerilim kazancı hesaplanırsa gm go go gmb KV = (.6) gm g g g o o mb bulunur. g m >> g o g o g mb şartı altında K V = kabul edilebilir. Söz konusu yapıda, büyük yüzey harcamaya gerek duyulmaksızın bu şart sağlanabilir. Devrenin neden olacağı doğru gerilim seviye ötelemesi ise (W/L) ve (W/L) oranları ile ayarlanabilir. Kaynak çıkışlı katların yukarıda değinilen sakıncalarını gidermek üzere değişik düzenler geliştirilmiştir. Negatif geribeslemeli bir çıkış katı yapısı Şekil-.7 de verilmiştir. Devrede yer alan tranzistorların savak-kaynak iletkenlikleri sıfır kabul edilirse, gerilim kazancı vo gm / gm KV = = (.63) v g / g i m4 m3

37 .9 Şekil-.7 Negatif geribeslemeli NMOS çıkış katı. çıkış direnci de RO = (.64) gm3 gm4 olur. (W/L) oranlarının uygun seçilmesiyle K V gerilim kazancı e yaklaştırılabilir. Yine, T 3 ve T 4 tranzistorlarının W/L oranları büyük tutularak R O çıkış direnci küçültülebilir. Yüklenme nedeniyle V O çıkış geriliminde ortaya çıkacak düşme, T ve T üzerinden T 3 tranzistorunun geçidine yansır. T 3 ün iletkenliği azalır ve çıkış gerilimi tekrar yükselir. Yapının çıkış gerilimi pozitif yönde V DD -V GS4 değerine kadar, negatif yönde de V SS V GS3 -V T değerine kadar değişebilir. Devrenin akım akıtma yeteneği de önceki devrelere göre üstünlük göstermektedir. Çıkış akımı sadece çıkış tranzistorlarının boyutları ile sınırlıdır. Sistemin geometrisini tayin ederken tatmin edici bir kazanç, maksimum çıkış salınımı, güç tüketimi ve harcanan kırmık yüzeyi gibi faktörlerin tümünün dikkate alınması gerekir. CMOS kuvvetlendirici yapıları Günümüzde yaygın olarak kullanılan analog MOS tümdevre tekniği CMOS (eşlenik MOS) teknolojisidir. Bu teknolojide eşlenik tranzistor bulunmakta, dolayısıyla, bipolar devrelerde olduğu gibi, CMOS tekniğinde de gerilim öteleyici katlara gerek bulunmamaktadır. Hem eşlenik tranzistorun

38 .30 bulunmasının sağladığı yararlar, hem de yüksek kazanç sağlamaları nedeniyle, CMOS devreler birçok uygulama alanında NMOS devrelere tercih edilmektedir. CMOS evirici S V DD G T V G D D T V O S Şekil-.8. CMOS evirici ve evirici yapısının kesiti. En basit şekliyle bir CMOS evirici Şekil-.8 de görülmektedir. Bu yapı, dijital devre tekniğinden bilinen evirici yapısından başka bir şey değildir. Devreyi oluşturan tranzistorların yapı kesiti de yine şekilde görülmektedir. Bir n kanallı tranzistor ile bir p kanallı tranzistor seri olarak savak uçlarından birbirlerine bağlanmışlardır. V giriş gerilimi her iki tranzistorun geçit uçlarına birlikte uygulanır. Dijital devrelerdekinden farklı olarak yapı geçiş bölgesinde, her iki tranzistor da doymada olacak şekilde çalıştırılır. Bu bölgede geçiş eğrisinin eğimi çok yüksektir ve bu nedenle yüksek kazanç değerleri elde edilebilir.

39 .3 Küçük işaret eşdeğer devresi kullanılarak eviricinin kazancı hesaplanırsa go = (.65) ro g o = (.66) r o olmak üzere vo gm gm KV = = (.67) vi go go bulunur.bu bağıntıda yer alan r o ve r o büyüklükleri T ve T tranzistorlarının kanal boyu modülasyonundan ileri gelen çıkış dirençleridir. CMOS yapının özelliği nedeniyle gövde etkisi etkili olmaz. T V DD R S V O V - T C L Şekil-.9. R S içdirençli bir işaret kaynağı ile sürülen CMOS evirici ve bu eviricinin eşdeğer devresi. CMOS eviricinin Şekil-.9 daki gibi R S iç dirençli bir V işaret üreteciyle sürüldüğü varsayılsın. Şekilde verilen eşdeğer devre yardımıyla transfer fonksiyonu hesaplansın. G = g g Leq o o C = C C C Leq db db L

40 .3 gm g m Cin = Cgs Cgs.( Cgd Cgd ) (.68) GLeq olmak üzere V G [ s C C g g ] O S ( gd gd) ( m m) KV () s = = (.69) V ( scin GS ).[ s( CLeq Cgd Cgd ) GLeq ] elde edilir. Sıfır ve kutuplar hesaplanırsa gm gm sz = Cgd Cgd GS sp = C in GLeq sp = (.70) CLeq Cgd Cgd bulunur. Miller etkisi nedeniyle C in giriş kapasitesinin değeri büyük, bu nedenle de s p baskın kutup olur. VDD T3 T VO ref V T Şekil-.30. Aktif ( akım aynası )yüklü CMOS kuvvetlendirici ve eşdeğer devresi. CMOS tekniğinde çok sık kullanılan bir yapı da, bipolar tranzistorlu aktif yüklü kuvvetlendirici yapılarına benzeyen p kanallı akım kaynağı yüklü devredir. Bu devre Şekil-.30 da geçiş eğrisi ile birlikte gösterilmiştir. Devre kanal ayarlamalı yüklü eviriciye göre üstünlük gösterir. Hemen hemen negatif besleme geriliminden pozitif besleme gerilimine kadar tüm çıkış gerilimi dalgalanma bölgesi için her iki tranzistor da doymada olur. Dolayısıyla CMOS evirici NMOS eviriciye göre daha iyi bir çıkış dalgalanma aralığı gösterir.

41 .33 Bunun yanısıra, kutuplama akımlarının ve eleman boyutlarının her iki eleman için uygun olarak seçilmeleri halinde, yapı her iki kaynağın birkaç yüz mv yakınına ulaşılana kadar büyük gerilim kazancı sağlar. Eşdeğer devre yardımıyla gerilim kazancı hesaplanırsa vo gm KV = = (.7) vi go go bulunur. Bu bağıntıda g O ve g O büyüklükleri n kanallı ve p kanallı tranzistorların çıkış iletkenlikleridir. Elde edilen bağıntı CMOS eviricinin gerilim kazancının birinci derecede eğimin eviriciyi oluşturan tranzistorların çıkış iletkenlikleri toplamına oranıyla belirlendiğini göstermektedir. MOS ve bipolar teknolojileri arasındaki temel fark, aktif yüklü kuvvetlendiricinin açık devre gerilim kazancı g m /g o nun MOS tranzistorlar için bipolar tranzistorlara göre çok daha düşük olmasıdır. Tipik olarak aynı geometri ve akım değerleri için bu oran 0 ila 40 arasındadır. Bu kazanç faktörü, CMOS kuvvetlendirici tasarımında önemli olduğundan, açık devre kazancını sınırlayan faktörleri daha ayrıntılı incelemekte yarar vardır. Eğim ve çıkış dirençleri fiziksel büyüklükler cinsinden yazılırsa r g o = W µ. C L (.7) m OX D = λ. N D ro = (.73) λ P. D bulunur.buna göre, gerilim kazancı K g ( r // r ) V = m o o W KV = µ. C OX (.74) λ L D N λp olur. Bağıntılardan fark edilebileceği gibi. Eğim D, tranzistorların çıkış dirençleri ise / D ile orantılıdır; bu nedenle, kazanç / D ile orantılı olur.. Düşük akımda yüksek kazanç elde edilir.

42 .34 Şekil-.3. CMOS kuvvetlendiricide kazancın akıma bağımlılığı. Elde edilen kazanç bağıntısının geçerlilik sınırlarının araştırılması gerekir. (.74) bağıntısı D 0 için K V sonucunu verir. Gerçekte ise böyle değildir. Çıkartılan bağıntı kuvvetli evirtim doyma bölgesi için geçerlidir. Düşük akımlarda çalışma durumunda zayıf evirtim bölgesine girilir (Bkz: Bölüm-9). Bu bölgede g m D ve r / D olur; diğer bir deyişle eğim ve çıkış direncinin savak akımına bağımlılığı bipolar tranzistordaki gibidir, dolayısıyla K V gerilim kazancı akımdan bağımsız olur. Kazancın akıma bağımlılığı Şekil-.3 de verilmiştir. Verilen bir kutuplama akımı için W/L oranı değiştirilerek kazanç arttırılabilir. CMOS fark kuvvetlendirici V DD T 3 T 4 V - T T V O g o SS -V SS Şekil-.3. CMOS aktif yüklü fark kuvvetlendiricisi.

43 .35 Eşlenik tranzistorun bulunması, bipolar tranzistorlu aktif yüklü kuvvetlendirici benzeri bir yapıyı mümkün kılar. Yapı Şekil-.3 de verilmiştir. giriş tranzistorlarının eğimleri ve çıkış iletkenlikleri g mi ve g di, yük tranzistorlarının eğimleri ve çıkış iletkenlikleri g ml ve g dl ile gösterilirse, devrenin fark, ortak işaret kazançları ile ortak işareti zayıflatma oranı, g mi, g ml >> g di ve g dl şartı altında vo g mi K d = = (.75) v g g K C i di dl go. gdi =. g g g ( ) mi di dl g. g CMRR go. g olarak elde edilir. di (.76) mi ml = (.77) Puşpul kazanç katları Asimetrik giriş ve çıkışlı, yüksek kazançlı kat gerçekleştirmenin bir yolu, puşpul kazanç katı gerçekleştirmektir. Bu tür bir devre yapısı, Şekil-.33 de verilmiştir. Bu devrede n kanallı T ve p kanallı T tranzistorları kaynak izleyici olarak çalışmaktadır; T 3 ve T 4 tranzistorları ise ortak geçitli kat işlevini yerine getirirler. Ortak geçitli katlar, T ve T üzerinden sürülmektedir. Ortak geçitli katların yükü olarak T 5 -T 6 ve T 7 -T 8 akım aynaları kullanılmıştır. Ortak geçitli katlar, ±V B simetrik gerilimleriyle kutuplanmışlardır. Bu kutuplama gerilimlerinin değeri VB = VTN VTP olacak biçimde seçilmiş ve geçiş distorsiyonu oluşması önlenmiştir. V = 0 olması durumunda, dört giriş elemanından da küçük bir sükunet akımı akar. V > 0 ise X akımı azalırken Y akımı artar. V < 0 ise Y akımı azalırken X akımı artar.

44 .36 T 7 X T T 4 VB- T 8 V DD V O V T T 3 Y -VB RL O T 5 T 6 -V SS Şekil-.33. Puşpul kazanç katı. Devrenin çıkış akımı O = X Y (.78) olduğuna göre, giriş geriliminin alacağı değerlere bağlı olarak çıkış akımının da pozitif ve negatif değerler alacağı açıktır. Kuvvetlendiricideki tranzistorların eğimleri eş ise, toplam yapının eğimi gm. gm3 Gm = (.79) gm gm3 ve gerilim kazancı da KV = Gm.( RL // ro6 // ro8 ) (.80) olur. Puşpul kazanç katı AB sınıfı kuvvetlendirici olarak çalışır. Büyük genlikli giriş işareti uygulandığında, çıkıştan akan akım devrenin kutuplama akımından çok yüksek olur. Bu tür bir yapı, özellikle, kapasitif yükleri sürmeye elverişli olmaktadır. CMOS çıkış katları CMOS elemanlarla B veya AB sınıfı çıkış katları gerçekleştirilebilir. Bu tür bir çıkış katı devresi Şekil-.34 de geçiş eğrisi ile birlikte verilmiştir. Devre tümüyle bipolar tranzistorlarla gerçekleştirilen devrenin karşılığıdır. T -T tranzistorları puşpul çalışan çıkış katını, T 3 -T 4 ise bu katı süren sürücü katı oluşturmaktadır.

45 .37 VO VTP VTN VA Şekil-.34. CMOS çıkış katı ve geçiş eğrisi. Geçiş eğrisinden fark edilebileceği gibi, eşik gerilimlerinin büyük olması nedeniyle devrenin geçiş distorsiyonu da oldukça fazladır. Ayrıca g m eğiminin düşük olması da çıkış direncinin büyük olmasına neden olur. Yine, bipolar tranzistorlardakine benzer bir yol izleyerek, geçiş distorsiyonunu azaltmak mümkündür. Bu yapı Şekil-.35 de gösterilmiştir. Burada T 5 ve T 6 tranzistorları diyot bağlamalı olarak devreye iki sürücü tranzistorun geçitleri arasına yerleştirilmişlerdir ve bipolar tranzistorlu devrelerde kullanılan diyotlara karşı düşerler. V DD V kut T 4 T 5 T V O T 6 T R L V - T 3 -V SS Şekil-.35.AB sınıfı CMOS çıkış katı. CMOS teknolojisi ile gerçekleştirilen devreler, yapıları gereği bipolar tranzistorları da içerirler. Şekil-.8 deki gibi p kuyulu bir yapıda, n tipi

46 .38 V V DD T O V O V kut T 4 T O V DD V O V kut T R L V T 3 T R L -V SS -V SS Şekil-.36Bipolar tranzistorlu çıkış katı Şekil-.37. Bipolar tranzistorlu çıkış katının gerçekleştirilmesi. gövde tranzistorun kolektörü, p tipi kuyu bölgesi tranzistorun bazını, kuyu bölgesi içindeki n tipi savak ve kaynak difüzyonları ise emetörü oluştururlar. CMOS devrelerde hiç bir jonksiyonun iletim yönünde kutuplanmaması için gövde daima en yüksek potansiyelli noktaya bağlanır. Bu yüzden bipolar tranzistor sadece emetör çıkışlı olarak kullanılabilir. Bipolar tranzistorun kullanıldığı bir çıkış katı yapısı Şekil-.37 de verilmiştir. Yapı A sınıfı kuvvetlendirici olarak çalışır. Bu devrenin sakıncası, çıkış gerilimi salınımlarının pozitif ve negatif yönde eşit olmaması, iki yöndeki akım akıtabilme kapasitesinin farklı olması, negatif yöndeki salınımın T nin kutuplama gerilimi ve akımıyla sınırlanmasıdır..4. Referans gerilimi üreteçleri Elektronikte birçok uygulamada sıcaklıktan olabildiğince bağımsız referans gerilimlerine gereksinme duyulur. Referans gerilimi üretmek üzere çeşitli yöntemlerden yararlanılabilir. Bu yöntemlerden V T eşik gerilimi, V GS geçit-kaynak gerilimi farkı referansı MOS tekniğine has bir yöntemdir. Bunun yanısıra, CMOS tekniğinde bipolar tranzistorun bulunmasından da yararlanılarak, bipolar teknolojisinden bilinen kt/q referansı, V BE referansı ve band-aralığı (band-gap) referansı gibi gerilim referanslarının gerçekleştirilmesi de mümkündür. Ayrıca, eşikaltı çalışmada akım-gerilim bağıntısının üstel olmasından yararlanılarak (Bkz: Bölüm-9) band-aralığı referansı gerçekleştirilmesi gibi MOS teknolojisine has başka yöntemler de bulunmaktadır.

47 .39 Eşik referansı V DD T 3 T 4 T 5 O T T R Şekil-.38. Kendiliğinden kutuplamalı eşik referansı devresi. Kendiliğinden kutuplamalı eşik referansı devresi Şekil-.38 de görülmektedir. Bu devrede T,T 3 ve T 4 tranzistorları geribesleme ile T tranzistorundan R direncindekine eşit bir akım akmasını sağlarlar. Böylece devre. VGS =. R = VT (.8) µ. COX.( W/ L) çalışma noktasında çalışır. Bu bağıntıda kanal boyu modülasyonu ihmal edilmiştir. Eşitlikteki ikinci terim T tranzistoruna ilişkin V GS -V T farkını verir ve yeteri kadar büyük (W/L) oranları için yeteri kadar küçüktür. Bu terimin ihmal edilmesi halinde VT = (.8) R bağıntısı elde edilir. Bu nedenle, devre, eşik gerilimi referansı devresi olarak isimlendirilmektedir. Yapının kötü bir özelliği, MOS tranzistorun V T eşik geriliminin değerinin tam olarak kontrol edilememesi, tipik olarak 0.5V ile 0.8V arasında bulunmasıdır. Yine, bir MOS tranzistorun eşik geriliminin sıcaklık katsayısı

48 .40 -mv/ o C mertebesindedir; difüzyonlu bir direncin sıcaklık katsayısı ise pozitiftir. Bu nedenle, çıkış akımı büyük değerli ve negatif bir sıcaklık katsayısı gösterir; bu da devrenin performansını kötüleştirir. V GS geçit-kaynak gerilimi farkı referansı V DD V ref _ R R - T T -VSS Şekil-.39. Geçit-kaynak gerilimi farkı referansı. Eşik geriliminden referans gerilimi olarak yararlanmanın diğer bir yolu, aynı tipten (NMOS veya PMOS) olan, ancak kanal katkı yoğunlukları, dolayısıyla eşik gerilimleri farklı iki elemandan yararlanmaktır. Bu ilkeye dayanan, dolayısıyla bir kanal oluşturmalı ve bir de kanal ayarlamalı tranzistorun geçit-kaynak gerilimleri arasındaki farktan yararlanılarak gerçekleştirilen referans gerilimi düzeni Şekil-.39 da görülmektedir. T tranzistorunun geçidi ile toprak arasındaki gerilim farkı referans olarak alınırsa Vref = VGSE VGSD (.83) elde edilir. E indisi kanal oluşturmalı, D indisi de kanal ayarlamalı tranzistorları belirtmek için kullanılmıştır. Devrede görülen işlemsel kuvvetlendirici, negatif geribesleme ile T ve T tranzistorlarının aynı koşullar altında çalışmalarını sağlar. Referans geriliminin sıcaklığa bağımlılığı incelenirse dvref d = ( ) dt dt V V GSE GSD