SAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı

Ebat: px

Şu sayfadan göstermeyi başlat:

Download "SAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı"

Gözde Nazmi
7 yıl önce
İzleme sayısı:

1 SYISL ELEKTRONİK Ege Üniversitesi Ege MYO Mekatronik Programı

2 ÖLÜM 3 Mantık Geçitleri

3 Değil (Inverter) Geçidi İnverter geçidi oolean NOT işlemini yapar. Giriş YÜKSEK olduğunda çıkışını DÜŞÜK, giriş DÜŞÜK olduğunda çıkışı YÜKSEK yapar. Input Output LOW (0) HIGH () HIGH () LOW(0) NOT işlemi (tümleme) çıkışın tepesine kesme veya yatay çizgi çizilerek belirtilir. NOT işleminin oolean gösterimi = veya =

4 Değil (Inverter) Geçidi Örnek dalga şekli: ir gurup inverter girişine uygulanan ikilik sayının e tümleyenini alır. İkili sayı e tümleyeni

5 VE (ND) Geçidi ND geçidi tüm girişleri YÜKSEK olursa çıkışını YÜKSEK, girişlerden birisi DÜŞÜK olması durumunda ise çıkışını DÜŞÜK yapar ND işlemi iki giriş terimi arasına nokta konarak gösterilir. Çoğunlukla nokta kullanılmadan giriş terimleri yan yana yazılabilir. =. veya = Girişler Çıkış &

6 VE Geçidi & Örnek dalga şekli: ND işlemi sayısal elektronikte seçimli maskeleme işlemi için kullanılır. Eğer belirli bitleri koruyarak istenilen bitleri sıfır yapmak istiyorsak korumak istediğimiz bitleri ile, sıfırlamak istediğimiz bitleri 0 ile maskeleriz. Eğer 0000 sayısı 0000 maskeleme sayısı ile VE lendinirse sonuç ne olur?

7 VE Geçidi Şekildeki devrede kelime üretecinin ürettiği giriş dalga şekli logic analizörde gösterilmiştir. u girişlere göre lojik analizörün birinci kanalına bağlı VE geçidinin çıkışını belirleyin Çıkış sadece tüm girişler YÜKSEK olduğunda YÜKSEK olacaktır.

8 VEY (OR) Geçidi OR geçidi tüm girişleri DÜŞÜK olursa çıkışını DÜŞÜK, girişlerden birisi YÜKSEK olması durumunda ise çıkışını YÜKSEK yapar. OR işlemi giriş terimleri arasına (+) işareti kullanılarak gösterilir. = Girişler Çıkış 0

9 VEY Geçidi Örnek dalga şekli: OR işlemi sayısal elektronikte istenilen bitleri yapmak için kullanılır. SCII karakterlerin ikili kodlarının beşinci bitleri küçük harfler için büyük harf için 0 dır. (it numaralandırma sağdan sola doğru 0 dan başlayarak yapılır.) SCII harfler sayısı ile VEY lanırsa sonuç ne olur? Tüm SCII karakterler küçük harf olur.

10 VEY Geçidi Şekildeki devrede kelime üretecinin ürettiği giriş dalga şekli logic analizörde gösterilmiştir. u girişlere göre lojik analizörün birinci kanalına bağlı VEY geçidinin çıkışını belirleyin Girişlerden birisi YÜKSEK olduğunda çıkış YÜKSEK aksi durumlarda DÜŞÜK olur.

11 VED (NND) Geçidi NND geçidi tüm girişleri YÜKSEK, olursa çıkışını DÜŞÜK, aksi durumlarda ise çıkışını YÜKSEK yapar NND işlemi giriş terimleri arasına nokta ve tüm girişlerin üzerine çizgi çizilerek gösterilir. =. (lternatif olarak nokta kullanılmazsa = & Girişler Çıkış 0

12 VED (NND) Geçidi & Örnek dalga şekli: NND geçidi universal geçittir yaygın şekilde kullanılır, diğer tüm geçitlerin yaptığı işlemi sadece NND geçidi kullanarak yapabiliriz. 2- girişli NND geçidinden inverter geçidi elde edn bağlantıyı yapın.

13 VED (NND) Geçidi Şekildeki devrede kelime üretecinin ürettiği giriş dalga şekli osilaskopta gösterilmiştir. u girişlere göre osilaskobun D kanalına bağlı VED geçidinin çıkışını belirleyin Tüm girişler YÜKSEK olduğunda çıkış DÜŞÜK, diğer durumlarda Yüksek olacaktır. Inputs

14 VEYD (NOR) Geçidi NOR geçidi tüm girişleri DÜŞÜK, olursa çıkışını YÜKSEK, aksi durumlarda ise çıkışını DÜŞÜK yapar NOR işlemi giriş terimleri arasına + ve tüm girişlerin üzerine çizgi çizilerek gösterilir operation is written = +. Girişler Çıkış 0 0 0

15 VEYD (NOR) Geçidi Örnek dalga şekli: NOR işlemi girişlerden herhangi biri yüksek olduğunda çıkışı DÜŞÜK yapar, aksi durumda çıkışı YÜKSEK yapar. Devre çıkışındaki LED hangi giriş durumunda yanar? Dört girişten herhangibiri YÜKSEK olduğunda LED yanar. C D +5.0 V 330 W

16 ÖZEL VEY (OR) Geçidi = OR geçidi girişler farklı ise çıkışını YÜKSEK, aynı ise DÜŞÜK yapar. u nedenle ZIT geçit adı da verilir. Girişler Çıkış OR işlemi + işareti ile gösterilir veya çıkış fonksiyonu VE ve VEY işlemleri kullanılarak ifade edilebilir. = + veya = +.

17 ÖZEL VEY (OR) Geçidi = Örnek dalga şekli: OR geçidi girişler zıt olduğunda çıkışını YÜKSEK yapar. Yukarıdaki dalga şeklinde ve dalgaları terslenirse çıkış dalga şekli nasıl etkilenir? Çıkışta değişim olmaz.

18 ÖZEL VEYD (NOR) Geçidi = The NOR gate produces a HIGH output only when both inputs are at the same logic level. The truth table is Girişler Çıkış

19 ÖZEL VEYD (NOR) Geçidi = Örnek dalga şekli: NOR geçidi girişler aynı olduğunda çıkışını YÜKSEK yapar. Eğer dalgası tümlenir (terslenirse) fakat aynı kalırsa çıkış dalga şekli nasıl etkilenir? Çıkış dalga şeklide tümlenir (terslenir).

20 TTL VE CMOS Lojik ileleri TTL ve CMOS olmak üzere iki yaygın kullanılan mantık ailesi vardır. u iki ailenin birleşimi olan teknoloji ise icmos olarak adlandırılır in in ± 0.00 in in Pin no. identifiers 4 Lead no. identifier DIP kılıf SOIC kılıf

21 Sıkça kullanılan mantık geçitleri V CC GND ' V CC GND ' V CC GND ' V CC GND ' V CC GND ' V CC GND ' V CC GND ' V CC GND ' V CC GND ' V CC GND ' V CC GND ' V CC GND '30 TTL VE CMOS Lojik ileleri

22 TTL VE CMOS Lojik ileleri Mantık simgeleri ve bacak numaraları. () (2) (4) (5) (9) (0) (2) (3) V CC (4) (3) (6) (8) () () & (3) (2) (4) (6) (5) (9) (0) (8) (2) (3) () (7) GND

23 Programlanabilir Mantık Elemanları Programlanabilir mantık elemanları (Programmable Logic Device) (PLD) istediğimiz mantık fonksiyonunu gerçeklemek üzere programlanarak bağlantı yapmamıza izin verir. ir çok PLD teknolojisi geliştirilmiştir, birden fazla programlanabilir. SRM cell SRM cell SRM cell SRM cell SRM cell SRM cell SRM cell SRM cell =

24 Programlanabilir Mantık Elemanları PLD le bilgisayar kullanılarak yazılan programlar ile programlanabilir. u programlar şekil tabanlı veya kod tabanlı olabilir. u programlara Hardware Description Language (HDL) adı verilir. En yaygın kullanılan verilog firmasının programı VHDL dir. Kod tabanlı program örneği bir sonraki sayfada verilmiştir. u örnekte önce girişler ve çıkışlar tanımlanmıştır. İkinci kısımda ise gerçekleştirelecek fonksiyon tanımlanmıştır.

25 Programlanabilir Mantık Elemanları entity NandGate is port(, : in bit; LED: out bit); end entity NandGate; architecture Gateehavior of NandGate is signal, : bit; begin <= nand ; LED <= ; end architecture Gateehavior;

26 Veri Yaprakları Veri yaprakları (Data sheets) tümdevrelerin üretici tarafından verilen çalışma şartları ve özellikleri hakkında bilgi içerir. 74HC00 Tümdevresinin verileri gösterilmiştir. V CC MIMUM RTINGS Symbol Parameter Value Unit DC Supply Voltage (Referenced to GND) 0.5 to V V V in DC Input Voltage (Referenced to GND) 0.5 to V CC +0.5 V V V out DC Output Voltage (Referenced to GND) 0.5 to V CC +0.5 V V I in DC Input Current, per pin ± 20 m DC Output Current, per pin ± 25 m I CC DC Supply Current, V CC and GND pins ± 50 m P D Power Dissipation in Still ir, Plastic or Ceramic DIP 750 mw T stg SOIC Package TSSOP Package Storage Temperature to + 50 C T L Lead Temperature, mm from Case for 0 Seconds C Plastic DIP, SOIC, or TSSOP Package 260 Ceramic DIP 300 Floyd, Digital Fundamentals, 0 th ed 2009 Pearson Education, Upper Saddle River, NJ ll Rights Reserved

27 TTL 74 Serisi Tümdevre Özellikleri Çıkış Gücü (Fan Out) Fan out (HIGH) = I OH (max) / I IH (max) 7400: 400u/40u = 0 Fan out (LOW) = I OL (max) / I IL (max) 7400: 6m/.6m = 0

28 Propagasyon Gecikmesi Geçitlere giren işaretin çıkışı oluşturması sırasında geçen süreye propagasyon gecikmesi denir.

29 Mantık ileleri Part Number Logic Family 74LS00 Low-power Schottky TTL 74LS00 dvanced low-power Schottky TTL 74F00 FST TTL 74HC00 High-speed CMOS 74HCT00 High-speed CMOS (TTL-compatible inputs) 74LV00 Low-voltage CMOS 74T00 dvanced icmos (TTL/CMOS hybrid)

30 SMD KILIFLR

31 Terimler Inverter Truth table Timing diagram oolean algebra ND gate Girişinin değilini alarak çıkışa aktaran mantık geçidi. Mantık devresinin girişlerini ve karşılık gelen çıkışlarını gösteren çizelge. Mantık devresinin işaretlerinin zamanlamasını gösteren dalga şekli. Mantık devrelerinin matematiğine verilen isim. Tüm girişleri YÜKSEK olduğunda çıkışını YÜKSEK, diğer durumlarda DÜŞÜK yapan mantık geçidi.

32 OR gate NND gate NOR gate Exclusive-OR gate Exclusive-NOR gate Tüm girişleri DÜŞÜK olduğunda çıkışını DÜŞÜK, diğer durumlarda YÜKSEK yapan mantık geçidi. Tüm girişleri YÜKSEK olduğunda çıkışını DÜŞÜK, diğer durumlarda YÜKSEK yapan mantık geçidi. Tüm girişleri DÜŞÜK olduğunda çıkışını YÜKSEK, diğer durumlarda DÜŞÜK yapan mantık geçidi. Girişleri farklı olduğunda çıkışını YÜKSEK, aynı olduğunda DÜŞÜK yapan mantık geçidi. Girişleri farklı olduğunda çıkışını DÜŞÜK, aynı olduğunda YÜKSEK yapan mantık geçidi.

Benzer belgeler

Bölüm 3. Sayısal Elektronik. Universal (Genel) Geçitler 10/11/2011 TEMEL MANTIK GEÇİTLERİ. Temel Mantık Geçitleri. Temel Mantık Geçitleri

Bölüm 3. Sayısal Elektronik. Universal (Genel) Geçitler 10/11/2011 TEMEL MANTIK GEÇİTLERİ. Temel Mantık Geçitleri. Temel Mantık Geçitleri // Sayısal Elektronik Elektronik Teknolojisi programı rd. Doç. Dr. Mustafa Engin - ölüm 3 TEMEL MNTIK GEÇİTLERİ Temel Mantık Geçitleri VE (ND) Geçidi VE (OR) Geçidi DEĞİL (NOT) Geçidi Temel Mantık Geçitleri