6. MOS ANALOG ÇARPMA DEVRELER

Transkript

1 MOS ANALOG ÇARPMA DEVRELER Analog çarpma devreleri, giri gerilimlerinin çarpımıyla orantılı çıkı gerilimi veren düzenlerdir ve aradaki iliki V O =.V.V Y (6.1) eklindedir. büyüklüü çarpma devresinin kazanç sabiti olarak isimlendirilir. Pratikte, çarpım sonucunu veren terimin yanısıra hata terimleri de bulunur ve baıntının V =.V.V + [.V +.V + ] + f(v,v ) (6.) O Y Y Y O Y biçiminde yazılması gerekir. Bu baıntıda ilk terim ideal çarpım sonucunu, ikincisi dengesizlii, üçüncüsü ise nonlineerlii vermektedir. 6.1 CMOS çarpma devreleri, basit çarpma devresi D1 D T 1 T +V 1 +V SS -V SS ekil-6.1. Basit fark kuvvetlendiricisi. CMOS tekniinde en basit analog çarpma devresi yapısı, bipolar tekniinde olduu gibi, ekil-6.1'deki basit fark kuvvetlendiricisi yardımıyla gerçekletirilebilir. Baka bir deyile, CMOS fark kuvvetlendirici yapısı, analog çarpma devresi gerçekletirilmesinde temel hücreyi oluturmaktadır. Elemanların doyma bölgesinde çalıtıkları ve savak akımının =.(V -V ) D GS T

2 6. biçiminde ifade edildii, = 1.k.W L olduu kabulü ile tranzistorların savak akımlarını veren baıntılar yazılırsa 1 =. =. SS -V + V SS -V - V bulunur. Buradan hareket edilirse, fark çıkı akımı için = - =.V. 1. SS -V (6.3) baıntısı eldde edilir. çıkı fark akımı ifadesinde SS büyüklüü kuyruk akımını, V giri fark gerilimini verir. Bu baıntının geçerlilik bölgesi - SS V SS biçiminde tanımlanabilir. Geçerlilik bölgesi ekil-6.'de gösterilmitir. Giri geriliminin bu sınırları aması durumunda tranzistorlardan biri kesimde olur ve akımın tümü dier tranzistor üzerinden akar. Baıntıdan fark edilebilecei gibi, SS akımının deeri ile çıkı fark akımı kontrol edilebilmektedir. Bundan yararlanılarak, analog çarpma devresi gerçekletirilebilecei açıktır. 6.. MOS Gilbert hücresi Bipolar tekniinden bilinen Gilbert hücresi MOS teknii ile de gerçekletirilebilir. MOS Gilbert hücresi ekil-6.3'de verilmitir.

3 6. 3 = 1 - SS -( SS/)0.5 ( SS/)0.5 V - SS ekil-6.. Lineerlik bölgesi V V Y T 3 T 4 T 5 T 6 T 1 T SS -V SS ekil-6.3. MOS Gilbert hücresi. Dört bölgeli çarpma ilemini gerçekletiren bu yapıda çıkı fark akımı

4 6. 4 O = ( 3-4 ) - ( 6-5 ) (6.4) eklindedir. Eleman baıntıları (6.4) de yerine konacak olursa O =.V. SS Y Y - V + V -V - - V - V SS Y Y -V (6.5) bulunur. Çıkı fark akımı ile giri gerilimleri arasında lineer olmayan bir iliki vardır. V ve V Y yeteri kadar küçükse çıkı akımı için O =..V.V Y (6.6) elde edilir. Bu baıntının geçerlilik artı olmasıdır. SS V Y V Y V - + << (6.7) Lineerletirilmi CMOS Gilbert hücresi Basit kaynak balamalı fark kuvvetlendiricisi, V giri geriliminin (6.7) baıntısı ile verilen sınırlar içindeki dar bir bölge dıında nonlineer bir davranı gösterir. Lineer davrani elde edebilmek için ya V giri geriliminin küçük tutulması veya büyüklüünün küçük tutulması, ya da SS kuyruk akımının deerinin büyük tutulması gerekli olur. Böylece = V... SS yazılabilir. Öte yandan, küçük V gerilimleri söz konusu olduundan, giri iaretinin deiim aralıı, dolayısıyla çıkı iaretinin deiim aralıı az olur. Büyük SS akımlarıyla çalıma durumunda ise tranzistorların davranıı karesel baıntıdan sapar. büyüklüünün küçültülmesi ise daha büyük V GS gerilimleriyle çalımayı zorunlu kılar.

5 6. 5 D1 D + V _ T 1 T SS +0.5.V -V SS ekil-6.4. Lineerletirme yöntemi. Yapının davranıının lineerletirilebilmesi için, kuyruk akımına sabit SS bileeninin yanısıra,.v / deerinde giri geriliminin karesi ile orantılı deien bir bileen ilave edilir (ekil-6.4). Giri geriliminin karesi ile orantılı bu deiken bileen T 1 ve T tranzistorlarının savak akımlarını veren baıntılarda yerlerine konularak çıkı fark akımı hesaplanırsa 1 =. SS + V 1 =. SS - V = V... SS (6.8) bulunur. Bu durumda çıkı akımı V giri geriliminin lineer bir fonksiyonu olur. Bu baıntının geçerlilik bölgesi -. SS V. SS (6.9) eklinde tanımlanabilir. -V deiimi ekil-6.5'de verilmitir. Fark edilebilecei gibi, çıkı karakteristiinde kırpılma yoktur. Tüm geçerlilik bölgesi boyunca lineer bir deiim elde edilmekte, bu bölge dıında ise parabolik bir deiimle karılaılmaktadır.

6 6. 6 ekil-6.5. V -V deiimi. Bu yöntemin Gilbert çarpma hücresine uygulanmasıyla, baka bir deyile, yapıya söz konusu lineerletirme düzeninin eklenmesiyle, küçük iaretler için geçerli olan (6.6) baıntısı geni bir bölge için geçerli hale getirilebilir. Lineerletirme düzeninin eklendii yapı ekil-6.6'da verilmitir. Bu devrede lineerletirme akımı eklindedir; çıkı akımı ise 0 = 1..V (6.10) O =.V. - SS Y - V + V +. Y 0 - V - V - V SS Y +. Y 0 - V O -..V.V Y (6.11)

7 6. 7 olur. (6.11) baıntısı çıkı gerilimiyle giri gerilimleri arasındaki ilikiyi dorudan doruya ve herhangi bir yaklaıklık yapılmaksızın vermektedir. ekil-6.6. Lineerletirilmi Gilbert hücresi. Bu yapıda, giri gerilimlerinden sadece birinin sükünet deeri sıfır seviyesinde tutulabilir. Dier giri gerilimi ise, tranzistorların doyma bölgesinde çalıabilmeleri için, bir doru gerilim seviyesi etrafında deimek zorundadır. Bu nedenle, bu giri geriliminin, küçük deerli fark iaret bileeninin yanısıra, yüksek deerli bir ortak iaret bileeni de bulunur. Söz konusu sakınca, PMOS ve NMOS tranzistorların birlikte kullanıldıkları katlanmı Gilbert hücresi yardımıyla giderilebilir. atlanmı Gilbert hücresi atlanmı Gilbert hücresi ekil-6.7'de verilmitir. Bu yapının çıkı akımı hesaplanırsa

8 6. 8

9 6. 9 O = n.v. p n SS p V Y V Y - + -V - p n SS p Y V - V Y - -V (6.1) bulunur.(6.1) baıntısında n büyüklüü NMOS, P büyüklüü de PMOS tranzistorlara ilikin geçi iletkenlii parametresidir. Yapının erisellii, T 3 -T 4 ve T 5 -T 6 tranzistorlarının ortak kaynak uçlarına karesel terimli akım bileeni eklenerek giderilebilir. Bu durumda çıkı akımı O = n p.v.v Y (6.13) olur. T S1 ve T S, T 1 ve T 4 tranzistorlarına eletirilmi tranzistorlardır. V x dengeli fark iaret geriliminin sabit deerli bir V C ortak iaret bileeni bulunduu varsayılsın. Bu durumda SQ = S1 + S n SQ = n.(v C -V T ) +.V (6.14) olur. Baıntıdan fark edilebilecei gibi, sabit V C gerilimi ile ilikili kutuplama akımı bileeninin yanısıra, giri fark iaretinin karesi ile orantılı bir ek bileen ortaya çıkmaktadır. Bu bileenleri içeren toplam akım, T 3 -T 4 ve T 5 -T 6 tranzistorlarına kuyruk akımı olarak uygulanmaktadır. Baka bir deyile, bu yapı, hem SS sabit akımını, hem de karesel terimi oluturur. dealden sapmalar, hata kaynakları CMOS Gilbert analog çarpma devresinin davranıının ideal davranıtan sapmasına neden olan etkenler balıca iç ana balık altında toplanabilir: a. taıyıcıların hareket yeteneinin V GS ile deiimi b. eleman dengesizlikleri c. ölçek faktörü hatası

10 6. 10 Taıyıcıların V GS ile deiimi Uzun kanallı yapılarda (L10m) kısa kanal etkileri ihmal edilebilir. Ancak, kanal boyu kısaldıkça, taıyıcıların hareket yeteneinin düey dorultudaki elektriksel alanla deiimi dikkate alınmak zorundadır. Buna göre, doymada çalıan bir tranzistor için savak akımı = D GS T GS T (6.15).(V -V ) 1+.(V -V ) biçiminde ifade edilmelidir. q büyüklüü sabit bir büyüklüktir ve deeri [1/V] arasında deiir. Bu özellik kare alma devresinde ve kaynak balamalı yapılarda dikkate alınırsa, CMOS Gilbert hücresi için p SS O = n p.v.v Y n p - V nv + ( SS - pv Y ) (6.16) baıntısı elde edilir. Bu baıntıda 3..(V C -V T ) = (6.17) eklinde tanımlanır. Parantez içindeki terim lineer olmayan çarpma faktörüdür; küçük V y deerleri için bu terim 1+ AV + CV + CV V yaklaıklıı ile verilebilir. Bu sonuç, yapıda harmonik distorsiyonu olarak kendinin gösterir. Y Y Y Eleman dengesizlii Yapıdaki tranzistorların büyüklükleri arasında ekil-6.8'de gösterilen biçimde bir dengesizlik bulunduu, yapının yükünün R 1 = R = R dirençleri ile

11 6. 11 oluturulduu ve bunlar arasında da R dengesizlii bulunduu kabulü ile çıkı gerilimindeki dengesizlik bileenleri hesaplanırsa V R =...V.V + A. n + B. O n1 n n p Y n +C. p + D. p n3 n + E. SS SS R + F. R (6.18) elde edilir. ekil-6.8. atlanmı Gilbert hücresinde dengesizlik. Bu baıntıdaki büyüklükler A = V. SS SS p Y -V Y + n.v p B = V. SS SS p Y -V Y + 3. n.v p

12 6. 1 C = V. n.( SS - p.v y ) n n 3 SS p p D = V. -.V -.V SS p Y SS p p E = V. -.V n SS -.V F = 1.( SS + n.v ) SS p Y eitlikleri ile tanımlanmılardır. Baıntılarda fark edilebilecei gibi, çıkı iaretinde harmonik distorsiyonu ve intermodülasyon distorsiyonu bileenleri olumaktadır. Ölçek faktörü hatası Ölçek faktörünün proses duyarlıı %15 civarındadır. Çalıma sıcaklıı 0 o C o C arasında deitiinde, ölçek faktörü %30 oranında azalmaktadır CMOS dört bölgeli analog çarpma devresi Önceki bölümde ele alınan yapı, bipolar tekniinden bilinen bir yapı blokunun MOS tekniine uyarlanması ile ortaya çıkmı bir yapıdır. Gilbert dörtlüsünden farklı olarak, MOS tranzistorların karesel D -V DS karakteristiinden yararlanılarak gerçekletirilen yapılar da bulunmaktadır. Bu yapıların sadece MOS teknii ile gerçekletirilebilecekleri açıktır. Bu bölümde, MOS tranzistorların karesel özelliklerinden yararlanılarak gerçekletirilen bir analog çarpma devresi ele alınacaktır. Yapının temel hücresi, gerilim kontrollu bir lineer V- çeviricidir. Bu yapının iki tanesinin bir araya getirilmesiyle iki bölgeli bir analog çarpma devresi, elde edilen bu yapının tekrar ikilenmesi ile de simetrik girili, dört bölgeli bir analog çarpma devresi kurulmaktadır. Lineer V- çevirici

13 6. 13 D1 D T T 1 ekil-6.9. Lineer V- çevirici. Yapının temel hücresi olan lineer V- çevirici ekil-6.9'da görülmektedir. Yapıda T 1 -T tranzistorları e tranzistorlar olduklarından, bunların gerilimleri de etir. V GS 1 + V GS = V alınsın. Akımlar D1 =.(V GS 1 -V T ) =.(V -V ) D GS T biçiminde ifade edildiklerinden A - B = (A + B).(A - B) baıntısı uyarınca D1 - D =.(V -.V T ).(V GS 1 -V GS ) (6.19) olur; zira V GS 1 -V GS = V -.V GS =.V GS 1 -V eklindedir.

14 6. 14 D1 D T +V T 1 T 3 +V 1 ekil Özellikleri düzeltilmi V- çevirici. Sabit V gerilimi için D1 - D savak akımları farkı V GS1 veya V GS ile orantılı olur. Bu büyüklüklerden birinin baımsız olarak seçilmesi gerekir. Devreye ekil-6.10'daki gibi bir T 3 tranzistorunun eklenmesi, V GS geriliminin V GS3 üzerinden kontrol edilmesini salar. T ve T 3 tranzistorları aynı geometridedir ve bir akım aynası gibi davranırlar, böylece V GS = V GS3 = V N olur; dolayısıyla D1 - D =.(V -.V T ).(V -.V N ) (6.0) yazılabilir. Fark edilebilecei gibi, yapının çevirme oranı V gerilimi ile kontrol edilebilmektedir. Tranzistorların tümü doymada çalıtırıldıklarından olması gerekir. V N > V T V >.V - V N T Çarpma devresi

15 6. 15 (6.0) baıntısı açık olarak yazılırsa D1 - D =.(V -.V T.V + 4.V T.V N -.V.V N ) (6.1) bulunur. Bu baıntıdaki son terim, tek bölgeli çarpma terimidir; baıntının tümü ise V geriliminin lineer olmayan bir fonksiyonudur. lk terim, V geriliminin karesi ile orantılıdır; ikinci ve üçünci terimler ise dengesizlik terimleridir. L R T T ' T 1 +V T 1 ' T 3 V 1 V 1 ' T 3 ' ekil ki bölgeli analog çarpma devresi. Devrenin iki tanesi ekil-6.11'deki gibi bir araya getirilirse, devrenin çıkı fark akımı, bir sonraki ekilde (ekil-6.1) karı düen tranzistorlar dikkate alındıında L = D11 - D4, R = D14 - D1 olmak üzere - =..(V.V T ).(V 1 -V ' ) (6.) L R 1 biçiminde ifade edilebilir. Bu baıntı iki bölgeli bir çarpma terimi içermektedir. (6.1) baıntısıyla karılatırılırsa, V 'li terimle V N gerilimine ilikin dengesizlik teriminin dütüü kolayca fark edilebilir. Elde edilen bu yapının bir kere daha çaprazlanmasıyla, dört bölgeli analog çarpma devresi kurulabilir. Dört bölgeli analog çarpma devresi ekil-6.1'de verilmitir. Yapıda yer alan akım kaynaı, tek uçtan çıkı alınmasını salamak amacıyla kullanılmıtır. Yapının çıkı akımını giri gerilimlerine balayan baıntı çıkartılırsa

16 6. 16 O =..(V -V ' ).(V 1 -V 1' ) (6.3) bulunur. (6.3) baıntısından fark edilebilecei gibi, bu baıntıda V 'ye ilikin dengesizlik terimi de ortadan kalkmaktadır. +VDD T1 1 T1 T31 T1 T T3 V V1 V1' V' T3 T33 T13 T4 T34 T14 O ekil-6.1. Dört bölgeli CMOS analog çarpma devresi. Yapıdaki hata kaynakları CMOS analog çarpma devresinin davranıını ideal davranıtan saptıran balıca hata kaynakları kanal boyu modülasyonu ve hareket yeteneinin V GS gerilimine baımlılıı balıkları altında toplanabilir. anal boyu modülasyonunun etkisi etkisi dikkate alınırsa, savak akımı. 3 D =.(V GS -V T ) +. V DS(V GS -V T ) - GS T A.(V -V ) (6.4) eklinde yazılabilir. Akım baıntısındaki ilk terim istenen karesel -V ilikisini verir, dier terimler ise harmonik distorsiyonuna neden olurlar. anal boyu modülasyonunun etkisi büyüklüü küçültülerek, dolayısıyla uzun kanallı tranzistorlar kullanılarak azaltılabilir.

17 6. 17 Hareket yeteneinin V GS gerilimine baımlılıı akımı Daha önce ele alınan (6.15) baıntısının bu devreye uygulanması ile çıkı =.(V -V ).(1 -.(V -V ) D GS T biçiminde ifade edilebilir. Ortak ve fark iaret terimleri biçiminde yazılırsa, beinci kuvvete kadar seri açılımı O = O. V d.v 1d.( a +6 a 3.(V c -V 1c ) +1 a 4.(V c -V 1c ) + 0a 5.(V c -V 1c ) 3 ) 3 +V.V.(a + 5a.(V -V )) d 1d 4 c 1c olur. Fark iaret giri gerilimlerinin saf iaretler ve ortak iaret gerilimlerinin sabit olması durumunda, parantez içindeki gerilimler de sabittir. Böylece çıkı akımı biçiminde yazılabilir. Fark edilebilecei gibi, yüksek dereceden terimler intermodülasyon distorsiyonu oluturmaktadırlar. +.(V -V ) -.(V -V )... ) (6.5) GS T 3 GS GS (V 1 -V 1' ) V 1D = (V 1+V 1' -.V T ) V 1C = (V -V ' ) V D = (V +V -.V T ) V C = 3 3 O = C 1.V d.v 1d + C.V d.v 1d + C 3.V 1d.V d T 3 T AYNALAR [1] H. untman, Analog tümdevre tasarımı, Sistem yayınları, stanbul, 199. [] H. untman, Analog MOS tümdevre tasarımı (Endüstri Semineri Notu), TÜ leri

18 6. 18 Elektronik Teknolojileri Aratırma Gelitirme Vakfı (ETA), Uygulamaya özgü tümdevre teknolojileri yaz okulu notları, stanbul, [3] H. untman, leri analog tümdevre tasarımı: Analog devreler, (Endüstri Semineri Notu), TÜ leri Elektronik Teknolojileri Aratırma Gelitirme Vakfı (ETA), stanbul,1994. [4] P.R. Gray, R.G. Meyer, Analysis and design of analog integrated circuits, John Wiley, [5] R.Gregorian, G.C. Temes, Analog MOS integrated circuits for signal processing, John Wiley, [6] A.B. Grebene, Bipolar and MOS analog integrated circuit design, John Wiley, [7] F. Riedel, MOS Analogtechnik, Oldenburg Verlag, Wien, [8] P.E. Allen and D.R. Holberg, CMOS analog circuit design, Holt, Rinehart and Winston nc., New York, [9] J.N. Babanezhad, G.C. Temes, A 0V four quadrant CMOS analog multiplier, EEE Journal of Solid-State Circuits, 0, pp , [10]. Bult, H. Wallinga, A CMOS four-quadrant analog multiplier, EEE Journal of Solid-State Circuits, 1, pp , 1986.