3. MOS LEMSEL KUVVETLEND R C LER

Transkript

1 3. 3. MOS LEMSEL KUVVETLENDRCLER lemsel kuvvetlendiriciler, enelde, erilim kontrollu erilim kaynaı ilevini yerine etirirler. deal ilemsel kuvvetlendiricide erilim kazancı sonsuz, iri direnci sonsuz, çıkı direnci sıfır, band enilii sonsuzdur; sıcaklıa baımlılık ve distorsiyon sorunları yoktur. Pratikte, bu özelliklere yaklaılmaya çalıılır. MOS teknolojisiyle erçekletirilen ilemsel kuvvetlendirici yapılarında temel özellikler:.kazanç K d = (40dB-00dB).Sınırlı lineerlik bölesi: V O = K d. (V P -V N ) lineer baıntısı V O çıkı eriliminin sınır deerleri arasında, baka bir deyile V DD nin bıraz altı ile -V SS nin biraz üstü arasinda eçerli. 3.denesizlik erilimi MOS yapılarda 5-5 mv mertebesinde, 4. kazanç-band enilii çarpımı - 0 MHz, 5. yükselme eimi - 0 V/sn, 6. çıkı direnci açık çevrimde 0.-5k deerleri arasında, 7. ürültü erilimi 0-50 V (bipolarda 3-5V). 8. besleme kaynaındaki deiimleri bastırma 60-80dB 9. Dinamik aralıı 90dB balıkları altında özetlenebilir. MOS ilemsel kuvvetlendiricilerin performansı klasik bipolar yapılara öre farklılık österir. En önemli temel fark, MOS yapılarda kuvvetlendiricilerin yükünün tam olarak belirlenmi ve kapasitif olmasıdır. Bu kapasitif yük, enelde, birkaç pf mertebesindedir. 3.. CMOS ilemsel kuvvetlendirici Temel CMOS ilemsel kuvvetlendirici yapısı ekil-3.a'da verilmitir. Bu yapı, ekil-3.b'de verilen ve bipolar tekniinden bilinen iki kazanç katlı ilemsel kuvvetlendirici yapısına karı düer. MOS ilemsel kuvvetlendirici tasarımında yapının performansını olumsuz yönde etkileyebilecek temel özellikler:

2 . Kazancın sonlu olması,. Lineerlik bölesinin sonlu olması, 3. denesizlik erilimi, 4. frekans erisi, 5. ürültü alt balıkları altında sıralanabilir. 3. V DD V CC I O I O I O I O V i - T T C C V O V i - T T C C V O T 3 T 4 T 6 T 3 T 4 T 6 -V SS -V EE (a) (b) T 5 V DD T 8 T 7 I O I 7 V O T T I 6 I B T 6 T 3 T -V SS (c) ekil-3.. a) ki kazanç katlı CMOS ilemsel kuvvetlendirici, b) yapının bipolar tekniindeki karılıı, c) erçekletirme devresi Devrenin açık çevrim kazancı, kazanç katları için verilen yöntemle kolayca hesaplanabilir. MOS tranzistorun iri direncinin çok yüksek olması nedeniyle ilk kat ikinci kat tarafından yüklenmez. Gerilim kazancı iki katın kazançları ayrı ayrı hesaplanarak bulunabilir. lk katın erilim kazancı hesaplanırsa

3 K = V m o o (3.) bulunur. Burada m iri tranzistorlarının eimi, O ve O4 de tranzistorların çıkı iletkenlikleridir. Benzer ekilde hareket edilirse, ikinci katın kazancı da m6 K V = - (3.) o6 o7 olarak elde edilir. Toplam kazanç bu iki kazancın çarpımı olur. Bu tür yapılarda birkaç bin mertebesinde erilim kazancı salanması istenir. her bir kat 50 civarında kazanç salar. Bu tür yapılar enellilkle anahtarlanmı kapasiteli süzeçlerde kullanılırlar ve bu civardaki kazanç söz konusu uyulama alanı için yeterli olur CMOS ilemsel kuvvetlendiricilerde denesizlik CMOS ilemsel kuvvetlendiricilerde çıkıı sıfıra etirecek denesizlik eriliminin iki bileeni bulunur. Bunlardan birincisi, uyun olmayan boyut ve kutuplama nedeniyle ortaya çıkan sistematik denesizlik, ikincisi ise imalat toleranslarından kaynaklanan rastele denesizliktir. Sistematik denesizlik T8 T5 T7 VDD T 8 T 5 T 7 V DD IO I7 I O I 7 IB T IO/ T3 T IO/ T4 VO Vi I6 T6 VO -VSS T T IO/ IO/ I B T 6 T 3 T 4 VGS6 VGS3 - - I 6 I G -V SS ekil-3.. CMOS ilemsel kuvvetlendiricide sistematik denesizlik

4 3. 4 MOS ilemsel kuvvetlendiricilerde kat baına salanan erilim kazancı düüktür, dolayısıyla ikinci kat da denesizlik üzerine etkilidir. lk katın irileri ekil-3.'de österilen biçimde referans noktasına balansın, yani topraklansın. T - T 5 tranzistorları ile kurulmu olan iri fark kuvvetlendiricisi asimetrik çıkılı, yapının T 6 -T 7 tranzistorlarıyla kurulmu bulunan çıkı katı da yine asimetrik çıkılıdır ve T 7 tranzistoru aktif yük örevini üstlenmektedir. deal durumda her iki iri ucunun da toprak potansiyelinde bulunması nedeniyle, V O çıkı erilimin ve buna balı olarak I G akımının sıfır, dolayısıyla da T 6 ve T 7 tranzistorlarının savak akımlarının I 6 = I 7 olması erekir. Yapıda, aynı eçit-kaynak erilimi altında aynı savak akımı aktıından, T 4 tranzistorunun savaındaki erilim T 3 tranzistorunun savak erilimine eit olur. Dolaysıyla her iki tranzistorun V DS erilimleri aynıdır. Bu erilim ise T 6 tranzistorunun V GS eçit-kaynak erilimine eittir. Oysa, T 6 tranzistorunun çıkı erilimini sıfır yapmak üzere ereksinme österdii eçit erilimi bundan farklı olabilir. Bu nedenle,t 3, T 4 ve T 6 nın akım younlukları, bu üç elemanda aynı olacak biçimde W/L oranlarının seçilmesi zorunlu olur. Devrede dene durumunda olduundan tüm akım ve erilimler simetriktir. ise (W / L ) = (W / L ) ve (W / L ) = (W / L ) 3 4 olur. Bu art yerine elmiyorsa V V = V DS 3 DS 4 = V GS 3 GS 6 I 6 = I 7,I G = 0 ve V DS 6= 0 ( V SS) =V I G 0 olur ve bir denesizlik oluur. Bu denesizlik sistematik denesizlik olarak isimlendirilir.v GS6 'nın çıkıı sıfıra etiren deerini V GS6M ile österelim. Böylece iri denesizlik erilimi SS

5 V OS = V - V K 3. 5 GS 6 GS 6 M GS 3 GS 6 M d = V - V K biçiminde ifade edilebilir. Bu baıntıda K d iri katının fark iaret kazancını östermektedir. Elemanların doymada oldukları varsayılır ve kanal boyu modülasyonu da ihmal edilirse d V GS3 =V DS3 =V GS4 =V DS4 =V TN I O. kn'.(w/l ) 3 yazılabilir. Benzer ekilde T 6 için V GS 6 =V TN.I 6 k n '.(W/L ) 6 elde edilir. I 6 = I 7 ve V GS6 = V GS3 olması erektiinden V GS 3 =V TN.I 7 k n '.(W/L ) 6 olur. Böylece (W / L ) (W / L ) 3 6 = ( I O / ) I artı elde edilir. T 5 ve T 7 tranzistorlarının eçit-kaynak erilimleri birbirine eittir. Kanal boyu modülasyonunun da ihmal edilebilecei özönünde tutulursa 7 (W / L ) (W / L ) 5 7 = I I O 7 bulunur. Bütün bunların biraraya etirilmesiyle (W / L ) = (W / L ) = (W / L ) (W / L ).(W / L ) 3 4 (W / L ) artı elde edilir = I O.I 7 (3.3)

6 3. 6 Rastele denesizlik Rastele denesizlik. tranzistorların eik erilimleri ve W/L oranları arasında imalat toleransları nedeniyle ortaya çıkan farklılıktan ileri elir. T - T iri tranzistorlarının ve T 3 -T 4 yük tranzistorlarının eometrisindeki (W/L oranlarındaki) toleranslar nedeniyle aynı kutuplama artları altında bu tranzistorların savak akımları, yahut prosesteki farklılıklar nedeniyle aynı savak akımı için ereken kutuplama erilimleri, dolayısıyla eik erilimleri farklı olabilir. lk önce T 3 -T 4 yük tranzistorlarının akımlarının aynı kutuplama artları altında farklı oldukları varsayılsın. Bu durumda, tranzistorların akımları I = ( - ).I I =.( ).I 3 O 4 O olur. Bu denesizlii düzeltmek için devrenin iriine uyulanması ereken fark iri erilimi.i O V OS = (3.4) mi deerindedir. Giri denesizlik eriliminin V OS bileenini azaltmak üzere iri tranzistorlarının eimlerinin artttırılması yahut I O kutuplama akımının azaltılması erekir. kinci adımda iri elemanlarının boyutları ve eik erilimleri denesiz, yük elemanları ise deneli olsun. Buna öre (W / L ) = ( - ).(W / L ) V T = V T - V T yazılabilir. Eik erilimlerinin denesizliini idermek üzere V T farkı kadar bir denesizlik eriliminin irie uyulanması erekli olur. Böylece iri denesizlik eriliminin bu ikinci bileeni V OS = V Ti (3.5) biçiminde ifade edilebilir. Giri tranzistorlarındaki eometrik denesizlikten ileri elen denesizlik için

7 3. 7 I = -.I = -. k GS T.(V -V ) V OS =.IO 3 (3.6) mi yazılabilir. Baıntıdan fark edilebilecei ibi, V OS3 bileeni, V OS bileeninde olduu ibi, (W/L) oranı arttırılarak veya I O kutuplama akımı azaltılarak küçültülebilir. Her iki etken de (V GS -V T ) farkını azaltacak yönde etkisini österir. V T farkı ise I O kutuplama akımı ve (W/L) oranından baımsızdır. Yük tranzistorlarının eik erilimleri arasında oluacak bir fark da iri denesizlik erilimi üzerine etkili olur. Bu denesizlii düzeltmek için irie uyulanacak denesizlik bileeni V T3-4 m3 V OS 4 = = V T3-4. (3.7) Kd eklinde ifade edilebilir. m Bütün bunların biraraya etirilip düzenlenmesiyle rastele denesizlie ilikin denesizlik erilimi için V OS = V T- V T3-4. m3 m (V -V ) (W / L ) (W / L 3-4 ). - W / L W / L (3.8) GS T baıntısı elde edilir. Bu baıntıda ilk terim iri tranzistorları eik erilimleri arasındaki denesizlii, ikinci terim yük elemanları eik erilimleri arasındaki denesizlii vermektedir. W/L oranlarının uyun seçilip yük tranzistorlarının eimleri iri tranzistorlarının eimlerinden küçük tutulursa, yük elemanlarının eik erilimlerinden ileri elen denesizlik terimi minimize edilebilir. Üçüncü terim ise iri tranzistorları ve yük tranzistorlarına ilikin W/L oranları arasındaki denesizliini vermektedir. Giri tranzistorlarının düük bir (V GS - V T ) farkı ile çalıtırılmasıyla, bu terimi minimize etmek mümkündür. Pratikte (V GS - V T ) farkı 50mV ile 00mV mertebesinde tutulur.

8 3. 8 0lo K VO 0lo / 3... Frekans kompanzasyonu db -0dB/dek -40dB/dek 0lo / 0-90 o -80 o -70 o s p s p s p3-60db/dek ekil-3.3. lemsel kuvvetlendiricinin açik çevrim kazanç-frekans ve faz-frekans karakteristii. lemsel kuvvetlendiriciler, enellikle, neatif eribesleme uyulanarak çalıtırılırlar. Neatif eribesleme ile çalımada en önemli sorun kararlılık sorunudur. deal ilemsel kuvvetlendiricide band eniliinin sonsuz ve bu nedenle kuvvetlendiriciye osilasyon tehlikesi olmaksızın istenildii kadar neatif eribesleme uyulanabilmesine karılık, erçek bir ilemsel kuvvetlendiricide durum deiiktir. Gereçek ilemsel kuvvetlendiricinin frekans band enilii sonsuz deildir ve açık çevrimde çalımada transfer fonksiyonunun yüksek frekanslar bölesinde kutupları vardır. Gerçek ilemsel kuvvetlendiricinin enlik-frekans ve faz frekans erileri ekil-3.3'de örülmektedir. Uyulanan bir neatif eribeslemenın frekans erisini ne ekilde etkileyecei, yine ekil-3.3 üzerinde österilmitir. kadar bir eribesleme uyulanması durumunda.k >> ise eribeslemeli durumdaki kazanç / olur. Devrenin kararlı kalabilmesi için uyulanan neatif eribeslemenin hiçbir ekilde pozitife dönmemesi, baka bir deyile kazanç 0 db deerine ulaana kadar hiç bir frekansta faz dönmesinin 80 o olmaması ereklidir. Kazanç 0 db deerini aldıında faz dönmesini 80 o deerine tamamlayan deere faz payı adı verilir. Faz dönmesinin 80 o olduu frekansta kazancın 0dB ile olan farkına da kazanç payı

9 3. 9 ismi verilmektedir. Sistemin kararlı kalabilmesi için bu iki büyüklüün de pozitif olması ereklidir. kadar bir eribesleme uyulanması durumunda, ekilden de fark edilebilecei ibi, faz dönmesi 80 o den az olur ve devre kararlı kalır. kadar bir eribesleme uyulanması durumunda ise kesim frekansında faz dönmesi 80 o den büyük olur ve devre osilasyon yapar, yani kararsız olur..k V çarpımına sistemin çevrim kazancı adı verilir. Devrenin kararlı olabilmesi için çevrim kazancının faz payının arttırılması erekir. Bu ileme frekans kompanzasyonu adı verilir. Kompanzasyon yapılmadan, devrenin kazancı K Vf < / X yapılamaz, kuvvetlendirici osilasyon yapar. Frekans kompanzasyonu için en basit yöntem yapının band eniliini daraltmaktır. Bunun için transfer fonksiyonuna bir düük frekanslı bir baskın kutup yerletirilir, böylece çevrim kazancı.k V = iken faz kaymasının 80 o C'den küçük tutulması salanmı olur. En zor durum = durumudur ki, bu durumda çevrim kazancı devre kazancına eit olur. Kompanzasyonlu devre için elde edilen kazançfrekans ve faz-frekans erileri ekil-3.4'de verilmitir. ekilden örülebilecei ibi, yapılan kompanzasyonla frekans erisinin en düük açık çevrim kutbu frekansı olan P açısal frekansına kadar -0 db/dekat yahut 6 db/okt'lık bir eimle dümekte ve bu bölede faz -90 o olmaktadır. Kompanzasyonlu durumdaki baskın kutup öyle seçilir ki, P de kazanç, yani 0 db, olur. Faz payı 45 o olduundan, sistem kararlı kalır. Buna öre, kompanzasyonlu devrenin açık çevrim baskın kutbu s = pd K. s p (3.9) V biçiminde yazılabilir. Baskın kutbu s PD olacak ekilde kompanze edilmi ve frekans erisi ekil-3.4'deki biçimde deien bir kuvvetlendiriciye K Vf > olacak ekilde eribesleme uyulansın. Bu durumda elde edilecek frekans erisi ekil-3.5'de verilmitir. x açısal frekansında çevrim kazancı olur. Faz payı ise 90 o dir. Devrenin -3dB düme noktası band enilii x olduuna öre, devreye erekenden fazla kompanzasyon uyulanmı ve band eniliinin fazlaca daraltılmı olduu kolayca fark edilebilir. Bunun balıca nedeni, devrenin birim kazanç band eniliine öre kompanze edilmi, ancak daha yüksek

10 3. 0 ekil-3.4. Kompanzasyonlu durumda kazanç-frekans ve faz-frekans erileri. ekil K vf > olması durumu.

11 3. kazançta kullanılıyor olmasıdır. Genel amaçlı ilemsel kuvvetlendiricilerde frekans kompanzasyonu dıarıdan uyulanarak çeitli kazanç deerleri için esneklik salanır. Tümdevre tekniinde ise, özellikle eni çapta tümletirme söz konusu olduunda bu yola bavurma olanaı bulunmamaktadır; zira dıarıdan eleman balanması söz konusu deildir. Daha etkin bir yöntem, önceki yapılarda yapıldıı ibi devrenin orijinal kutuplarına dokunulmadan transfer fonksiyonuna baskın kutup eklenmesi yerine, en düük açık çevrim kutbu s P 'in devreye eklenecek bir ek kondansatör yardımıyla düük frekanslar bölesine kaydırılması yöntemidir. Bunun için s P kutbunun hani elemanlar tarafından belirlendiinin bilinmesi erekmektedir. Daha yüksek frekanslı s P ve s P3 kutupları ise yapılan ilemden etkilenmezler. Kullanılacak kompanzasyon kondansatörü de enellikle bir MOS kapasite olarak kolaylıkla erçekletirilebilir. Bu durumda frekans erisi kompanzasyonsuz haldeki ikinci kutba, s P kutbuna, kadar -0dB/dek yahut - 6dB/okt'lık bir eimle dümekte ve bu kutba ulaıldıında kazanç deerini, faz payı ise 45 o deerinin almaktadır. Bu durumda elde edilen frekans ve faz erileri ekil-3.6'da verilmitir. ekilden fark edilebilecei ibi, bu yöntemin uyulanmasıyla, önceki duruma öre daha büyük bir band enilii elde edilmektedir. Daha büyük band eniliine ereksinme duyulması durumunda ise, ileride ele alınacak olan özel ve yüksek performanslı ilemsel kuvvetlendirici yapılarından yararlanılmaktadır. ekil-3.6. Kutup kaydırma yöntemi.

12 3. Genel amaçlı kullanılmada frekans kompanzasyonu için bavurulan en yayın yol, frekans erisinin en düük açık çevrim kutbuna kadar -0dB/dek'lık eimle dümesini salamaktır. Bunun için enellikle ikinci kazanç katının iri ve çıkı uçları arasına bir kompanzasyon kapasitesi balanır. Böylece, neatif kazançlı bu ikinci kazanç katı bir interatöre dönütürülmü olur. Yapı Miller interatörü oluturduundan, bu kompanzasyon Miller kompanzasyonu olarak isimlendirilmektedir. C C V P V V O R C R C V N m.v m.v V = V P - V N ekil-3.7. ki kazanç katlı ilemsel kuvvetlendiricinin küçük iaret edeer devresi. Ele alınan iki katlı ilemsel kuvvetlendirici yapısının frekans analizi küçük iaret edeer devresi yardımıyla yapılabilir. Küçük iaret edeer devresi ekil-3.7' de verilmitir. Devrenin yüksek frekanslar bölesinde iki kutbu ve sa yarı düzlemde bir sıfırı vardır. Sıfır ve kutuplar s = m s 0 = C C s= CC - (.R ).C.R C m C - m C C C C C C C (3.0) (3.) (3.) eklindedir. Bu sonuç bipolar tranzistorlu devreler için de eçerlidir. Ancak, eleman özellikleri açısından ele alındıında, iki yapı arasında belirin farklar ortaya çıkar. Bipolar yapıda s P ve s O nun deerleri, eimin yüksek olmasının bir sonucu olarak, yüksektir ve bunların etirdii faz kayması ilemsel kuvvetlendiricinin birim kazanç band enilii frekansında ihmal edilebilir. MOS tranzistorlu devrelerde ise böyle

13 3. 3 deildir. MOS tranzistorun eiminin düük olması nedeniyle sorun çıkar. s P ve s O ilemsel kuvvetlendiricinin = m /C C birim kazanç band eniliine daha yakın olurlar. C << C C ve C artı altında s = - m.c.c s0 m = C m m olur. Sa yarıdüzlemdeki sıfır birim kazanç band eniliine iki katın eimlerinin oranıyla balıdır. Fiziksel olarak kompanzasyon kapasitesi yüksek frekanslarda dorudan doruya ileri yönde bir iaret yolu oluturur ve ikinci kat tranzistorunun eçidi ile savak ucunu kısa devre ederek bu tranzistoru diyot balı tranzistora dönütürür. C ve C nin etkisi ihmal edilirse, alçak frekanslarda interatör ilevini yerine etiren ikinci kat tranzistoru, yüksek frekanslarda kompanzasyon kapasitesinin etkisiyle diyot balı tranzistor biçiminde ilk kata yük olarak elir. Bunun direnci / m olduundan, yüksek frekanslarda kazanç m / m biçimini alır. Bu kazancın iareti alçak frekanslardaki kazancınkinin tersidir; bu nedenle,uyulanan kompanzasyon, herhani bir neatif eribeslemeyi pozitif eribeslemeye çevirir. Sorunu idermek üzere bir yaklaım, çıkıtan eriye doru kompanzasyon kapasitesi yolu üzerine bir kaynak izleyici koymak, böylece ileri yönde eçii enellemektir. Ancak, bu yöntem fazla eleman ve kutuplama akımı erektirir. Böyle bir yapı örnei ekil-3.8'de verilmitir. Daha basit bir yöntem, kompanzasyon kapasitesine seri bir sıfırlama direnci etirmektir. Bu yöntemin uyulanması, ekil-3.9'da österilmitir. Bu durumda devrenin sıfırı s 0 = C C. - RZ m (3.3) baıntısıyla verilmektedir. Bu baıntıya öre, R Z = / m yapıldıında, sıfır sonsuza kayar ve etkisi iderilir. R Z daha da arttırılırsa, sıfır sol yarıdüzleme kayar ve kuvvetlendiricinin faz payını iyiletirir.

14 3. 4 C C V P V V O R C R C V N m.v m.v V = V P - V N ekil-3.8. Kompanzasyon yolu üzerine kaynak izleyici yerletirilmesi. Dier bir sorun kapasitif yüklenme sorunudur. Bu durumda baskın olmayan kutup ikinci katın eiminin ilk katın eimine oranına ve yük kapasitesinin kompanzasyon kapasitesine oranına balıdır. ÿlk ve ikinci kat eimleri benzer ve yük kapasitesi ile kompanzasyon kapasitesi aynı mertebede ise, birim kazançta faz payı azalır. C C RZ VP V VO R C R C VN m.v V= VP - VN m.v ekil-3.9a. Sıfırlama direnci.

15 3. 5 Im artan RZ RZ = 0 Re ekil-3.9b. Sıfırlama direncinin sıfıra etkisi Kompanze edilmi CMOS lemsel kuvvetlendiricinin eçici hal cevabı, yükselme eimi _ C C m.v in V O ekil-3.0. Yükselme eimini incelemek için kullanılan model. lemsel kuvvetlendirici, kompanzasyonlu durumda, PD << << P aralıında çalıtırılsın. Bu aralıkta kuvvetlendiricinin iri katı frekanstan baımsız bir erilim kontrollu akım kaynaı, ikinci kat ise C C kompanzasyon kapasitesi iri ile çıkı uçları arasına balanmı ve davranıı frekanstan baımsız olan ideal bir kuvvetlendirici ile temsil edilerek modellenebilir. Bu yoldan hareket edilerek oluturulan model, ekil-3.0 da verilmitir. Devreden hareket edilirse V O çıkı erilimi için

16 V (s) = O mi s.c C IN 3. 6.V (s) (3.4) baıntısı elde edilir. j domenine eçilirse, devrenin kazancının modülü mi K V (j ) = j C olur. s p >> artı altında birim kazanç band enilii C (3.5) mi = (3.6) C C olur. Yapının transfer fonksiyonu KO K V (s) = - s s p (3.7) biçiminde ifade edilebilir. Bu ekilde modellenen ilemsel kuvvetlendirici evirici yapısı içine alınarak yükselme eimi incelensin. Devrenin iriine v in(t) = V.u(t) eklinde bir basamak erilimi uyulansın. Bu durumda elde edilecek çıkı iareti v o (t)= -V.u(t).K O t. - exp (- ) (3.8) olur. Baıntıdan fark edilebilecei ibi, irie küçük enlikli bir basamak iareti uyulanması durumunda çıkı iareti üstel bir deiim östermektedir. Girie büyük enlikli bir iaret uyulanması durumunda ise dorusal (sabit eimli) bir yükselme ve düme elde edilir. Baka bir deyile, çıkı iaretinin deiim hızının alabilecei maksimum bir deer bulunmaktadır ve çıkı iareti en fazla bu hızla deiebilir. Çıkı iaretinin maksimum deiim hızı yükselme eimi olarak isimlendirilir. Çıkı iaretinin küçük ve büyük enlikli iri iaretleri için ne ekilde deiecei ekil- 3. 'de österilmitir. Yükselme eimi, ilemsel kuvvetlendiricinin çalıtırıldıı devre yapısına öre farklılık österebilir. Bu bölümde, iki kazanç katlı kuvvetlendirici yapısının faz döndüren kuvvetlendirici ve erilim izleyici olarak çalıtırılması durumları ele alınacaktır.

17 3. 7 R V in R _ V O V in kücük iaret V O büyük iaret V O t t t t yükselme eimi ekil-3.. Çıkı iaretinin küçük ve büyük enlikli iaretler için deiimi. R V DD C C R T 3 T 4 I O V in T T I O _ kesimde V O 0 V IO 0 -V -V SS ekil-3.. Faz döndüren kuvvetlendirici. Faz döndüren kuvvetlendirici yapısı içinde yer alan ilemsel kuvvetlendirici bloku ekil-3.'de verilmitir. V IN iri erilimi 0 iken T ve T tranzistorları eit

18 3. 8 erilimlerle kutuplanmılardır, bu nedenle bu tranzistorların akımları da birbirine eit ve I O / deerinde olurlar. Girie ekilde österilen yönde büyük enlikli bir basamak iareti uyulandıı varsayılsın. Bu durumda T tranzistoru iyice iletime sürülür ve I O akımının tümünü akıtır. T tranzistoru ise kesime sürülür ve akımı sıfır olur. T tranzistorundan akan I O akımı diyot balı T 3 tranzistorundan ve akım aynası dolayısıyla yansıyarak T 4 tranzistorundan da akar ve C C kondansatörünü doldurur. Sabit akımla dolan kondansatörün uçlarındaki erilim zamanla lineer olarak, yani sabit eimle, artar. Kompanzasyon kapasitesi, neatif kazançlı ikinci kazanç katı ile birlikte bir interal alıcı devre oluturduundan, çıkı iaretinin yükselme eimi SR = dv dt O maks = I C olur. Bilindii ibi, kompanzasyon kapasitesinin deeri mi C C = O C (3.9) (3.0) baıntısıyla, iri tranzistorlarının eimi ve seçilmi olan birim kazanç band enilii cinsinden ifade edilmektedir. Giri katının eimi =.C. W L.I (3.) mi OX O olduundan, çıkı iaretinin yükselme eimi SR = I O. mi =. I O.C. W OX L (3.) olur. Faz döndüren kuvvetlendirici yapısının yükselme eimi, baıntıdan fark edilebilecei ibi, birim kazanç band enilii arttırılarak, iri katının kutuplama akımı arttırılarak, yahut iri tranzistorlarının (W/L) oranları azaltılarak arttırılabilir. MOS tranzistorlarda eimin deeri bipolar tranzistorlara öre çok düüktür. Salanacak kazanç ve denesizlik ibi olaylar ele alındıında, bu durum önemli bir sakınca oluturmaktadır. Ancak, yükselme eimi dikkate alındıında, MOS yapılarda elde edilebilecek yükselme eiminin, aynı özellikteki bipolar ilemsel kuvvetlendiricidekinden daha yüksek deerler elde edilebilecei örülür. Bunun balıca nedeni, verilen belirli bir birim kazanç band enilii için (3.6) baıntısı uyarında, eimin düük olmasından ötürü, bulunacak C C kompanzasyon kapasitesi deerinin daha küçük olmasıdır.

19 3. 9 Benzer bir inceleme, neatif yönde uyulanacak iri basamak iaretleri için de yapılabilir. Yükselme eimi olur. SR = I O CC (3.3) Gerilim izleyici (faz döndürmeyen kuvvetlendirici) için yükselme eimi V in V V in - _ V O V O V ekil-3.3. Gerilim izleyici ve basamak yanıtı. t t Gerilim izleyici yapısı ve bunun basamak iaretine cevabı ekil-3.3 'de verilmitir. ekilden kolayca izlenebilecei ibi, iri iaretinin yükselen kenarına karı düen çıkı iaretinde ilk önce basamak eklinde bir yükselme, daha sonra ise rampa biçimli sabit eimli bir yükselme ile karılaılmaktadır. Giri iaretinin düen kenarına karı düen çıkı iareti ise, yükselen kenardakinden farklı olarak, yava ve sabit eimli bir deiim izlemektedir. Bu iki durum ayrı ayrı ele alınsın. Faz döndürmeyen kuvvetlendiricinin, ekil-3.4'deki ibi, bir iri katı ve interatör olarak ele alınmı ikinci kazanç katı modeliyle temsil edildii varsayılsın. Pozitif yöndeki iri basamaına cevabı inceleyelim. I O akım kaynaına elen edeer daılmı kapasite oldukça büyük deerlidir. T ve T tranzistorlarının kaynakları bunların kendi tabanlarına balıdır. Baka bir deyile, bunlar p kuyulu olarak erçekletirilmilerdir ve her birinin kendi tabanı bulunmaktadır. Bu ekilde oluturulan tranzistorlarda kuyu ve esas taban arasında büyük deerli bir kapasitif etki ortaya çıkar. Öte yandan irie uyulanan basamak biçimli erilim sıçraması v i (t) = V.u(t) biçiminde birim basamak fonksiyonu

20 3. 0 cinsinden verilebilir. Bu durumda T ve T 3 tranzistorları kesimde, T tranzistoru iletimde olduundan,t tranzistorundan I O i w deerinde bir akım akar. Ortak kaynak noktasında C w daılmı kapasitesi ve I O akım kaynaının oluturduu empedans, T tranzistorunun kaynaından içeriye doru bakıldıında örülen / m empedansından çok büyük olur. Bu nedenle v (t) = v (t) w in V DD C C T 3 T 4 I O i w I Oi w _ T T V O V in i w C W I O T, T 3, T 4 kesimde -V SS T iletimde V DD C C T 3 T 4 I O - i w I O - i w IO - iw _ V in T T V O i w C W I O T, T 3, T 4 iletimde -V SS T kesimde ekil Gerilim izleyicinin pozitif ve neatif erilim sıçramaları için modellenmesi

21 3. yazılabilir. Böylece C w kapasitesinden akan ı w akımı i (t) = C w w dv w(t) dt in = C dv w dt biçiminde ifade edilebilir. Girie uyulanan basamak iaretine karı düen çıkı iareti deiimi v (t) = o C t C 0 ( I i )dt O w t v o(t) = I C t C C CC 0 O w dv dt in dt O w v o(t) = I C t C C CC V u(t) (3.4) olur. Bu baıntıdaki ilk terim zamanla lineer deien bir yükselme, ikinci terim ise ilk bata izlenen basamak biçimli yükselmeyi verir. Kuvvetlendiriciye neatif bir erilim sıçraması uyulandıında, T tranzistoru kesime, T, T 3 ve T 4 tranzistorları ise iletime sürülürler. Bu durumda iletime sürülen tranzistorlardan I O - ı w akımı akar. C C nin bir ucu örünürde toprak potansiyelinde, C w ise V w potansiyeli ile toprak arasında olur. Bu durumda çıkı iaretinin deiim hızı dv dt o O w dv dt = I - i = - i CC C Cw i w = I O C C o C c I O = - C C w w w w (3.5) biçiminde ifade edilebilir. Neatif yöndeki yükselme eimi, yapının edeerinde C w daılmı kapasitesinin bulunması nedeniye, I O /C C deerinden I O /(C C C w ) deerine dümekte, yani C w /C C oranında azalmaktadır.

22 CMOS ilemsel kuvvetlendiricilerde ürültü CMOS ilemsel kuvvetlendiricilerde ürültü, yapıda iaret yolu üzerindeki tranzistorların her biri için ürültü erilimi kaynaı da dikkate alınarak incelenebilir. ki kazanç katlı ilemsel kuvvetlendirici yapısı için elde edilen ürültü edeeri ekil-3.5'de verilmitir. Böyle bir yapıda, ürültü, edeer bipolar yapıdakine öre 0 kat daha yüksektir. Yapıda yer alan üç kat, kat iriine indirenmi edeer ürültü erilimi yaknaı ve ürültüsüz kuvvetlendirici cinsinden ayrı ayrı modellenmitir. T 5 akım kaynaı tranzistorundan ileri elen ürültü ise, ilemsel kuvvetlendiricinin CMRR ortak iareti bastırma miktarı oranında bastırılır ve etkisiz kılınır. V DD v n3 v n4 T 3 T 4 v n V A A v n v T T in v n6 T 6 v n8 v n9 T 8 v o T 5 v n7 T 7 T 9 V B -V SS v i _ K A B d K S K O v nd v ns v no v o ekil-3.5.ki kazanç katlı ilemsel kuvvetlendiricide ürültü edeeri.

23 3. 3 Giri tranzistorlarına ilikin v n ve v n ürültü kaynaklarından A noktasına yansıyan ürültü, v A v A m K d = = = (3.6) vn vn o o4 ürültü kazancı ile ifade edilebilir. Benzer ekilde hareket edilerek, T 3 ve T 4 tranzistorlarına ilikin v n3 ve v n4 ürültü kaynaklarından A noktasına kadar ürültü kazancı da tanımlanabilir. v n3 ürültü eriliminden yansıyan akım bileeni i =.v m3 n3 olur. Bu bileen T 4 tranzistoru ile aynalanır. Böylece v = A.v m3 n3 o o4 elde edilir. Benzer ekilde, T 4 tranzistoruna ilikin v n4 ürültü erilimi için A A m K v = v = v 3 = v v n3 n4 o o4 (3.7) yazılabilir. Bütün bu ürültü kaynaklarının A noktasında oluturacaı ürültü ücü dikkate alınır ve bu ürültüyü oluturan erilim fark kuvvetlendiricisinin iriine indirenirse A olduundan d v = K.(v v ) K.(v v ) n n v n3 n4 v nd = v m4 n vn. v n3 vn4 m (3.8) elde edilir. Baıntıdan fark edilebilecei ibi, v nd 'yi minimize etmek için n ve v n 'nin etkilerinin düük tutulması, ve m4 << m artının salanması erekli olmaktadır. Bu artlardan ilkinin yerine elebilmesi için T -T çiftini oluturan tranzistorların W.L yüzeyi ile bunların m eiminin büyük tutulması erekir. Bu ise kırmık üzerinde yer kaybı ve ek üç harcaması anlamına elmektedir. m4 <<

24 3. 4 m arının salanması için kutuplamanın elverdii oranda yük tranzistorlarının L kanal boyu arttırılmalıdır. Bu ise, iri ve yük tranzistorları için ayrılan yüzeyin belli olduu varsayımı altında, T - T çiftine ayrılan alan büyük, T 3 -T 4 çiftine ayrılan alanın kiçik tutulacaı anlamına elir. Bir NMOS tranzistordaki /f ürültüsü, bir p kanallı tranzistordakine öre 3 defa kadar daha yüksek olur. ki kazanç katı arasında seviye öteleme amacıyla yerletirilmi olan ve T 6 - T 7 tranzistorları ile kurulan kaynak izleyici için benzer yoldan hareket edilerek edeer ürültü erilimi hesaplanırsa elde edilir. Bu edeer erilim, aaıdaki biçimde ilemsel kuvvetlendiricinin iriine de indirenebilir: olduundan v nd = v ns v = v m n6 7.vn7 (3.9) m6 ns v n = v nd v K d m4 n vn. v n3 vn4 m v n6 d m7 n7 K m6.v (3.30)) elde edilir. Baıntıdan kolayca fark edilebilecei ibi, K d >> artının salandıı alçak frekanslarda v ns kolayca ihmal edilebilir. Kazancın dütüü yüksek frekanslarda ise durum böyle deildir. Bu ürültü etkisini düük düzeyde tutabilmek üzere m6 eiminin büyük tutulması erekecei kolayca fark edilebilir. kinci kazanç katından ileri elen ürültü ise önemli deildir ve edeer iri ürültü erilimine katkısı ihmal edilebilir.

25 Yüksek baarımlı ilemsel kuvvetlendiriciler Buraya kadar ele alınan basit iki kazanç katlı ilemsel kuvvetlendirici yapıları, daha çok, sc süzeci yapılarına uyun topolojilerdir. Yüksek frekanslı aktif süzeç yapıları, yüksek doruluklu ve hızlı D/A ve A/D çeviriciler, enstrümantasyon kuvvetlendiricileri ibi uyulamalar söz konusu olduunda, bu tür basit yapılar yetersiz kalırlar. Standart iki katlı yapının en önemli sakıncası, bu tür yapılarda kazancın düük olmasıdır. lemsel kuvvetlendiricinin kazancı, kat kazançlarının çarpımı ile belirlenir. Ele alınmı olan iki katlı yapılarda açık çevrim kazancı 80dB kadar olur. Yapıya ek katlar yerletirilerek kazancın arttırılması yoluna idilmesi uyun bir çözüm deildir; zira, ek katlarla beraber transfer fonksiyonunun kutup sayısı da artar ve frekans kompanzasyonu zorlaır. Bu nedenle, kazancın yükseltilmesi için yapıda deiiklikler yapılması erekli olur. Bunun yanısıra, bazı uyulamalarda, band eniliinin büyük olması da erekebilir. Yüksek performanslı ilemsel kuvvetlendiriciler, yüksek deerde birim kazanç band enilii (kazanç-band enilii çarpımı) ve yükselme eimi elde etmek üzere kullanılan yapılardır. Bu tür ilemsel kuvvetlendiriciler enellikle daha fazla üç harcarlar. daha önce de belirtildii ibi, ilemsel kuvvetlendiriciler enellikle iki rupta incelenebilir: Bunlardan birincisi, eçi iletkenlii kuvvetlendiricisi, ya da kısa adıyla OTA dır. Bu tür yapıların çıkı direnci oldukça yüksektir. kinci rup ise, çıkı direnci düük olan ilemsel kuvvetlendirici yapılarıdır. Yüksek çıkı dirençli ilemsel kuvvetlendirici yapıları için tamponlanmamı (ayırıcı çıkı katı kullanılmamı) ilemsel kuvvetlendiriciler deyimi de kullanılmaktadır. lemsel kuvvetlendiricilere ilikin bölümde buraya kadar ele alınan yapılar tamponlanmamı ilemsel kuvvetlendirici yapılarıdır. Tamponlanmamı ilemsel kuvvetlendiriciler düük deerli yükleri süremezler. Bu nedenle, bazı özel uyulamalar için kapasitif yükleri ve düük empedanslı yükleri sürmek üzere yararlanılabilecek yöntemlerin aratırılması erekir.

26 3. 6 Yukarıda bahsedilen iki rup ilemsel kuvvetlendirici arasındaki temel fark, yüksek performanslı ilemsel kuvvetlendiricilerde kullanılan çıkı katı yapılarından ileri elir. Bu çıkı katları sadece MOS tranzistorlarla kurulabilecei ibi, MOS tranzistorlar ve CMOS teknolojisinde bulunan bipolar tranzistorlardan yararlanılarak da oluturulabilir. Devreye çıkı katı eklenmesi, açık çevrim transfer fonksiyonuna ek kutuplar elmesine neden olur ki, bunun da frekans kompanzasyonunu zorlatıracaı açıktır. Bazı uyulamalarda düük ürültülü ilemsel kuvvetlendiricilere ereksinme duyulabilir. Düük ürültülü ilemsel kuvvetlendirici elde etmek üzere,kuvvetlendiricinin iri katında PMOS tranzistorlar kullanılır. Bu bölümde yüksek performanslı ilemsel kuvvetlendirici yapıları ele alınarak incelenecektir Ortak kaynak-ortak eçitli kuvvetlendirici ile ilemsel kuvvetlendirici erçekletirilmesi Bir çok uyulamada kat kazancının yeteri kadar büyük deerli olması, tek bir ortak kaynak-ortak eçitli kuvvetlendirici kullanılarak salanabilir. (ekil- 3.6). Böyle bir çözümün yararı, tek bir kat ile daha iyi bir frekans erisi elde edilebilmesidir. Alçak frekanslarda çalımada, devrenin saladıı kazanç, iki katlı kuvvetlendiricinin saladıı kazançla aynı olur. Ancak, yapıda çıkı düümünün empedansı, iki katlı yapının çıkı empedansına öre m.r o oranında yükseltilmitir. Devrenin erilim kazancı ise iri tranzistorlarının eimi ile çıkı düümü empedansının çarpımıdir. Bu yapının saladıı önemli bir yarar, baskın kutbun C L yük kapasitesi ile belirlenmesi, baka bir deyile, bu kapasitenin aynı zamanda kompanzasyon kapasitesi ilevini yerine etirmesidir. ki kazanç katlı yapıda ise, daha önceki bölümlerde österildii ibi, durum böyle deildir. ki katlı kuvvetlendiricide yük kapasitesinin arttırılması baskın olmayan kutbu etkiler ve faz payını azaltır. Burada ele alınan tek katlı yapıda ise yük kapasitesinin arttırılması faz payını iyiletirmektedir. Yapının transfer donksiyonunda T 3 ve T 4 kaskod tranzistorlarının ve akım kaynaı tranzistorlarının eçit-kaynak kapasitelerinden ileri elen baskın olmayan kutup bulunur. Bunun frekansı tranzistorların eçi frekansı mertebesindedir.

27 3. 7 V DD V K I O ' I O ' V I - T 0 A B I O / I O / T T T I T 7 T 8 C I D V K3 V O I O T 5 T 6 C L T 9 V K T 3 T 4 -V SS ekil-3.6. Ortak kaynak- ortak eçitli kuvvetlendirici yapısı ile ilemsel kuvvetlendirici erçekletirilmesi. MOS tranzistorlarda eçi frekansı m f T = C s eklinde ifade edilir. Etkin kanal uzunluunun 4m, (V GS -V T ) farkının birkaç yüz milivolt mertebesinde olması durumunda, baskın olmayan kutup birkaç yüz MHz mertebesinde olur. Giri tranzistorlarının eimlerinin uyun seçilmeleri durumunda, iyi bir faz payı ile yüksek deerli bir kapalı çevrim band enilii elde edilebilir. Ancak, kaskod devrenin etkisiyle, çıkı iaretinin dalalanma aralıının iki kazanç katlı yapıya öre biraz daha düük olacaını belirtmekte yarar vardır. ekil-3.6'daki yapıda T 3 -T 8 tranzistorlarıyla oluturulan blok, kompozit yükü oluturur. Bu yük katlanmı yüktür; baka bir deyile, elenik tranzistorlar kullanılmasıyla yük V DD eriliminden ayrılmı ve -V SS erilimine ötürülmütür. Sükunet durumunda, I O akımı T -T tranzistorlarına e olarak paylatırılmaktadır.

28 3. 8 ' T 0 - T tranzistorları V K erilimi ile I O akımını akıtacak biçimde kutuplanırlar. Böylece, I akımı I = I O ' olur. Girie bir V ın erilimi uyulansın. Bu durumda savak akımları I O = ' m.v in / kadar deiir. I O akımı sabit kalır. Bu nedenle, I akımları da ±I kadar deiir. T 3 -T 6 tranzistorları kaskod bir akım aynası olutururlar. Böylece, T 3 -T 5 deki deiim, T 4 -T 6 koluna yansıtılmı olur. Böylece, ilemsel kuvvetlendiricinin çıkı erilimi deiimi ve kazancı da - I O v =.R. v o m O in olur. Yapının çıkı direnci ise K v = - m.ro (3.3)) R = O o.r m6 o6 o o ( ).r m8 o8 (3.3)) biçiminde ifade edilebilir. R O.C L zaman sabiti transfer fonsiyonunun baskın kutbunu belirler: s p C R o m6 o6 m8 o8 = (3.33)) L O.r ( C L o 8.r o ) Baskın olmayan kutuplar, A, B, C düümlerindeki düük empedans deerlerinin daılmı kapasitelerle yüklenmeleriyle belirlenir. A düümündeki etkin direnç / m7, B düümündeki etkin direnç / m8, C düümündeki etkin direnç ise / m6 / m4 deerindedir. Buna öre p p s, s p3, s p4 s olur. s p ve K VO açık çevrim kazancına balı olarak ilemsel kuvvetlendirici kararsız olabilir.

29 Wilson (veya kaskod) akım kaynaı kullanılması VDD T3 T T4 T I Iref V -VSS ekil-3.7. Wilson akım kaynaının yük olarak kullanılması. Kazancı arttırmanın dier bir yolu, Wilson (veya kaskod) akım kaynaı devrelerinden yararlanmaktır. Kaskod akım kaynaının yük olarak kullanılıı ekil- 3.7'de verilmitir. Kaskod akım kaynaının çıkı direnci o3 m3 m R O = r o. m. o biçiminde ifade edilir. Bu baıntıda r O = / O büyüklüü I ref akım kaynaının çıkı direncini östermektedir. Yapıda ro., m RO o3 o olur. V eriliminin alabilecei en büyük deerde T tranzistoru doymada kalmalıdır. Buna öre maks DD GS TP v = V -. V V 3

30 3. 30 olur. Kaskod akım kaynaının bir ilemsel kuvvetlendirici yapısında kullanılıı ekil-3.8'de österilmitir. T 3 -T 6 tranzistorları, yine kaskod devre olarak düzenlenmi olan fark kuvvetlendiricisinin yükünü olutururlar. Bu yapıda (W / L ) = (W / L ), (W / L ) = (W / L ) 3 4 (W / L ) = (W / L ), (W / L ) = (W / L ) olarak seçilir. Fark kuvvetlendiricisinin çıkı direnci R = O o4.r m6 o6 o.r m8 o3 (3.34) baıntısıyla ifade edilebilir. V DD T 3 T 4 T V K T 5 T 6 T T 7 T 8 T 4 T0 V K C C V O - T T V K3 T 9 T 3 -V SS ekil-3.8. Wilson akım kaynaının ilemsel kuvvetlendirici yapısında kullanılması. m6.r o6 ve m8.r o8 olması durumunda çıkı direnci R O olur. Fark kuvvetlendiricisinin saladıı kazanç o4 o

31 3. 3 K V = - m.ro (3.35) biçiminde yazılabilir. kinci kat ise kaynak izleyici olarak düzenlenmitir. Yapıdaki T 4 tranzistoru kompanzasyon kondansatörüne seri olarak balanmıtır. Direnç bölesinde çalıan bu tranzistor R Z sıfırlama direnci örevini üstlenmektedir. R Z sıfırlama direncinin MOS tümdevre tekniinde daima bu ekilde çalıan bir tranzistorla erçekletirildiini belirtmekte yarar vardır. Yapıda ek elemanlar kullanıldıı için, bu tür bir ilemsel kuvvetlendiricinin rastele denesizlii enellikle büyük olur. Yapıda, fark kuvvetlendiricisinin arkasına bir seviye öteleyici ve çıkı katı bloku balanmıtır. Seviye öteleyici ve C L yük kapasitesi nedeniyle devrenin transfer fonksiyonunda ek kutuplar ortaya çıkar; bu kutuplar baskın kutup deildir, ancak yapının band eniliini sınırlayan birer etken olarak kendilerini österirler. C C = C L olması durumunda, band enilii C L ile sınırlanır Tamponlanmı ilemsel kuvvetlendirici yapıları Basit iki kazanç katlı kuvvetlendirici yapısına bir çıkı katı eklenerek, devrenin sadece büyük deerli kapasitif yükleri deil, aynı zamanda düük empedanslı yükleri sürmesi de salanabilir. Böyle bir devrenin blok eması ekil-3.9 da verilmitir. lk yapı, tamponlanmamı ilemsel kuvvetlendirici yapısını oluturmaktadır. kinci kat ise birim kazançlı bir çıkı katıdır. V I - _ V V O tamponlanmamı birim kazanclı ilemsel kuvvetlendirici çıkı katı ekil-3.9. Yüksek performanslı ilemsel kuvvetlendirici yapısı.

32 3. 3 Tamponlanmamı ilemsel kuvvetlendiricinin iki kazanç katı olduu düünülecek olursa, eldeki üç katlı yapının nasıl kompanze edileceinin belirlenmesi erekir. Kompanzasyonsuz durumda ilemsel kuvvetlendiricinin açık çevrim kazancı VO ( s) KVO (3.36) VI ( s) s s s s p' sp ' sp3' eklindedir. Burada s p ve s p büyüklükleri, tamponlanmamım ilemsel kuvvetlendiricini kompanze edilmemi durumdaki kutuplarını, s p3 ise çıkı katının kutbunu östermektedir. Burada s p < s p <s p3 olduu kabul edilecektir. Yapıda C L yük kapasitesi arttıkça s p3 azalacak, R L arttıkça s p3 artacaktır. s p j s p3 ' s p ' s p ' s p3 (a) j s p3 '=s p3 s p ' s p (b) ekil-3.0. a) kinci ve üçüncü kata, b) ikinci kata Miller kompanzasyonu uyulanması durumunda ilemsel kuvvetlendiricinin kutuplarının yer erileri.

33 3. 33 kinci ve üçüncü kata Miller kompanzasyonu uyulanırsa, ekil-3.0a da örülen yeni kutuplar elde edilir. C C kapasitesinin deeri arttıkça, ikinci ve üçüncü kutuplar j eksenine doru bükülürler. Bu ise faz payının düük olmasına neden olur. Miller kompanzasyonu sadece ikinci kata uyulanırsa, bu yeni durumda ekil-3.0b deki kutuplar elde edilir. Böylece kutupların j eksenine doru bükülmeleri ortadan kaldırılmı olur. Ancak, çıkı katının kutbu ise daha önceki yerinde kalır. Bu iki yaklaımdan hanisinin seçilecei, faz payı için önörülen deere balıdır. ekil-3. de yukarıda blok eması verilen yapının açık devre eması örülmektedir. ekildeki ilemsel kuvvetlendirici üç kattan olumaktadır. Giri katı bir fark kuvvetlendiricisidir. Bu katın çıkıına bir ara kuvvetlendirici ile bir çıkı katı balanmıtır. T,T 3 ve T,T 4 eviricileri ara kuvvetlendiriciyi olutururlar. Bu katın örevi kazancı ve kompanzasyonu salamak, ayrıca T 5 ve T 6 tranzistorlarını sürmektir. Çıkı katı ise birim kazanç salamak üzere düzenlenmi bir eçi iletkenlii katıdır. Devredeki iki eviricinin iri-çıkı karakteristikleri ekil-3. de örülmektedir. ekildeki a ve b erileri sırasıyla T, T 3 ve T,T 4 eviricilerine ilikin karakteristiklerdir ve bunlar T 5 ile T 6 tranzistorlarını sürmek üzere kullanılmaktadır. ekilde belirtilen eçi erilimi V V V C B A eklinde tanımlanmıtır. V A ve V B büyüklükleri, T 5 ve T 6 yı kesime sürecek olan evirici iri erilimleridir. Güç harcamasının düük olabilmesi için V C eriliminin sıfırdan büyük olması erekir; ancak, kabul edilemeyecek mertebedeki eçi distorsiyonundan kaçınmak için, V C eriliminin çok büyük tutulmaması erekir. Bu kriter, eviricilerin uyun boyutlandırılmasıyla yerine etirilebilir. Böylece, V C eriliminin sıfırdan büyük, ancak yeterince küçük olması da salanmı olur. Çıkı katı B sınıfında çalıtırıldıından, her bir evirici için ayrı bir frekans kompanzasyonu erekli olur. MOS çıkı katı kullanan CMOS ilemsel kuvvetlendiricilere dier bir örnek ekil-3.3 de örülmektedir. Bu devre tamponlanmamı ilemsel kuvvetlendirici ile neatif eribeslemeli çıkı katı kombinezonundan oluur.

34 3. 34 T 7 T 3 T 4 T 6 V DD I ref C VO iri katı _ C R L T T T 5 -V SS ekil-3.. Düük empedanslı yükleri sürmeye elverili CMOS ilemsel kuvvetlendirici. V O V DD T -T 3 eviricisi T AKTF T DOYMADA T -T 4 eviricisi a T DOYMADA b T AKTF V A V B V I ekil-3.. ekil-3.. deki eviricilere ilikin iri-çıkı karakteristikleri. Devredeki tamponlanmamı ilemsel kuvvetlendiricinin çıkı katı, T 6 ve T 7 eviricilerini sürmek amacıyla kullanılmıtır. Devrede yer alan tamponlanmamı ilemsel kuvvetlendirici enellikle aktif yüklü bir fark kuvvetlendiricisidir. T 6 ve T 7 tranzistorları ise evirici katını olutururlar. A kuvvetlendiricisi ile T 6 tranzistoru, çıkıtaki erilim dalalanmasının pozitif yarıperiyodu için birim

35 3. 35 kazanç salar. A ile T 6A ise aynı ilemi neatif yarıperiyotta erçekletirir. Çıkı katı AB sınıfında çalıtıından, devrenin neatif yarıperiyodu, pozitif yarıperiyodunun simetrii olur. T 6 T 6 T 4 T 9 V DD _ C D A - -V OS V O T 8A T 0 V K T 8 V K - A T 7 T 3 T 6A T T 5 ekil-3.3. MOS çıkı katı kullanan dier bir CMOS ilemsel kuvvetlendirici yapısı Yüksek hızlı-yüksek frekanslı ilemsel kuvvetlendiriciler -V SS Bu bölümde, hızı ve kazanç-band enilii çarpımı iyiletirilmi ilemsel kuvvetlendirici yapıları ele alınarak incelenecektir. Burada hız kelimesiyle, devrenin iriine bir darbe uyulanması durumunda cevap verebilmesi için ereken minimum süre kastedilmektedir. Bu art, yüksek bir yükselme eimi deeri ve yerleme zamanını (settlin time) minimize etmek için iyi bir faz payı özelliini erekli kılar. Bu tür ilemsel kuvvetlendiricilerin yükselme eimleri 00V/sn den fazla ve büyük deerli kapasitif ve rezistif yükler için kazanç-band enilii çarpımı da 0MHz den büyük olmalıdır. Böyle bir yüksek performans özellii salayabilmek üzere, enellikle çıkı erilimi dalalanma aralıından fedakarlık yapılır. Yüksek performanslı bir ilemsel kuvvetlendirici yapısı ekil-3.4 de verilmitir. Bu yapıdaki çıkı katı, iki taban (kuyu) npn tranzistoru ile erçekletirilen ve Darlinton çifti olarak çalıan A sınıfı bir kuvvetlendiriciden olumaktadır. Yapıda bu tür bir Darlinton çiftinin kullanılmasının amacı,

36 3. 36 çıkıta yer alan edeer bipolar tranzistorun akım kazancını arttırmak, böylece çıkı akımının yüksek deerli olmasını salamaktır. Bu devrenin çıkıından alınabilecek en büyük erilim deeri V DD -.V BE olur. lemsel kuvvetlendiricinin çıkı direncini bulmak üzere ekil- 3.5a daki edeer yapı kullanılabilir. Bu yapıya ilikin edeer devre de ekil- 3.5b de örülmektedir. Edeer devre yardımıyla çıkı direnci hesaplanırsa R O ( ds6 G).( m ). ' Rds6. G.( ' ) ( ' ).( ). R ds6 m ds6 m m m V DD (3.37) T 0 T T 3 T 4 T 6 T 8 T 9 T T 3 V T T R R R 3 R EXT V T 5 C V O T 7 V ref dier iki kat için -V SS ekil-3.4. Bipolar tranzistorlu çıkı katlı ilemsel kuvvetlendirici yapısı. R r ds6 R T T V O r R p r p V - ds6 V m(v -V ) m(v O-V ) V O - ekil-3.5. ekil-3.4 deki yapının çıkı direncinin hesaplanması için yararlanılan devre ve bu devrenin edeeri.

37 3. 37 elde edilir. Devrede örülen 3k luk direnç, T tranzistorunun kutuplamasını karalı hale etirmek üzere kullanılmıtır. Bu direnç nedeniyle çıkı direnci, basit Darlinton çiftindekine öre daha büyük olur. T 6 T T T 5 T 4 T 3 ekil-3.6. Çıkı direncinin küçültülmesi. ekil-3.6 da österilen yapının kullanılmasıyla, çıkı direncini daha da küçültmek mümkündür. Bu devrenin çıkı direnci hesaplanırsa R O Ri ( ).( ) F F (3.38) elde edilir. Bu baıntıdaki R i direnci, T tranzistorunun bazından içeriye doru bakıldıında örülen dirençtir. Bu tür ilemsel kuvvetlendirici yapılarıyla 00MHz e kadar kazanç-band enilii çarpımı ve 300V/sn lik yükselme eimi deerleri elde edilebilir. Devreyle C L = 00 pf mertebesinde yük kapasitelerini sürmek mümkündür. Açık çevrim çıkı direnci 00 Ohm ve faz payı da 45 o mertebesinde olur. Yüksek hızlı ilemsel kuvvetlendirici tasarımında kullanılabilecek dier bir yaklaım, çıkı katında pu-pul kaynak izleyici kullanmaktır. ekil-3.7 de örülen yapı düük bir çıkı direnci elde edilmesini salamaktadır. Çıkı katı T 7 den T ye kadar numaralanmı olan tranzistorlarla kurulmutur. Tamponlanmamı ilemsel kuvvetlendiricinin iri katı bir eçi iletkenlii kuvvetlendiricisi, ikinci katı ise bir akım kuvvetlendiricisi olarak oluturulmutur. Gerilim kazancı, T 7, T, T 8 ve T 9 tranzistorlarının birletii

38 3. 38 düümdeki yüksek direnç deeri ile salanır. Tamponlanmamı kuvvetlendiricinin frekans cevabı oldukça iyidir; çünkü yukarıda sözü edilen düüm dıındaki tüm düümler düük empedanslıdır. C L yük kapasitesi ek bir kutup oluturarak kuvvetlendiricinin kompanze edilmesini salar. Çıkı katı, düük çıkı direnci elde etmek üzere kullanılmaktadır. Devrenin küçük iaret çıkı direnci R O m m (3.39) eklindedir. Çıkı katındaki elemanların boyutlarına ve kutuplama akımına balı olarak, çıkı direnci için kohm dan küçük deerler elde edilebilir. V DD T8 T9 T5 T4 T3 T6 T7 T8 V DD T5 T7 CL I K VI T T V O T9 T6 T T4 T3 T0 T T0 T -V SS ekil-3.7. Düük çıkı dirençli bir CMOS ilemsel kuvvetlendirici yapısı. T 7 ve T 0 tranzistorları, T 8 ve T 9 tranzistorlarını kutuplarlar ve bunlar T ve T tranzistorlarının elenik tranzistorlarıdır. dealde T 8 ve T ile T 9 ve T tranzistorlarının eçit erilimleri birbirlerini kompanze ederler; dolayısıyla sıfır iri erilimi için çıkı erilimi sıfır olur.

39 Düük ürültülü ilemsel kuvvetlendiriciler lemsel kuvvetlendiricilerin düük ürültülü olması, birçok bakımdan önem taır. Analo CMOS yapı bloklarının uyulamalarının önemli bir kısmı, iaret-ürültü oranının büyük önem taıdıı haberleme alanındadır. Gürültü ne kadar düük olursa, iaret ürültü oranı da o kadar iyi olur. Düük ürültülü bir ilemsel kuvvetlendirici elde etmek için yararlanılabilecek iki yol bulunmaktadır. Gürültü ile MOS elemanın boyutları ve proses karakteristikleri arasındaki ilikileri kullanmak, Yapıyı kırpıcı ile stabilize etmek. T 0 T 5 T 7 V DD - T T C C V O VK T T 8 T 9 V K T 6 T 3 T 4 -V DD ekil-3.8. Düük ürültülü CMOS ilemsel kuvvetlendirici. ekil-3.8. düük ürültülü bir CMOS ilemsel kuvvetlendirici yapısını östermektedir. kaskod balı T8 ve T9 tranzistorları, üç kaynaından ileri elebilecek ürültüyü (PSRR) azaltmak amacıyla kullanılmılardır. Girite PMOS tranzistorların kullanılmasının nedeni, bu tranzistorların ürültü performanslarının NMOS tranzistorlara öre daha iyi olmasıdır. ekil-3.9, ekil-3.8 deki devrenin ürültü modelini östermektedir. yapıdaki doru akım

40 3. 40 kaynaklarının ürettii ürültü ihmal edilmitir. Bunun nedeni, MOS tranzistorların eçitlerinin düük empedanslı noktalara balı olmasıdır. T8 ve T9 tranzistorlarının kaynak uçlarından bakıldıında örülen direncin büyük olması nedeniyle, T8 ve T9 un eçitlerindeki ürültü kaynakları, T ve T nin eçitlerindeki ürültü kaynakları yanında ihmal edilebilir. Böylece toplam çıkı ürültü erilimi spektral younluu v R v R ( v v v v ) no m6 n6 m n m n m3 n3 m4 n4 (3.40) eklinde ifade edilebilir. Edeer iri ürültü erilimi spektral younluu ise (3.40) ifadesini ilemsel kuvvetlendiricinin fark iaret kazancına bölünmesiyle elde edilir: v v n m3 vn3 vn R v m m. (3.4) n 6 eq V DD I I v n v n T T v no T 6 v n6 T 3 T 4 v n3 v n4 -V SS ekil-3.9. Düük ürültülü ilemsel kuvvetlendirici yapısının ürültü modeli. Bu eitlikten de fark edilebilecei ibi, ikinci kattan ileri elen ürültü, ilk kattan ileri elen ürültüye ifadeye katılabilir. Bu nedenle, bu ürültü ihmal edilebilmektedir. ekil-3.8 deki devrenin ürültüsünü minimize etmek için,

41 3. 4 (3.4) baıntısının minimize edilmesi erektii açıktır. m >> m3 artının salanmasıyla (3.4) baıntısı minimize edilebilir. Bu durumda, iri ürültüsünün baskın bileeni iri tranzistorları tarafından üretilen ürültü olur. Daha önce de belirtildii ibi, irite PMOS tranzistorların kullanılmasının nedeni, PMOS tranzistorların ürültü performanslarının daha iyi olmasıdır. Gürültünün sıcaklıa balı bileeninin azaltılması için, iri tranzistorunun eçi iletkenlii arttırılabilir. Bunu salamak üzere de tranzistorların savak akımları ve/veya W/L oranları arttırılabilir. Devrenin iriindeki elemanların ürettii /f yürültü bileeninin azaltılması için de W veya L deerleri arttırılabilir. BJT ler için köe frekansı (/f ürültüsü ile sıcaklıa balı ürültü daha düüktür. Dolayısıyla, düük frekanslarda ( khz den daha küçük frekasnlarda) ürültüye önem veriliyorsa, MOS tranzistor yerine bipolar tranzistor kullanılması yelenebilir. KAYNAKLAR [] H. Kuntman, Analo tümdevre tasarımı, Sistem yayınları, stanbul, 99. [] H. Kuntman, Analo MOS tümdevre tasarımı (Endüstri Semineri Notu), TÜ leri Elektronik Teknolojileri Aratırma Gelitirme Vakfı (ETA), Uyulamaya özü tümdevre teknolojileri yaz okulu notları, stanbul,993. [3] H. Kuntman, leri analo tümdevre tasarımı: Analo devreler, (Endüstri Semineri Notu), TÜ leri Elektronik Teknolojileri Aratırma Gelitirme Vakfı (ETA), stanbul,994. [4] P.R. Gray, R.G. Meyer, Analysis and desin of analo interated circuits, John Wiley, 984. [5] R. Greorian, G.C. Temes, Analo MOS interated circuits for sinal processin, John Wiley, 986. [6] A.B. Grebene, Bipolar and MOS analo interated circuit desin, John Wiley, 984. [7] F. Riedel, MOS Analotechnik, Oldenbur Verla, Wien, 988. [8] P.E. Allen and D.R. Holber, CMOS analo circuit desin, Holt, Rinehart and Winston Inc., New York, 987.