Bellek. t H t L. Çıkış Q. Veri. Q(t + )= f( Q(t), I 0, I 1,., I n-1 ) Q(t): Şimdiki değer Q(t + ): Sonraki değer
|
|
- Coskun Ece
- 6 yıl önce
- İzleme sayısı:
Transkript
1 ayıal evreler (Lojik evreleri) AIŞIL VL (equential ircuit) erin ilk bölümünde kombinezonal (combinational) devreleri inceledik. Bu tür devrelerde çıkışın değeri o andaki girişlerin değerlerine bağlıdır. Ardışıl (equential) devrelerde ie çıkış değeri, hem girişlerden gelen değerlere hem de devrenin bir önceki "durumuna" bağlıdır. urum bilgiini tutmak için bu devrelerde bellek elemanları bulunur. Ardışıl devrelere örnek olarak bozuk parayla çalışan meşrubat makinelerindeki lojik devreler göterilebilir. Böyle bir ayıal ardışıl devre, ürünü vermek için adece o anda atılan parayı değil, daha önce atılmış olan parayı da dikkate almalıdır. Ardışıl devreler iki gruba ayrılır: enkron (eş zamanlı) ardışıl devreler: Bu devreler adece belli zamanlarda durum değiştirebilirler. üm bellek elemanları ortak bir aat işareti ile eş zamanlı (enkron) olarak tetiklenirler. Aenkron ardışıl devreler: Bu tür devreler her hangi bir zamanda girişlerdeki değişime bağlı olarak durum değiştirebilirler. Bu derte günümüzde çok yaygın olarak kullanılan eş zamanlı devreler ele alınacaktır. Örneğin mikroişlemciler aatle tetiklenen eş zamanlı ardışıl devrelerdir Feza BULUA 6. ayıal evreler (Lojik evreleri) onlu urumlu Makine (Finite tate Machine- FM) Modeli Ardışıl devreler "onlu durumlu makine" (Finite tate Machine- FM) modeli kullanılarak taarlanırlar. Bu modelleme yöntemi, bir çok başka itemin taarımında da kullanılır. Böyle bir makine ilk çalışmaya başladığında belli bir durumda bulunur. Gelen giriş değerine göre ve içinde bulunduğu duruma göre makine bir çıkış üretir. Gelen giriş değerine göre ve içinde bulunduğu duruma göre yeni bir duruma geçer. onlu durumlu makineler, lojik devre olarak olarak gerçekleştirilirken iki kıımdan oluşturulurlar: a) Lojik işlemleri yapan kombinezonal devre, b) urum bilgiini tutan bellek elemanları. Girişler (I -I n- ) ombinezonal Çıkışlar (O -O m- ) evre Şimdiki urumlar (d -d k- ) (enkronizayon) aat işareti Bellek onraki urumlar (d + - d k-+ ) Bellek elemanları incelendikten onra ardışıl devreler konuu tekrar ele alınacaktır Feza BULUA 6.2 ayıal evreler (Lojik evreleri) Veri aklama (Bellek) lemanları 'Flip-flop': Bir bitlik bellek elemanlarıdır. Çok girişli, bir çıkışlı lojik bir devre olarak taarlanırlar. Veri Girişleri I I I n- aatişareti Çıkış (t + )= f( (t), I, I,., I n- ) (t): Şimdiki değer (t + ): onraki değer çıkışı flip-flopun o anda içindeki ikili değeri (,) dışarı yanıtır. Bu değer aynı zamanda flip-flopun durum bilgiidir. çıkışının alacağı yeni değer (t + ), veri girişlerinin ve o andaki durumun (t) bir fonkiyonu olarak belirlenir. aat işareti, veri girişlerindeki değerlerin ne zaman değerlendirileceğini, yani flip-flop'un ne zaman değer değiştireceğini belirten işarettir. adece aat işaretinin etkin olduğu anlarda flip-flop'un içeriği yukarıdaki fonkiyona göre belirlenerek değiştirilir. aat işareti etkin değile, veri girişleri değişe bile flip-flop bir önceki içeriğini korur Feza BULUA 6.3 ayıal evreler (Lojik evreleri) aat (lock) İşareti: ayıal itemlerdeki elemanların eş zamanlı (enkronize) çalışmaını ağlayan dikdörtgen dalga şeklinde bir işarettir. t H t L t P aat işaretiyle denetlenen elemanlar (örneğin flip-flop) adece aat işareti etkin olunca işlem yaparlar. Onun dışında eki durumların korurlar. aat işaretinin kullanılmaı açıından elemanlar ikiye ayrılır. a) üzey tetiklemeli elemanlar, b) enar tetiklemeli elemanlar üzey tetiklemeli elemanlar: aat işaretinin bir düzeyini (pozitif lojikte "" düzeyini) etkin düzey olarak kabul ederler. Bu elemanlar aat işareti "" düzeyindeyken işlem yaparak durumlarını ve çıkışlarını değiştirirler; aat işareti "" düzeyindeyken eki durumlarını korurlar. aat işaretinin "" düzeyindeyken girişler işleme okulduğundan, bu üre boyunca giriş değerleri abit tutulmalıdır. Aki durumda ardışıl elemanın çıkışının alacağı değer beliriz olur. Bu üreye kayıt ürei denir. aat işaretinin "" olduğu ürede ie girişler değiştirilebilir. Bu üreye yerleşme ürei denir. Yerleşme ürei ayıt ürei 2-26 Feza BULUA 6.4 ayıal evreler (Lojik evreleri) enar tetiklemeli elemanlar: aat işaretinin bir kenarını (pozitif lojikte çıkan kenar) etkin kenar olarak kabul ederler. Pozitif kenar tetiklemeli elemanlar aat işareti geçişi yapınca (çıkan kenar) işlem yaparak durumlarını ve çıkışlarını değiştirirler; aat işareti geçiş yapmaza eki durumlarını korurlar. Negatif lojikte ie işlemler geçişinde (inen kenar) yapılır. aat işaretinin geçişi yaparken girişler işleme okulduğundan, bu kenardan belli bir üre önce ve onra giriş değerleri abit tutulmalıdır. Aki durumda ardışıl elemanın çıkışının alacağı değer beliriz olur. Girişler abit tutulmalı urma utma ürei ürei ayıt ürei Yerleşme ürei Girişler değişebilir urma ürei "et-up time" utma ürei "Hold time" ayıt ürei, kurma ve tutma ürelerinin toplamından oluşur. Ardışıl devrenin ağlıklı çalışmaı için bu üre boyunca girişlerin abit kalmaı gerekir Feza BULUA 6.5 ayıal evreler (Lojik evreleri) Örnek: enar tetiklemeli Flip-Flopu (oggle Flip-flop) Bellek elemanlarının ve flip-flopların ayrıntılarına geçmeden önce, bu bölümde örnek olarak bir flip-flopu göterilmiştir. aat Girişi flip-flopunun çıkışının (içeriği) alacağı değer (t + ), o andaki değer (t) ile girişinin () YA A işlemine okulmaıyla bulunur. Buna göre girişine = uygulanıra flip-flopun içeriği değişmez. Çünkü: = Flip-flopun girişine = uygulanıra flip-flopun içeriği tümlenir. Çünkü: = ' aat enar etiklemeli (t + )= (t) 2-26 Feza BULUA 6.6
2 ayıal evreler (Lojik evreleri) Geri Belemeli Bağlantılar (Feedback onnection) Bellek elemanları oluşturabilmek için devrelerde geri beleme bağlantılarına gerek duyulur. Geri belemenin anlamı; devrenin bazı çıkılarının aynı devrenin bazı girişlerine bağlanmaıdır. A Örnek: Belli bir anda tümleyicinin A girişi "" ie bu "" değeri devrenin çıkışının "" değeri almaına neden olacaktır. Bu "" değeri tekrar devrenin girişine uygulandığından (geri beleme) yayılma gecikmei onraı tümleyicinin çıkışı "" olacaktır. Bu "" değeri A girişine uygulanacağından çıkışı tekrar "", olacak ve bu değişim bu şekilde devam edecektir. Aşağıdaki şekilde göterildiği gibi tümleyicinin çıkışı ürekli "", "" değerleri araında değişecek ve hiç bir zaman kararlı bir duruma ulaşmayacaktır. Bu kararız (untable) devre bellek olarak kullanılamaz. evrenin değişim (oilayon) periyodu tümleyicinin gecikme üreine bağlıdır. Başka bir kararız (untable) devre: t 2-26 Feza BULUA 6.7 ayıal evreler (Lojik evreleri) İki ümleme lamanı ile Oluşturulan geri Belemeli evre İki ararlı evre (Bitable ircuit) Bu devrede iki tümleme elemanı kullanılmıştır. Bu durumda devrenin iki kararlı durum olur (bitable). ararlı durum : Birinci tümleyicinin girişi "" ie çıkışı "" olur. Bu durumda ikinci tümleyicinin girişi "" olur, çıkışı da "" olur. Bu "" değeri ilk tümleyicinin girişine uygulanır (geri beleme). Bu girişte zaten "" değeri olduğundan devrenin durumunda bir değişiklik olmaz (kararlı). evre kararlı bir durumdadır. ararlı durum 2: ğer birinci tümleyicinin girişi "" ie ikinci tümleyicinin girişi "" olur ve şekilde göterildiği gibi ikinci kararlı durum oluşur Feza BULUA 6.8 ayıal evreler (Lojik evreleri) İki ararlı urumlu (Bitable) evre (devamı) Yanı 6.8'de göterilen iki kararlı devre yandaki gibi de çizilebilir. Bu devre iki kararlı durumdan birinde bulunur. urum : V in =, V out = V in2 =, V out2 = urum 2: V in =, V out = V in2 =, V out2 = Bu elemanın iki kararlı durumu vardır. = ve = _L tümleyen çıkıştır =. Bunlar belleklerde olmaı gereken özelliklerdir. Ancak bu devrenin girişi yoktur. Girişi olmadığından elemanın durumunu dışarıdan denetlemek (değiştirmek) mümkün değildir. İlk gerilim verildiğinde eleman ratgele bir duruma geçer. Bu nedenle bu devre bellek olarak kullanılamaz. Bellek elemanına aşağıdaki iki özelliğe ahip olmaı gerekir:. İki kararlı durum 2. urumları değiştirmeyi veya eki durumu korumayı ağlayan denetim girişleri ayıal evreler (Lojik evreleri) - (et-eet) Bilgi aklama lemanı İki adet VYA veya iki adet V bağlacı ile oluşturulabilen bir bitlik aklama elemanıdır. üm flip-floplar, bu temel aklama elemanına yapılan eklemeler ile oluşturulabilir. VYA ile oluşturulan - aklama lemanı: N N =, ='dan onra =, ='den onra Yaaklı girişler : et (Birleme) : eet (ıfırlama) : Çıkış (urum) N : ümleyen Çıkış (') Hatırlatma: Bir VYA bağlacının bir girişi "" olduğunda çıkışı mutlaka "" olur girişi aklama elemanına "" yazmak için, girişi de "" yazmak için kullanılır. Her iki giriş de "" olduğunda elemanı bir önceki durumunu korur. Girişlerin her ikiine birden "" verilmez Feza BULUA Feza BULUA 6. ayıal evreler (Lojik evreleri) - (et-eet) utucunun urum eğişimleri - tutucunun durum değişimlerini götermek için devre aşağıdaki gibi çizilebilir =, = : =, = : N ğer =, = ie N "" olur. İkinci bağlacın her iki girişi de "" olduğundan, çıkışı "" olur. =, = : =, = N ğer "" olarak değişire tutucu o andaki durumunu () korur, çünkü = değeri geri beleme ile ilk bağlacın girişine uygulandığından N "" olarak kalır. ayıal evreler (Lojik evreleri) - utucunun oğruluk ablou ve arakteritik enklemi: çıkışının bir onraki değeri (onraki durumu) (t+), girişlere ve aklama elemanının o anki çıkışına (durumuna) (t) bağlıdır. oğruluk ablou: (t) (t+) Yaak (Φ) Yaak (Φ) (t+) (t) Φ Φ arakteritik enklem: (t+)= + (t)', = N ğer "" olarak değiştirilire "" olur ve N "" olarak değişir. N tekrar "" yapılıra tutucu o andaki durumunu () korur (değiştirmez). - utucunun Blok iyagramları: N 2-26 Feza BULUA Feza BULUA 6.2
3 ayıal evreler (Lojik evreleri) lemanın içindeki yayılma (propagayon) gecikmeinden dolayı veya girişlerindeki değişimlerin etkii belli bir üre geçtikten onra çıkışta etkili olur. Bu üre boyunca girişler abit kalmalıdır. Aki durumda çıkışın alacağı değer beliriz olur. (veya ) girişindeki darbenin uzunluğu en az gecikme kadar olmalıdır. t plh() t plh() : değiştiğinde çıkışın - değişim yapmaı için geçen üre. t phl() : değiştiğinde çıkışın - değişim yapmaı için geçen üre. t pw(min) : Girişlerin abit kalmaı gereken en küçük üre. - utucunun amanlama Özellikleri: t phl() t pw(min) Çıkış beliriz 2-26 Feza BULUA 6.3 ayıal evreler (Lojik evreleri) İzin Girişli - Bilgi aklama lemanı (utucu) ve girişlerinin adece itenen (izin verilen) zamanlarda etkili olabilmei için bu girişlere V kapıları bağlanır. N İzin Yok N Ancak = olunca etkili olur : et (Birleme) : eet (ıfırlama) : Çıkış (urum) N : ümleyen Çıkış (') : İzin girişi Ancak = olduğunda elemanın içeriği değiştirilebilir. = olduğunda elemanın içeriği korunur. = Belirizlik oluşur 2-26 Feza BULUA 6.4 ayıal evreler (Lojik evreleri) İzin Girişli - utucu (adece V kapıları ile aarım) Yanı 6.4 te, VYA ve V kapıları kullanılarak gerçeklenmiş olan izin girişli - tutucu adece V bağlaçları kullanılarak yandaki şekilde gerçeklenebilir. (t+) X X (t) (t) Yaak İzin Yok N N utucunu girişine yaaklı değerler (=) uygulanıra ve ' çıkışlarının ikii de olur. Bu durumdayken izin kaldırılıra tutucunun değeri beliriz olur. Ancak = olunca etkili olur = ayıal evreler (Lojik evreleri) utucu (Latch), Flip-flop Farkı: Buraya kadar tanıtılan - aklama elemanının bir aat işareti ile tetiklenmei öz konuu değildir. İzin girişi etkin olduğu ürece bu elemanın içeriği değiştirilebilir. Bu tip elemanlara tutucu (latch) denir. aat işareti ile tetiklenen aklama elemanlarına ie flip-flop denir. ' V Bağlaçlı - utucu (Latch) - veri aklama elemanları VYA kapıları yerine V kapıları kullanılarak da taarlanabilir. Bu elemanlar - tutucu olarak adlandırılır. 6.4 ve ': et (Birleme) ümleyeni ' 6.5'teki ': eet (ıfırlama) ümleyeni elemandan farklıdır. : Çıkış (urum) N : ümleyen Çıkış (') N Hatırlatma: Bir V bağlacının bir girişi "" olduğunda çıkışı mutlaka "" olur. ' ' N '=, '='den onra '=, '='dan onra Yaaklı girişler 2-26 Feza BULUA Feza BULUA 6.6 ayıal evreler (Lojik evreleri) tipi utucu (elay Latch) - tutucunun yapıına bazı eklemeler yaparak değişik fonkiyonlara ahip başka tipte tutucular elde edilebilir. - tutucunun ve girişleri bir tümleme kapıı ile birleştirilire tipi tutucu elde edilir. = olduğu ürece 'den gelen değer tutucuya yazılır. = olduğu ürece tutucu bir önceki değerini korur. arakteritik enklem: utucu (t+)= N (t + ) N (t + ) X (t) N (t) ayıal evreler (Lojik evreleri) Pozitif (çıkan) kenar tetiklemeli tipi Flip-flop utucular izin girişleri etkin olduğu ürece veri girişlerindeki değerlere göre içeriklerini değiştirirler. Flip-floplar ie ancak bir aat işareti etkin olduğunda veri girişlerindeki değerlerden etkilenirler. M N N M N ipi tutucu enar etiklemeli önceki önceki N önceki önceki N 2-26 Feza BULUA Feza BULUA 6.8
4 ayıal evreler (Lojik evreleri) Pozitif kenar tetiklemeli tipi flip-flopunun zamanlama özelikleri urma üreine (etup time) uyulmadığı için çıkış belirizdir. Çıkış tekrar belirli bir değer ( örnekte "") alır. ayıal evreler (Lojik evreleri) Negatif (inen) kenar tetiklemeli tipi Flip-flopu aat işaretinin inen kenarlarında girişindeki veri flip-flopa yazılır. N L t hold t plh() t phl() t etup t plh() : tkin kenardan onra çıkışın - geçişi yapmaı için geçen üre. t phl() : tkin kenardan onra çıkışın - geçişi yapmaı için geçen üre. t etup : tkin kenardan önce girişin abit kalmaı gereken üre. t hold : tkin kenardan onra girişin abit kalmaı gereken üre. _L _L N eki eki N eki eki N ipi tutucu İnen kenar tetiklemeli Flip-floparda, özellikle başlangıç değeri yazabilmek için aat işaretinden bağımız olarak (aenkron) çalışan girişler de bulunabilir. Flip-flopa yazmak için P (Preet), yazmak için L (lear) girişi kullanılır. Aenkron girişler, aat işareti etkin olmaa da flip-flopu etkilerler. P L 2-26 Feza BULUA Feza BULUA 6.2 ayıal evreler (Lojik evreleri) ayıal evreler (Lojik evreleri) enar tetiklemeli ve izin girişli tipi Flip-flopu Flip-floplarda da izin girişi () (enable) bulunabilir. Flip-flopun içeriğinin değiştirilebilmei için izin girişi etkin olmalıdır. Aki durumda flip-flopun içeriği korunur. N L eki eki N eki eki N eki N eki N N = 2: MUX N enar tetiklemeli ve izin girişli tipi Flip-flopu (devamı) Flip flopun aat girişine () bir V kapıı bağlayarak daha bait bir devre elde edebilir miyiz? aat N Bu uygun bir çözüm değildir. Bu devrede aşağıdaki orunlar vardır.. Flip flopun aat girişindeki gecikmeyi arttırmak iyi bir fikir değildir. Bu durum enkronizayon orunlarına neden olabilir. 2. ğer aat= ve = ie = olur ve flip flop çalışmaz (uygun bir durum). Ancak aat= iken = olura flip-flopun girişinde bir aktif kenar oluşur ve flip flop girişindeki değeri işler. Halbuki aat işareti o anda 'dir; - geçişi yapılmamıştır. aat Flip-flop aktif değil. Uygun. orun: aat işaretinde gerçekte çıkan kenar yok ancak flipflopun aat girişinde çıkan kenar oluşuyor Feza BULUA Feza BULUA 6.22 ayıal evreler (Lojik evreleri) ayıal evreler (Lojik evreleri) - utucu - utucu, - tutucunun ve tutucunun özelliklerini kendi ütünde toplar. adece veya girişine "" değeri uygulanıra bu eleman - tutucu gibi davranır. ğer adece = ie tutucu birlenir (et) = ; eğer adece = ie tutucu ıfırlanır (reet) =. =, = girişi uygulanmaı durumunda eleman tipi tutucu gibi davranır ve içeriği tümlenir (toggle). = (t) (t+) İşlem eğişim yok N ıfırlama (eet) Birleme (et) N ümleme eki eki N eki eki N eki N eki arakteritik enklem: (t+)= (t)' + ' (t) enar etiklemeli - Flip-Flopu enar tetiklemeli bir flip-flopu ve lojik bağlaçlar kullanılarak kenar tetiklemeli bir flip-flopu taarlanabilir. Bu flip-flopta girişleri adece aat işaretinin etkin geçişlerinde (kenarlarında) değerlendirilir. (t+)= (t)' + ' (t) N N eki ekin eki eki N eki eki N eki N eki 2-26 Feza BULUA Feza BULUA 6.24
5 ayıal evreler (Lojik evreleri) enar tetiklemeli Flip-Flopu (oggle Flip-flop) aat Girişi (t+)= (t) flip-flopunun çıkışının (içeriği) bir aat darbei onra alacağı değer (t+), şimdiki değer (t) ile girişinin () YA A işlemine okulmaıyla bulunur. Buna göre girişine = uygulanıra flip-flopun içeriği değişmez. Çünkü: = Flip-flopun girişine = uygulanıra flip-flopun içeriği tümlenir. Çünkü: = ' ayıal evreler (Lojik evreleri) Flip-Flop ve utucuları arakteritik enklemleri: Flip-Flop ve tutucuların işlevel davranışları karakteritik denklemleri ile tarif edilir. Bu denklemler; elemanın onraki durumunun değerini, şimdiki durumu ve giriş değeri cininden naıl heaplanacağını göterirler. haracteritic equation for the flip-flop: - :(t+) = + ' (t), - : (t+) = (t)' + ' (t) : (t+) = : (t+) = (t) = aat 2-26 Feza BULUA Feza BULUA 6.26 ayıal evreler (Lojik evreleri) aklayıcılar (egiter) aklayıcılar n bitlik ikili ayıları aklayabilen (tutabilen) bellek elemanlarıdır. Örnek: 4 bit paralel aklayıcı tutucular (latch) kullanılmıştır. 3 2 Yazma İzni (Write enable) W W= ie the aklayıcı o anki durumunu (içeriğini) korur. W= ie girişteki veri aklayıcıya yazılır. W =, (t+) = (t) W =, (t+) = I(t) I 3 I 2 I I W 3 2 aklayıcı I 3 I 2 I I tutucu 4 bit paralel aklayıcı ayıal evreler (Lojik evreleri) Örnek: aat ile tetiklenen 4 bit paralel aklayıcı flip-flopları kullanılmıştır. z 3 z 2 z z aat İşareti aat işareti etkin olduğunda girişteki veri aklayıcıya yazılır. aat ile tetiklenen 4bit paralel aklayıcı: I 3 I 2 I I 3 2 aklayıcı I 3 I 2 I I flip-flop Not: ğer taarımda izin girişli () flip-flopları kullanılıra elde edilen aklayıcı hem aat işareti () hem de yazma izni (write enable -W) içerir Feza BULUA Feza BULUA 6.28 ayıal evreler (Lojik evreleri) ayıal evreler (Lojik evreleri) eri Ötelemeli aklayıcılar (erial hift egiter) eri ötelemeli aklayıcılar ikili ayıları aklayabilirler ve aat işaretinin her etkin geçişinde bir bit ola veya ağa öteleyebilirler. Örnek: 4-bit eri ola ötelemeli aklayıcı üm bitleri ıfırlamak için LA eri çıkış L L L L aat işaretinin her etkin geçişinde veri bir bit ola ötelenir. Flip-flopların bağlantıları (giriş/çıkış) yönleri değiştirilerek ağa ötelemeli aklayıcı gerçeklenebilir. Yukarıdaki taarımda aklayıcıya başlangıç değeri (ıfırdan başka) yüklemek mümkün değildir. I eri giriş Örnek: Paralel yüklenebilen 4-bit eri ola ötelemeli aklayıcı Bu taarımda aklayıcıya bir başlangıç değeri paralel olarak yüklenebilir. eri çıkış ÖL / YÜL z MUX HIF / LOA = : ötele HIF / LOA = : yükle (HIF / LOA) z MUX z MUX 2: MUX I 3 I 2 I I eri Paralel Girişler giriş 2-26 Feza BULUA Feza BULUA 6.3
ARDIŞIL DEVRELER (Sequential Circuits)
ayısal evreler (Lojik evreleri) AIŞIL EVELE (equential ircuits) ersin ilk bölümünde kombinezonsal (combinational) devreleri inceledik. Bu tür devrelerde çıkışın değeri o andaki girişlerin değerlerine bağlıdır.
DetaylıZaman Diyagramları (Timing Diagrams) A B C AB. Propagasyon Gecikmesi (Propagation Delay)
ayısal evreler (Lojik evreleri) Zaman iyagramları (Timing iagrams) ayısal devrelerin zaman içindeki davranışlarını (giriş/çıkış ilişkisini) gösteren diyagramlardır. x ekseninde zaman, y ekseninde ise girişlerin
DetaylıARDIŞIL DEVRELER FLIP FLOP (İKİLİ DEVRELER)
AIŞIL EVELE TANIM: ÇIKIŞLAIN BELİLİ Bİ ANAKİ EĞEİ, GİİŞLEİN YANLIZA O ANKİ EGEİNE EĞİL, AYNI ZAMANA GİİŞLEİN ÖNEKİ EĞELEİNİN IAINA A BAĞLI OLAN EVELEE AIŞIL EVELE AI VEİLİ. GEÇMİŞ GİİŞ EĞELEİNİN IAI HAFIZA
DetaylıBölüm 4 Ardışıl Lojik Devre Deneyleri
Bölüm 4 Ardışıl Lojik Devre Deneyleri DENEY 4-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop
DetaylıESM 406 Elektrik Enerji Sistemlerinin Kontrolü 4. TRANSFER FONKSİYONU VE BLOK DİYAGRAM İNDİRGEME
. TRNSFER FONKSİYONU VE BLOK DİYRM İNDİREME. Hedefler Bu bölümün amacı;. Tranfer fonkiyonu ile blok diyagramları araındaki ilişki incelemek,. Fizikel itemlerin blok diyagramlarını elde etmek, 3. Blok diyagramlarının
Detaylı(I) şimdiki. durum (S) belleği. saat. girşi
ers Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/ Eşzamanlı (Senkron) Ardışıl evreler (Synchronous Sequential Circuits) Ardışıl (sequential)
DetaylıBÖLÜM 8 MANDAL(LATCH) VE FLİP-FLOPLAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır
AYIAL ELETONİ BÖLÜM 8 MANAL(LATCH) VE FLİP-FLOPLA Bu bölümde aşağıdaki konular anlatılacaktır Mandallar(Latches),- Mandalı, Mandalı ontak sıçramasının mandallar yardımı ile engellenmesi Flip-Floplar,-
DetaylıBölüm 7 Ardışıl Lojik Devreler
Bölüm 7 Ardışıl Lojik Devreler DENEY 7- Flip-Floplar DENEYİN AMACI. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop türlerinin
DetaylıBir devrede bellek elemanı olarak kullanılmak üzere tutucuları inceledik.
Flip-Flop Bir devrede bellek elemanı olarak kullanılmak üzere tutucuları inceledik. Tutucular bazı problemlere sahiptir: Tutucuyu ne zaman enable yapacağımızı bilmeliyiz. Tutucuyu çabucak devredışı bırakabilmeliyiz
DetaylıKENAR TETİKLEMELİ D FLİP-FLOP
Karadeniz Teknik Üniversitesi Bilgisaar Mühendisliği Bölümü Saısal Tasarım Laboratuarı KENAR TETİKLEMELİ FLİP-FLOP 1. SR Flip-Flop tan Kenar Tetiklemeli FF a Geçiş FF lar girişlere ugulanan lojik değerlere
DetaylıBir devrede bellek elemanı olarak kullanılmak üzere latch leri inceledik.
Flip-Flop lar Bir devrede bellek elemanı olarak kullanılmak üzere latch leri inceledik. Latch ler bazı problemlere sahiptir: Latch i ne zaman enable yapacağımızı bilmeliyiz. Latch i çabucak devredışı bırakabilmeliyiz
DetaylıDers #10. Otomatik Kontrol. Sürekli Hal Hataları. Prof.Dr.Galip Cansever. 26 February 2007 Otomatik Kontrol. Prof.Dr.
Der #0 Otomatik ontrol Sürekli Hal Hataları Prof.Dr.alip Canever Prof.Dr.alip Canever Denetim Sitemlerinin analiz ve taarımında üç kritere odaklanılır:. eçici Rejim Cevabı. ararlılık 3. Sürekli Hal ararlı
DetaylıT.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ
T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ 1 7. HAFTA Flip-Floplar RS Flip Flop, Tetiklemeli RS Flip Flop, JK Flip Flop, D Tipi Flip Flop, T Tipi Flip Flop Tetikleme
DetaylıBÖLÜM 9 (COUNTERS) SAYICILAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır
SYISL ELETRONİ ÖLÜM 9 (OUNTERS) SYIILR u bölümde aşağıdaki konular anlatılacaktır Sayıcılarda Mod kavramı senkron sayıcılar senkron yukarı sayıcı (Up counter) senkron aşağı sayıcı (Down counter) senkron
DetaylıDers Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/
Eşzamanlı (Senkron) Ardışıl Devrelerin Tasarlanması (Design) Bir ardışıl devrenin tasarlanması, çözülecek olan problemin sözle anlatımıyla (senaryo) başlar. Bundan sonra aşağıda açıklanan aşamalardan geçilerek
DetaylıDERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi
DERS NOTLARI Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi DERS-8 11.05.2016 MULTİVİBRATÖR VE FLİP FLOPLAR Giriş Kare veya dikdörtgen sinyal üreten elektronik devreler Multivibratör olarak
DetaylıBölüm 4 Ardışıl Lojik Devre Deneyleri
Bölüm 4 Ardışıl Lojik Devre Deneyleri DENEY 4-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop
DetaylıKontrol Sistemleri Tasarımı. Kontrolcü Tasarımı Tanımlar ve İsterler
ontrol Sitemleri Taarımı ontrolcü Taarımı Tanımlar ve İterler Prof. Dr. Bülent E. Platin ontrolcü Taarımı İterleri Birincil iterler: ararlılık alıcı rejim hataı Dinamik davranış İterlerin işlevel boyutu:
DetaylıELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY RAPORU. Deney No: 3 FF Devreleri
TEKNOLOJİ FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY RAPORU Deney No: 3 FF Devreleri Yrd. Doç Dr. Ünal KURT Yrd. Doç. Dr. Hatice VURAL Arş. Gör. Ayşe AYDIN YURDUSEV
DetaylıY.Doç.Dr.Tuncay UZUN 6. Ardışıl Lojik Devreler 2. Kombinezonsal devre. Bellek. Bellek nedir? Bir bellek şu üç önemli özelliği sağlamalıdır:
6.ARDIŞIL LOJĐK DEVRELER 6.1.Ardışıl Lojik Devre Temelleri SR Tutucu Flip-Flop(FF) Saat, Kenar tetikleme D FF, JK FF, T FF 6.2.Ardışıl Devrelerin Analizi Moore modeli: Çıkışlar= f(şimdiki durum) Mealy
Detaylı18. FLİP FLOP LAR (FLIP FLOPS)
18. FLİP FLOP LAR (FLIP FLOPS) Flip Flop lar iki kararlı elektriksel duruma sahip olan elektronik devrelerdir. Devrenin girişlerine uygulanan işarete göre çıkış bir kararlı durumdan diğer (ikinci) kararlı
DetaylıDers #9. Otomatik Kontrol. Kararlılık (Stability) Prof.Dr.Galip Cansever. 26 February 2007 Otomatik Kontrol. Prof.Dr.
Der #9 Otomatik Kontrol Kararlılık (Stability) 1 Kararlılık, geçici rejim cevabı ve ürekli hal hataı gibi kontrol taarımcıının üç temel unurundan en önemli olanıdır. Lineer zamanla değişmeyen itemlerin
DetaylıTemel Flip-Flop ve Saklayıcı Yapıları. Mikroişlemciler ve Mikrobilgisayarlar
Temel Flip-Flop ve Saklayıcı Yapıları 1 Sayısal alga Şekilleri 1 2 4 3 1. Yükselme Zamanı 2. Alçalma Zamanı 3. Sinyal Genişliği 4. Genlik (Amplitude) 2 Periot (T) : Tekrar eden bir sinyalin arka arkaya
DetaylıH09 Doğrusal kontrol sistemlerinin kararlılık analizi. Yrd. Doç. Dr. Aytaç Gören
H09 Doğrual kontrol itemlerinin kararlılık analizi MAK 306 - Der Kapamı H01 İçerik ve Otomatik kontrol kavramı H0 Otomatik kontrol kavramı ve devreler H03 Kontrol devrelerinde geri belemenin önemi H04
DetaylıDeney 2: Flip-Floplar
Deney 2: Flip-Floplar Bu deneyde, çeşitli flip-flop devreleri kurulacak ve incelenecektir. Kullanılan Elemanlar 1 x 74HC00 (NAND kapısı) 1 x 74HC73 (JK flip-flop) 1 x 74HC74 (D flip-flop) 4 x 4,7 kohm
DetaylıDENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI
DENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI Deneyin Amaçları Flip-floplara aģina olmak. DeğiĢik tipte Flip-Flop devrelerin gerçekleģtirilmesi ve tetikleme biçimlerini kavramak. ArdıĢık mantık devrelerinin
DetaylıÇOKLU ALT SİSTEMLERİN SADELEŞTİRİLMESİ
73 BÖLÜM 5 ÇOKLU ALT SİSTEMLERİN SADELEŞTİRİLMESİ 5. Blok Diyagramları Blok diyagramları genellikle frekan domenindeki analizlerde kullanılır. Şekil 5. de çoklu alt-itemlerde kullanılan blok diyagramları
DetaylıSAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı
SAYISAL ELEKTRONİK Ege Üniversitesi Ege MYO Mekatronik Programı BÖLÜM 6 Tutucular, Flip-Floplar ve Zamanlayıcılar Tutucular (Latches) Tutucu iki kararlı (bistable state) durumu olan en temel sayısal depolama
DetaylıTeorik Bilgi DENEY 7: ASENKRON VE SENKRON SAYICILAR
DENEY 7: ASENKRON VE SENKRON SAYICILAR Deneyin Amaçları Asenkron ve senkron sayıcı devre yapılarının öğrenilmesi ve deneysel olarak yapılması Deney Malzemeleri 74LS08 Ve Kapı Entegresi (1 Adet) 74LS76
DetaylıOtomatik Kontrol. Fiziksel Sistemlerin Modellenmesi. Prof.Dr.Galip Cansever. Elektriksel Sistemeler Mekaniksel Sistemler. Ders #4
Der #4 Otomatik Kontrol Fizikel Sitemlerin Modellenmei Elektrikel Sitemeler Mekanikel Sitemler 6 February 007 Otomatik Kontrol Kontrol itemlerinin analizinde ve taarımında en önemli noktalardan bir tanei
DetaylıDeney 3: Asenkron Sayıcılar
Deney 3: Asenkron Sayıcılar Sayıcılar hakkında genel bilgi sahibi olunması, asenkron sayıcıların kurulması ve incelenmesi Kullanılan Elemanlar 1xLM555 Entegresi, 1x10 kohm direnç, 1x100 kohm direnç, 1x10
DetaylıESM406- Elektrik Enerji Sistemlerinin Kontrolü. 2. SİSTEMLERİN MATEMATİKSEL MODELLENMESİ Laplace Dönüşümü
ESM406- Elektrik Enerji Sitemlerinin Kontrolü. SİSTEMLERİN MATEMATİKSEL MODELLENMESİ Laplace Dönüşümü.. Hedefler Bu bölümün hedefleri:. Komplek değişkenlerin tanıtılmaı.. Laplace Tranformayonun tanıtılmaı..
DetaylıMultivibratörler. Monastable (Tek Kararlı) Multivibratör
Multivibratörler Kare dalga veya dikdörtgen dalga meydana getiren devrelere MULTİVİBRATÖR adı verilir. Bu devreler temel olarak pozitif geri beslemeli iki yükselteç devresinden oluşur. Genelde çalışma
DetaylıSAYISAL DEVRELER. İTÜ Bilgisayar Mühendisliği Bölümündeki donanım derslerinin bağlantıları
SAYISAL DEVRELER Doç.Dr. Feza BUZLUCA İstanbul Teknik Üniversitesi Bilgisayar Mühendisliği Bölümü Sayısal Devreler Ders Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/
DetaylıALGORİTMİK DURUM MAKİNALARI (ADM) [ ALGORITHMIC STATE MACHINE (ASM ) ]
ALGORİTMİK URUM MAKİNALARI (AM) [ ALGORITHMIC TAT MACHIN (AM ) ] AMAÇ: İŞLM AKIŞI BLİRLNMİŞ BİR PROBLMİN AYIAL TAARIMININ GRÇKLŞTİRİLMİ AYIAL İTMLR AKLANAN BİLGİLR VRİ : ARİTMTİK, LOJİK, ÖTLM,... İŞLMLRİ
DetaylıFrekans Analiz Yöntemleri I Bode Eğrileri
Frekan Analiz Yöntemleri I Bode Eğrileri Prof.Dr. Galip Canever 1 Frekan cevabı analizi 1930 ve 1940 lı yıllarda Nyquit ve Bode tarafından geliştirilmiştir ve 1948 de Evan tarafından geliştirilen kök yer
Detaylı3. DİNAMİK. bağıntısı ile hesaplanır. Birimi m/s ile ifade edilir.
3. DİNAMİK Dinamik konuu Kinematik ve Kinetik alt başlıklarında incelenecektir. Kinematik, hareket halindeki bir itemin konum (poziyon), hız ve ivmeini, bunların oluşmaını ağlayan kuvvet ya da moment etkiini
DetaylıElektroniğe Giriş 1.1
İTÜ Bilgisayar Mühendisliği Bölümündeki donanım derslerinin bağlantıları Sayısal devreler bölümdeki diğer donanım dersinin temelini oluşturmaktadır. Elektroniğe Giriş SAYISAL DEVRELER Sayısal Elektronik
Detaylı7.Yazmaçlar (Registers), Sayıcılar (Counters)
7.Yazmaçlar (Registers), Sayıcılar (Counters) 7..Yazmaçlar Paralel Yüklemeli Yazmaçlar Ötelemeli Yazmaçlar 7.2.Sayıcılar Đkili Asenkron Sayıcılar (Binary Ripple Counter) Đkili Kodlanmış Onlu Asenkron Sayıcı
DetaylıARDIŞIL DEVRELER. Çıkışlar. Kombinezonsal devre. Girişler. Bellek
ARDIŞIL DEVRELER Ardışıl Devreler konusunda Temel bellek elemanları Tutucu (Latch) Flip-flop Ardışıl devrelerin analizi Ardışıl devrelerin sentezi Saklayıcı (Register) ve Sayıcı (Counter) gibi çok kullanılan
DetaylıİÇİNDEKİLER. 1-1 Lojik ve Anahtara Giriş Lojik Kapı Devreleri... 9
İÇİNDEKİLER BÖLÜM 1 TEMEL LOJİK KAPI DENEYLERİ 1-1 Lojik ve Anahtara Giriş 1 1-2 Lojik Kapı Devreleri... 9 a. Diyot Lojiği (DL) devresi b. Direnç-Transistor Lojiği (RTL) devresi c. Diyot-Transistor Lojiği
DetaylıOtomatik Kontrol. Blok Diyagramlar ve İşaret Akış Diyagramları. Prof.Dr.Galip Cansever. Ders #3. 26 February 2007 Otomatik Kontrol
Der # Otomatik Kontrol Blok Diyagramlar ve İşaret Akış Diyagramları ProfDralip Canever 6 February 007 Otomatik Kontrol ProfDralip Canever Karmaşık itemler bir çok alt itemin bir araya gelmeiyle oluşmuştur
Detaylı1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek.
DENEY 7-2 Sayıcılar DENEYİN AMACI 1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek. GENEL BİLGİLER Sayıcılar, flip-floplar
DetaylıT.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü
T.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü MANTIK DEVRELERİ TASARIMI LABORATUVARI DENEY FÖYLERİ 2018 Deney 1: MANTIK KAPILARI VE
DetaylıDENEY 2- Sayıcılar. 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi.
DENEY 2- Sayıcılar DENEY 2- JK Flip-Flop Devreleri DENEYİN AMACI 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi. GENEL BİLGİLER Sayıcılar flip-floplar
DetaylıKontrol Sistemleri. Kontrolcüler. Yrd. Doç. Dr. Aytaç GÖREN
ontrol Sitemleri ontrolcüler Doğrual Sitemlerin Sınıflandırılmaı: Birinci Mertebeden Gecikmeli BMG Sitemler: x a T 1 x a t x e t Son değer teoremi : x x x adr adr adr lim xa 0 lim 0 T 1 t T t 2T t 3T t
DetaylıSAYICILAR. Tetikleme işaretlerinin Sayma yönüne göre Sayma kodlanmasına göre uygulanışına göre. Şekil 52. Sayıcıların Sınıflandırılması
25. Sayıcı Devreleri Giriş darbelerine bağlı olarak belirli bir durum dizisini tekrarlayan lojik devreler, sayıcı olarak adlandırılır. Çok değişik alanlarda kullanılan sayıcı devreleri, FF lerin uygun
Detaylı12.7 Örnekler PROBLEMLER
2. 2.2 2.3 2.4 Giriş Bir Kuvvetin ve Bir Momentin İşi Virtüel İş İlkei Genelleştirilmiş Koordinatlar Örnekler Potaniyel Enerji 2.5 Sürtünmeli Makinalar ve Mekanik Verim 2.6 Denge 2.7 Örnekler PROBLEMLER
DetaylıEEM122SAYISAL MANTIK SAYICILAR. Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol
EEM122SAYISAL MANTIK BÖLÜM 6: KAYDEDİCİLER VE SAYICILAR Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol KAYDEDİCİLER VE SAYICILAR Flip-flopkullanan devreler fonksiyonlarına göre iki guruba
DetaylıKontrol Sistemleri Tasarımı
Kontrol Sitemleri Taarımı Kök Yer Eğrii ile Kontrolcü Taarımı Prof. Dr. Bülent E. Platin Kontrol Sitemlerinde Taarım İterleri Zaman Yanıtı Özellik Kararlılık Kalıcı Rejim Yanıtı Geçici rejim Yanıtı Kapalı
DetaylıDENEY 4a- Schmitt Kapı Devresi
DENEY 4a- Schmitt Kapı Devresi DENEYİN AMACI 1. Schmitt kapılarının yapı ve karakteristiklerinin anlaşılması. GENEL BİLGİLER Schmitt kapısı aşağıdaki karakteristiklere sahip olan tek lojik kapıdır: 1.
Detaylı27.10.2011 HAFTA 1 KALICI OLMAYAN HAFIZA RAM SRAM DRAM DDRAM KALICI HAFIZA ROM PROM EPROM EEPROM FLASH HARDDISK
Mikroişlemci HAFTA 1 HAFIZA BİRİMLERİ Program Kodları ve verinin saklandığı bölüm Kalıcı Hafıza ROM PROM EPROM EEPROM FLASH UÇUCU SRAM DRAM DRRAM... ALU Saklayıcılar Kod Çözücüler... GİRİŞ/ÇIKIŞ G/Ç I/O
DetaylıSAYICILAR (COUNTERS) ASENKRON SAYICILAR 2 BİT ASENKRON SAYICI
SAYIILAR (OUNTERS) Sayıcılar sayısal elektroniğin temel devreleridir. Sayıcılar istenilen aralıkta her saat darbesinde ileri veya geri doğru sayma yaparlar. Sayıcılar flip-flop kullanılarak yapılır, kullanılan
DetaylıDeney 5: Shift Register(Kaydırmalı Kaydedici)
Deney 5: Shift Register(Kaydırmalı Kaydedici) Kullanılan Elemanlar 1xLM555 Entegresi, 1x10 kohm direnç, 1x100 kohm direnç, 1x10 µf elektrolitik kondansatör, 1x100 nf kondansatör, 2 x 74HC74 (D flip-flop),
DetaylıÇĐFT SARKAÇ SĐSTEMĐNĐN KAYAN KĐPLĐ KONTROLÜ
ÇĐFT SARKAÇ SĐSTEMĐNĐN KAYAN KĐPLĐ KONTROLÜ Yuuf ALTUN Metin DEMĐRTAŞ 2 Elektrik Elektronik Mühendiliği Bölümü Mühendilik Mimarlık Fakültei Balıkeir Üniveritei, 45, Cağış, Balıkeir e-pota: altuny@balikeir.edu.tr
DetaylıBLM 221 MANTIK DEVRELERİ
9. HAFTA BLM 221 MANTIK DEVRELERİ Prof Dr Mehmet AKBABA mehmetakbaba@karabuk.edu.tr Temel Kavramlar FLIP FLOPS S-R: Set-Reset Latch (Tutucu) Tetiklemeli D Latch (Tutucu) Kenar Tetiklemeli D Flip-Flop S-R
DetaylıDeney 4: 555 Entegresi Uygulamaları
Deneyin Amacı: Deney 4: 555 Entegresi Uygulamaları 555 entegresi kullanım alanlarının öğrenilmesi. Uygulama yapılarak pratik kazanılması. A.ÖNBİLGİ LM 555 entegresi; osilasyon, zaman gecikmesi ve darbe
Detaylı2- Tristör ile yük akımı değiştirilerek ayarlı yükkontrolü yapılabilir.
Tristörlü Redresörler ( Doğrultmaçlar ) : Alternatif akımı doğru akıma çeviren sistemlere redresör denir. Redresörler sanayi için gerekli olan DC gerilimin elde edilmesini sağlar. Büyük akım ve gerilimlerin
DetaylıBir Uçağın Yatış Kontrol Sistem Tasarımında Klasik ve Bulanık Denetleyici Etkileri
Makine Teknolojileri Elektronik Dergii Cilt: 7, No: 1, 010 (31-4) Electronic Journal of Machine Technologie Vol: 7, No: 1, 010 (31-4) TENOLOJĐ ARAŞTIRMALAR www.teknolojikaratirmalar.com e-issn:1304-4141
DetaylıDeney 1: Saat darbesi üretici devresi
Deney 1: Saat darbesi üretici devresi Bu deneyde, bir 555 zamanlayıcı entegresi(ic) kullanılacak ve verilen bir frekansta saat darbelerini üretmek için gerekli bağlantılar yapılacaktır. Devre iki ek direnç
DetaylıDENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER
DENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER DENEYİN AMACI: Bu deneyde temel lojik kapılar incelenecek; çift kararlı ve tek kararlı ikili devrelerin çalışma prensipleri gözlemlenecektir. ÖN HAZIRLIK Temel lojik
DetaylıBİR ISIL SİSTEMİN MODELLENMESİ VE SIEMENS SIMATIC S7 200 PLC İLE KONTROLÜ
BİR ISIL SİSTEMİN MODELLENMESİ VE SIEMENS SIMATIC S7 200 PLC İLE KONTROLÜ Tanel YÜCELEN 1 Özgür KAYMAKÇI 2 Salman KURTULAN 3. 1,2,3 Elektrik Mühendiliği Bölümü Elektrik-Elektronik Fakültei İtanbul Teknik
DetaylıTEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI
TEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI DENEY FÖYÜ 1 EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI DENEY NO : 1 DENEYİN ADI : OSİLATÖR DEVRESİ Giriş
DetaylıBu deney çalışmasında kombinasyonel lojik devrelerden decoder incelenecektir.
4.1 Ön Çalışması Deney çalışmasında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma raporu olarak hazırlayınız. 4.2 Deneyin Amacı MSI lojik elemanları yardımıyla kombinasyonel lojik
DetaylıH03 Kontrol devrelerinde geri beslemenin önemi. Yrd. Doç. Dr. Aytaç Gören
H03 ontrol devrelerinde geri belemenin önemi Yrd. Doç. Dr. Aytaç ören MA 3026 - Der apamı H0 İçerik ve Otomatik kontrol kavramı H02 Otomatik kontrol kavramı ve devreler H03 ontrol devrelerinde geri belemenin
DetaylıDENEY 2- Sayıcılar ve Kaydırmalı Kaydediciler
DENEY 2- Sayıcılar ve Kaydırmalı Kaydediciler DENEY 2a- JK Flip-Flop Devreleri DENEYİN AMACI 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi. GENEL
DetaylıSayıcılar n bitlik bir bilgiyi tutmanın yanısıra her saat çevriminde tuttukları değeri artıran veya azaltan ardışıl devrelerdir.
Sayıcılar (Counters) Sayıcılar n bitlik bir bilgiyi tutmanın yanısıra her saat çevriminde tuttukları değeri artıran veya azaltan ardışıl devrelerdir. Genel olarak iki gruba ayrılır: Senkron sayıcılar Asenkron
DetaylıBölüm 7 - Kök- Yer Eğrisi Teknikleri
Bölüm 7 - Kök- Yer Eğrii Teknikleri Kök yer eğrii tekniği kararlı ve geçici hal cevabı analizinde kullanılmaktadır. Bu grafikel teknik kontrol iteminin performan niteliklerini tanımlamamıza yardımcı olur.
DetaylıTümleştirilmiş Kombinezonsal Devre Elemanları
Sayıal Devreler (Lojik Devreleri) Tümleştirilmiş Kombiezoal Devre Elemaları Sayıal itemleri gerçekleştirilmeide çokça kullaıla lojik devreler, lojik bağlaçları bir araya getirilmeiyle tümleştirilmiş devre
DetaylıTURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI. Deney 5 Flip Flop Devreleri
TURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI Deney 5 Flip Flop Devreleri Öğrenci Adı & Soyadı: Numarası: 1. Flip Flop Devresi ve VEYADEĞİL
DetaylıSEVİYE MODLU ARDIŞIL DEVRELER 1- GENEL TANITIM. KTÜ Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü Sayısal Tasarım Laboratuarı
KTÜ Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü Sayısal Tasarım Laboratuarı SEVİYE MODLU ARDIŞIL DEVRELER - GENEL TANITIM Seviye modlu ardışıl devreler, kombinasyonal devrelere geri besleme özelliği
DetaylıSAYISAL TASARIM. Ege Üniversitesi Ege MYO Mekatronik Programı
SAYISAL TASARIM Ege Üniversitesi Ege MYO Mekatronik Programı BÖLÜM 1 Sayıcılar İkili (Binary) Sayma İkili (Binary) sayma 1 ve 0 ların belirli bir düzen içerisinde sıralanması ile yapılır. Her dört sayıda
DetaylıGenetik Algoritma ile Kuru bir Trafonun Maliyet Optimizasyonu
enetik Algoritma ile Kuru bir Trafonun Maliyet Optimizayonu Mehmed Çelebi 1 1 El-Elektronik Mühendiliği Bölümü Celal Bayar Üniveritei mehmed.celebi@bayar.edu.tr Özet Bu çalışmada daha önce analitik yöntemle
DetaylıT.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ
T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ 1 8. HAFTA ARDIŞIL DEVRE TASARIMLARI SAYICILAR ASENKRON SAYICILAR SENKRON SAYICILAR 2 ARDIŞIL DEVRELER Bileşik devrelere geri
Detaylıİnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü
İnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü 00223 - Mantık Devreleri Tasarımı Laboratuar Föyleri Numara: Ad Soyad: Arş. Grv. Bilal ŞENOL Devre Kurma Alanı Arş. Grv. Bilal ŞENOL
DetaylıKök Yer Eğrileri ile Tasarım
Kök Yer Eğrileri ile Taarım Prof.Dr. Galip Canever Kök Yer Eğriinden Kazanç ın Belirlenmei Kök yer eğrii K nın pozitif değerleri için denkleminin muhtemel köklerini göteren eğridir. KG ( ) Taarımın amacı
DetaylıİKİLİ SAYILAR VE ARİTMETİK İŞLEMLER
İKİLİ SAYILAR VE ARİTMETİK İŞLEMLER DENEY 3 GİRİŞ Bu deneyde kurulacak devreler ile işaretsiz ve işaretli ikili sayılar üzerinde aritmetik işlemler yapılacak; işaret, elde, borç, taşma kavramları incelenecektir.
DetaylıSaklayıcı (veya Yazmaç) (Register)
Saklayıcı (veya Yazmaç) (Register) Genel bir ardışıl devre: Saklayıcılar Ardışıl devre analiz ve sentezi için iyi bir örnektir. Ayrıca daha büyük çaplı ardışıl devrelerin tasarımında kullanılabilirler.
DetaylıNEWTON HAREKEET YASALARI
NEWTON HAREKEET YASALARI ) m= kg kütleli bir cimin belli bir zaman onraki yer değiştirmei x = At / olarak veriliyor. A= 6,0 m/ / dir. Cime etkiyen net kuvveti bulunuz. Kuvvetin zamana bağlı olduğuna dikkat
DetaylıBÖLÜM 8 - MULTİVİBRATÖRLER VE FLİP FLOPLAR (FLİP-FLOPS) İÇERİK:
SAYISAL TASARIM-I 10. VE 11. HAFTA BÖLÜM 8 - MULTİVİBRATÖRLER VE FLİP FLOPLAR (FLİP-FLOPS) İÇERİK: Flip-Flop lar ve Flip-Flop Çeşitleri Tetikleme Sinyali ve FF lerde Tetikleme FF lerde Asenkron Girişler
DetaylıDENEY 11 PUT-SCR Güç Kontrolü
DENEY 11 PUT-SCR Güç Kontrolü DENEYİN AMACI 1. PUT-SCR güç kontrol devresinin çalışmasını öğrenmek. 2. Otomatik ışık kontrol devresinin yapımı ve ölçümü. GİRİŞ Önemli parametrelerinin programlanabilir
DetaylıBölüm 8 Ardışıl Lojik Devre Uygulamaları
Bölüm 8 Ardışıl Lojik Devre Uygulamaları DENEY 8-1 Kayan LED Kontrolü DENEYİN AMACI 1. Kayan LED kontrol devresinin çalışma prensibini anlamak. 2. Bir kayan LED kontrol devresi gerçekleştirmek ve çalıştırmak.
Detaylı1. Direnç değeri okunurken mavi renginin sayısal değeri nedir? a) 4 b) 5 c) 1 d) 6 2. Direnç değeri okunurken altın renginin tolerans değeri kaçtır?
1. Direnç değeri okunurken mavi renginin sayısal değeri nedir? a) 4 b) 5 c) 1 d) 6 2. Direnç değeri okunurken altın renginin tolerans değeri kaçtır? a) Yüzde 10 b) Yüzde 5 c) Yüzde 1 d) Yüzde 20 3. Direnç
DetaylıGenetik Algoritma ile Kuru bir Trafonun Maliyet Optimizasyonu
Genetik Algoritma ile Kuru bir Trafonun Maliyet Optimizayonu Mehmed Çelebi 1 1 El-Elektronik Mühendiliği Bölümü Celal Bayar Üniveritei mehmed.celebi@bayar.edu.tr Özet Bu çalışmada daha önce analitik yöntemle
DetaylıBÖLÜM 2 SAYI SİSTEMLERİ
İÇİNDEKİLER BÖLÜM 1 GİRİŞ 1.1. Lojik devre içeriği... (1) 1.1.1. Kodlama, Kod tabloları... (2) 1.1.2. Kombinezonsal Devre / Ardışıl Devre... (4) 1.1.3. Kanonik Model / Algiritmik Model... (4) 1.1.4. Tasarım
DetaylıDENEY 21 IC Zamanlayıcı Devre
DENEY 21 IC Zamanlayıcı Devre DENEYİN AMACI 1. IC zamanlayıcı NE555 in çalışmasını öğrenmek. 2. 555 multivibratörlerinin çalışma ve yapılarını öğrenmek. 3. IC zamanlayıcı anahtar devresi yapmak. GİRİŞ
DetaylıOTOMATİK KONTROL SİSTEMLERİ DOĞRUSAL (LİNEER) GERİ BESLEMELİ SİSTEMLERİN KARARLILIĞI
OOMAİ ONROL SİSEMLERİ DOĞRUSAL LİNEER GERİ BESLEMELİ SİSEMLERİN ARARLILIĞI ararlılık Denetim Sitemlerinden; ararlılık Hızlı cevap Az veya ıfır hata Minimum aşım gibi kriterleri ağlamaı beklenir. ararlılık;
DetaylıMUNZUR ÜNİVERSİTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUVARI
DENEY 4 SAYISAL ARİTMETİK Deneyin Amacı Bu deneyde işaretli ve işaretsiz sayılar için ikili sayı ( Binary ) sistemindeki toplama işleminin anlaşılması, işlem performansını artırabilmek için iki tabanındaki
DetaylıSAYISAL DEVRELERE GİRİŞ ANALOG VE SAYISAL KAVRAMLARI (ANALOG AND DIGITAL) Sakarya Üniversitesi
SAYISAL DEVRELERE GİRİŞ ANALOG VE SAYISAL KAVRAMLARI (ANALOG AND DIGITAL) Sakarya Üniversitesi DERS İÇERİĞİ Analog Büyüklük, Analog İşaret, Analog Gösterge ve Analog Sistem Sayısal Büyüklük, Sayısal İşaret,
DetaylıGÜVENİLİR OLMAYAN SİSTEMLER İÇİN ARALIK ÇİZELGELEMESİ PROBLEMİ
İtanbul Ticaret Üniveritei Fen Bilimleri Dergii Yıl: 6 Sayı:12 Güz 2007/2. 67-79 GÜVENİLİR OLMAYAN SİSTEMLER İÇİN ARALIK ÇİZELGELEMESİ PROBLEMİ Deniz TÜRSEL ELİİYİ, Selma GÜRLER ÖZET Bu çalışmada, her
DetaylıDENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi
DENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi DENEYİN AMACI 1. Aritmetik birimdeki yarım ve tam toplayıcıların karakteristiklerini anlamak. GENEL BİLGİLER Toplama devreleri, Yarım Toplayıcı (YT) ve
DetaylıKök Yer Eğrileri. Doç.Dr. Haluk Görgün. Kontrol Sistemleri Tasarımı. Doç.Dr. Haluk Görgün
Kök Yer Eğrileri Bir kontrol taarımcıı itemin kararlı olup olmadığını ve kararlılık dereceini bilmek, diferaniyel denklem çözmeden bir analiz ile item performaını tahmin etmek iter. Geribelemeli kontrol
DetaylıArdışıl Devre Sentezi (Sequential Circuit Design)
Ardışıl Devre Sentezi (Sequential Circuit Design) Ardışıl devre tasarımı prosedürü: Adım 1: Problemin tanımına uygun olarak durum tablosunu yapılır. Tablo şimdiki durumları, girişleri, gelecek durumları
DetaylıBÖLÜM 5 S_BĐT. Komut listesi (STL) Network 1 LD I0.0 S Q0.0, 1
BÖLÜM 5 ET VE EET ÖLELEĐ : PLC teknolojisinde sürekli çalışmayı sağlamak için mühürleme (kilitleme) pek kullanılmaz. ürekli çalışma başka bir yöntemle çözülür. Bu da ET ve EET tekniğidir. Çıkışın girişe
Detaylı25. Aşağıdaki çıkarma işlemlerini doğrudan çıkarma yöntemi ile yapınız.
BÖLÜM. Büyüklüklerin genel özellikleri nelerdir? 2. Analog büyüklük, analog işaret, analog sistem ve analog gösterge terimlerini açıklayınız. 3. Analog sisteme etrafınızdaki veya günlük hayatta kullandığınız
DetaylıGeçtiğimiz hafta# Dizisel devrelerin tasarımı# Bu hafta# Örnek: Sekans algılayıcı# Örnek: Sekans algılayıcı# 12/11/12
2//2 Geçtiğimiz hafta# İL 2 Dizisel Devrelerin Tasarımı ve Yazmaçlar ve Sayaçlar (Registers and Counters)# Dizisel devreler (sequential circuits) Mandallar (latches) İkidurumlular (flip-flops) Dizisel
DetaylıİSTANBUL TEKNİK ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRELERİ LABORATUVARI DENEY RAPORU
İSTANBUL TEKNİK ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRELERİ LABORATUVARI DENEY RAPORU DENEYİN ADI : BELLEKLE TASARIM Seri Aritmetik Lojik Birim II (9.2) RAPORU HAZIRLAYAN : BEYCAN KAHRAMAN
DetaylıTOPRAKLAMA AĞLARININ ÜÇ BOYUTLU TASARIMI
TOPRAKLAMA AĞLARININ ÜÇ BOYUTLU TASARIMI Fikri Barış UZUNLAR bari.uzunlar@tr.chneider-electric.com Özcan KALENDERLİ ozcan@elk.itu.edu.tr İtanbul Teknik Üniveritei, Elektrik-Elektronik Fakültei Elektrik
DetaylıAnkara ve Kastamonu yöneticilerinin Mesleki Eğilime Göre Yönlendirme ve Kariyer. Rehberliği Projesinin Değerlendirme Sonuçları
Ankara ve Katamonu Yöneticilerinin Meleki Eğilime Göre Yönlendirme ve Kariyer Rehberliği Projeinin Değerlendirme Sonuçları Ankara ve Katamonu yöneticilerinin Meleki Eğilime Göre Yönlendirme ve Kariyer
DetaylıBÖLÜM 1 GİRİŞ, TERMODİNAMİK HATIRLATMALAR
BÖLÜM GİİŞ, EMODİNAMİK HAILAMALA.-ermodinamik hatırlatmalar..- Mükemmel gaz..- İç enerji e antali..3- ermodinamiğin. kanunu..4- Antroi e termodinamiğin. kanunu..5- Antroinin healanmaı..6- İzantroik bağıntılar.-
Detaylı