ELEKTRİK CİHAZLARININ TESTİ İÇİN BENZETİM-UYARTIM (SIMULATION-STIMULATION) ARAYÜZÜ VE BUNUN KARARLILIK ANALİZİ

Transkript

1 EEKTİK CİHAZAININ TESTİ İÇİN BENZETİMUYATIM (SIMUATIONSTIMUATION) AAYÜZÜ VE BUNUN KAAIIK ANAİZİ Saffet AYASUN ElektrikElektronik Mühenisliği Bölümü MühenislikMimarlık Fakültesi Niğe Üniversitesi, 500, Niğe eposta: Anahtar sözcükler:devreler ve Sistemler, SimStim Arayüzü, Zaman Gecikmesi, Kararlılık ABSTACT This paper presents SimulationStimulation (SimStim) interface that integrates harware with software in orer to perform harwareintheloop stuies for testing an eveloping new harware components. In this stuy, base on some assumptions a relatively easy moel of SimStim interface whose critical parameters are sampling perio an time elay is evelope to analyze the stability. The interface is moele as a twoport active circuit that integrates two analog subsystems; an the ynamics of the over all system are escribe by timeelaye ifferential equations. The evelope interface moel is applie to a lineer circuit an closeloop stability is stuie theoretically. Fnally, theoretical results are verifie using MATAB/Simulink.. GİİŞ BenzetimUyartım (SimulationStimulation) arayüzü mecvut elektrik onanımını, eğişik çalışma koşulları altına performansını tespit etmek için bilgisayar programına bağlayan bir üniteir. Şekil e gösteriliği üzere SimStim ünitesi, test eilecek motor, jeneratör gibi ekipmanları (Harware Uner TestHUT); bunların gerçek hayatta bağlı oluğu elektrik ağıtım sisteminin bilgisayar ortamına bulunan moeline (Virtual est Of the SystemVOS) entgre een hibri bir arayüzür. Başka bir ifaeyle, SimStim arayüzü analog olan HUT sistemini ijital olan VOS sistemine bağlayan bir birimir. Şekil e gösteriliği üzere, SimStim arayüzüne, sensörler, igitalanalog çevirici (DAC), analogigital çevirici (ADC) ve güç kaynağı olarak kullanılan güç elektroniği invertörü bulunmaktaır. T F T B Şekil e verilen test ünitesinin çalışması şu şekile özetlenebilir. HUT sistemine ait akım, gerilim ve güç gibi analog sinyaller ölçülür. Bu eğerler, ADC ile igital sinyallere önştürülerek, HUT un gerçekte bağlı oluğu ağıtım sisteminin bilgisayar moeline (VOS) ijital (örneklenmiş) giriş sinyali olarak verilir. VOS a bulunun bilgisayar programı bu giriş sinyallerini moele kullanarak ijital bir kontrol sinyali oluşturur. Bu sinyal aha sonra DAC tarafınan analog sinyale çevrilerek HUT u besleyen invertöre kontrol sinyali olarak gönerilir. Şekil e verilen sistem; analog HUT, ijital VOS ve SimStim ünitesinen oluşan kapalı çevrim hibri bir inamik sistemir. Bilgisayar kontrollü sistemlerin yaygınlaşmasına paralel olarak, hibri inamik sistemlerin moellenmesi ve analizine olan ilgi artmaktaır. Hibri inamik sistem moeli, enüstriyel üretim, haberleşme ağları [], elektrik güç sistemleri [], prototip ürün geliştirilmesi [3], bilgisayar estekli ve internet ağı üzerinen kontrol [47] gibi konulara yaygın olarak kullanılmaktaır. Şekil eki verilen hibri sistem kapalı çevrim bir sistem oluğunan, farklı çalışma koşulları altına sistem kararlılığının muhafaza eilmesi en önemli sorunlaran biriir. SimStim ünitesine ait bazı parametreler tüm sistemin kararlılığını olumsuz yöne etkileyebilir. Bunlaran en önemli iki parametre, ADC nın örnekleme peryou ve haberleşme gecikmesi ile VOS aki geçecek simülasyon süresinen kaynaklanan gecikme zamanıır. Bu çalışmaa, parametreleri örnekleme peryou ve zaman gecikmesi olan ve kararlılık analizlerinin teorik olarak yapılmasına imkan veren ieal bir SimStim arayüz moeli geliştirilmiştir. Geliştirilen bu moel ( h, τ )SimStim arayüzü olarak alanırılmıştır. Daha sonra bazı varasyımlar yapılarak tüm sistem, zaman gecikmeli lineer urumuzay enklemi şekline moellenmiş ve sistemin kararlılığını kaybetmeen tolere eebileceği maksimum zaman gecikmesinin formülü ele eilmiştir. Geliştirilen moel ve teorinin uygulaması lineer bir sistem kullanılarak gösterilmiştir. Şekil SimStim arayüzünü gösteren test ünitesi

2 . İDEA SIMSTIM AAYÜZÜ Şekil e verilen SimStim arayüzünün kararlılık analizlerine kullanılabilecek bir matematiksel moelini ele etmek için çeviricilerin yapısı konusuna bazı varsayımlara bulunmak zorunluur. Bu amaçla ADC nin herhangi bir yaklaşıklık hatası içermeyen ve örnekleme peryou (h) olan ieal bir örnekleyici oluğu varsayılmıştır. Diğer yanan DAC nin ise pratike çok kullanılan sıfırıncı ereceen bir tutucu (Zeroorerhol, ZOH) evre oluğu varsayılmıştır. Son olarak güç kaynağı ise ieal bir gerilim kaynağı olarak moellenmiştir. Bu varsayımlara ayanarak geliştirilen SimStim arayüzü Şekil e gösterilmiştir. Ölçümleren ve VOS a yapılan simülasyonan olayı oluşacak toplam zaman gecikmesi (τ ) ile ifae eilerek moele ahil eilmiştir. Arayüzün parametreleri örnekleme periyou (h) ve zaman gecikmesi (τ ) oluğunan, geliştirilen bu arayüz ( h, τ )SimStim arayüzü olarak alanırılmıştır. Şekil e gösteriliği üzere ADC ve DAC lerin çıkışlarını temsil een v ve v sinyalleri ise aşağıaki biçime ifae eilebilir: v ( t ) = z [ kh τ ] p( t), t { kh τ,k = 0,,,...} () [ ] ( ) v k = z t = tk, tk = kh, k = 0,,,... () Buraa, v( t ) saece kh τ anlarına eğişen DAC nin çıkışınaki parçalısürekli gerilim sinyaliir. pt () = [ ut () ut ( τ )] ise genişliği örnekleme peryou olan birim arbe sinyalini ifae etmekteir. Geliştirilen bu moel kullanılarak, örnekleme periyou (h) ve zaman gecikmesi (τ ) cinsinen Şekil e verilen VOS, SimStim arayüzü ve HUT an oluşan kapalıçevrim hibri inamik sistemin kararlılık analizleri kolaylıkla yapılabilir. Şekil eki hibri sistemin kararlılık analizi VOS ve HUT altsistemlerinin matematiksel moellerine bağlı olarak ayrık yaa sürekli zamana yapılabilir. Bu çalışmaa sürekli zamanaki analiz yömtemleri kullanılarak zaman gecikmesinin kararlılığa olan etkisi araştırılmıştır. Ayrık zamana yapılan analizler [8] nolu referansa sunulmuştur. z( t k ) v[ k] = z( t k ) z( tk τ ) z( t) v( t) Vt () Şekil ( h, τ )SimStim arayüzünü gösteren kapalıçevrim hibri inamik sistem 3. SÜEKİ ZAMANDA KAAIIK ANAİZİ Sürekli zamana analiz yapabilmek için Şekil e verilen inamik sistemin sürekli zaman moelinin geliştirilmesi gerekmekteir. Şekil eki test eilecek onanım (HUT) analog oluğunan, bu onanımın inamiği iferansiyel enklemlerle ifae eilebilir. Diğer yanan, test eilecek onanımın bağlı olacağı sistemin sanal moelinin (VOS) fark (ayrık) enklemleri ile ifae eilmesi gerekmekteir. Fakat, eğer ADC e kullanılan örnekleme periyou, HUT a ait en büyük zaman sabitine kıyasla çok küçükse ise örneklemenin etkisi ihmal eilebilir. Böylece sanal sistem (VOS) ayrık enklemler yerine HUT a benzer şekile iferansiyel enklem ile moellenebilir. Bu uruma örnekleme peryou (h) SimStim arayüz moeline yer almayacatır. Başka bir ifaeyle, Sim Stim arayüzü, iferansiyel enklemlerle moellenmiş iki analog sistemi birbirine bağlayan ve parametresi saece zaman gecikmesi (τ ) olan bir blok biçimine moellenecektir. VOPS (altsistem) ve HUT (altsistem) in lineer iferansiyel enklemlerle moelleniği sistemin blok iyagramı Şekil3 e verilmiştir. u ( t) Subsystem (Harware) t x () t = A x () t G z () t Bu () t z () t = C x () t z ( t ) z () t Sim/Stim interface elay τ z( t τ) z ( t ) Subsystem (Harware) t x () t = Ax () t G z ( t τ) Bu () t z () t = C x () t Şekil 3 Zaman gecikmeli lineer sistem Şekil3 e verilen sistem zaman gecikmeli lineer inamik bir sistemir. Her iki altsistem kararlı olsa bile, aralarınaki zaman gecikmesi (τ ) an olayı, sistemin tümü belirli τ eğerlerine kararsız hale gelebilir. Şekil3 eki sistem aşağıa verilen urum uzay enklemi ile moellenmekteir. x= A 0 x A x(t τ)bu t (3) z = Cx Buraa; sistem matrisleri A 0 0 GC A = ; 0 ; A = GC A 0 0 (4) B 0 C 0 B= ; C= 0 B 0 C biçimine tanımlanmaktaır. iteratüre, enklem (3) e verilen zaman gecikmeli iferansiyel enklem ile moellenen sistemlerin kararlılığını incelemek için geliştirilen eğişik metolar mevcuttur [9]. Denklem (3) e verilen sistemin kararlı olabilmesi için, bu sisteme ait karakteristik enklemin bütün köklerinin kompleks üzlemin sol yarı bölgesine bulunması zorunluur. u ( t)

3 Bu sisteme ait karakteristik enklem, zaman gecikmesi (τ ) nun bir fonksiyonu olup aşağıaki biçime ifae eilebilir. s ( s, τ ) = P( s) Q( s) e τ = 0 (5) Buraa, s kompleks frekans eğişkeni, Ps () ve Qs, () s nin fonksiyonu olan reel katsayılı polinomlarır. Denklem (5) e verilen karakteristik polinom üstel bir terim içeriğinen sonsuz aet köke sahiptir. Bu kökleren bazıları zaman gecikmesi (τ ) arttıkça kompleks üzleme hareket etmeye başlarlar ve sonlu bir τ > 0 eğerine sanal eksen jω yı keserek kompleks üzlemin sağ yarı bölgesine geçebilirler. Başka bir ifaeyle, sistem bazı sonlu τ > 0 eğerleri için kararsız hale gelebilir. Köklerin jω ekseni kestiği τ eğerine sistem sınıra kararlıır. Sistemin kararlılığını kaybetmeen ayanabileceği bu maksimum gecikme eğeri aşağıaki analitik ifae kullanılarak hesaplanabilir []. P(j ω ) k Im Q(j ωk ) τ = Tan ω k P(j ωk ) e Q(j ωk ) (6) Buraa ω k W ( ω ) = P( jω) P( jω) Q( jω) Q( jω) = 0 (7) polinomunun reel ve pozitif olan bir köküür. Eğer enklem (7) e verilen polinomun reel ve pozitif olan bir kökü mevcut eğil ise, bu uruma sistem zaman gecikmesinin τ 0 her eğeri için kararlıır. Başka bir ifaeyle, zaman gecikmesineki artış sistemi hiçbir zaman kararsız hale getirmemekte ve sistem τ an bağımsız olarak her zaman kararlı olmaktaır. 4. İNEE DEVE UYGUAMASI Bu bölüme, Şekil4 e verilen lineer evre kullanılarak zaman gecikmesinin sistem kararlılığına olan etkisi önce teorik olarak analiz eilmiş ve bulunan sonuçlar Matlab/Simulink [] kullanılarak oğrulanmıştır. Şekil4 e gösteriliği üzere, verilen lineer evre iki altsisteme ayrılmıştır. Bunlaran, empeansı test eilecek onanım (HUT) olarak seçilerek altsistem olarak alanırılmıştır. Bu empeansın bağlı oluğu DC kaynak ve buna seri bağlı olan irenç 0 sistemin geri kalan kısmı olarak üşünülmüş ve altsistem olarak alanırılmıştır. Bu çalışmaa kullanılan varsayımlara ayanarak Sim Stim arayüzü bağımlı kaynakan oluşan terminalli aktif bir analog evre olarak tasarlanmıştır. Altsistem i altsistem ye bağlayan bu arayüzü içeren evre Şekil5 e gösterilmiştir. Zaman gecikmesi (τ ) arayüzün bir parametresi olarak Şekil5 eki zaman gecikmeli sistemin kararlılığını etkileyecektir. E i 0 Subsystem (Harware) U i Subsytem (Harware) Şekil 4 DC kaynaktan beslenen enüktif bir sistem E Subsystem (Harware) 0 i V i Sim/Stim Interface i (tτ) V i V Subsystem (Harware) Şekil 5 Analog SimStim arayüzünü içeren zaman gecikmeli lineer evre 4. Zaman Gecikmesinin Teorik Olarak Bulunması Şekil5 eki analog SimStim arayüzünü içeren zaman gecikmeli sistemin inamiği aşağıaki iferansiyel enklem ile tanımlanmaktaır. i =ai ai(tτ)be (8) t Buraa a = /, a = 0/, b = / ir. Denklem (6) a verilen formül kullanılarak (8) e verilen sistemin hangi τ eğeri için kararsız hale geliği ve bu eğerin a=/ ve a = 0/ sistem parametrelerine göre nasıl eğiştiği bulunabilir. Denklem (8) ile tanımlanan sistemin karakteristik enklemi aşağıaki biçimeir. sτ (s,τ)= saae = 0 (9) Bu enklem, enklem (5) ile karşılaştırılığına Ps () = s a ve Qs () = a oluğu görülmekteir. ele eilir. Bunları kullanarak enklem (7) eki polimom W(ω )=ω a a = 0 (0) biçimine olacaktır. Bu polinomun iki aet kökü ise ω = ± a a şeklineir. Bu iki kökün sıfıran, farklı reel sayı olması için a Başka bir ifaeyle 0 i > a olmak zorunaır. > olmalıır. Eğer a a (yaa 0 < ) olursa enklem (0) nun reel bir kökü bulunamaz. Bunun anlamı ise sistemin zaman gecikmesinin eğerinen bağımsız olarak her sonlu τ 0 eğeri için kararlı olmasıır. a > a urumu için istemin kararlılığını kaybetmeen ayanabileceği maksimum gecikme eğeri enklem (6) yı kullanarak aşağıaki ifae biçimine bulunur.

4 ω τ*(a,a )= Tan ω a () Bura ω = a a olup enklem (0) a verilen polinomun reel pozitif köküür. Denklem () kullanılarak sistemin ayanabileceği maksimum gecikmenin, evre parametreleri a ve a ye bağlı olarak nasıl eğişeceği belirlenebilir. Şekil6 a verilen grafik maksimum gecikmenin (τ ) a = için a ye göre üstel olarak azalığını göstermekteir. max. zaman gecikmesi * (sn) a = / 0 Şekil7 e verilen Simulink moel kullanılarak teorik olarak bulunan sonuçların oğruluğu araştırılabilir. Bu amaçla, sistem parametreleri a = ve a = 5 için enklem () kullanılarak maksimum gecikme zamanı τ = sn olarak hesaplanmıştır. Bu gecikme eğeri için sistem sınıra kararlı olmalıır. Bunu simülasyon ile kontrol etmek için bunan aha üşük bir gecikme zamanı seçilmiştir. Şekil 8 τ = 04. sn için sistemin birim basamak tepkisini göstermekteir. Akım ve gerilim alga şekillerinen anlaşılacağı üzere osilasyonlar zamanla sönümlenmekte ve sistem kararlı bir enge noktasına ulaşmaktaır. Sistemin a = ve a = 5 için hangi gecikme zamanına sınıra kararlı olacağını simülasyon ile belirlemek için gecikmenin eğeri artırılarak simülasyon tekrarlanmıştır. Sönümlenmeyen ve artmayan salınımlar τ = sn için yapılan simülasyona gözlemlenmiştir. Şekil9 bu gecikme zamanı için ele eilen alga şekillerini göstermekteir. Simülasyon ile ele eilen τ = sn eğeri sistemin sınıra kararlı oluğu gecikme zamanıır ve teorik olarak bulunan τ = sn eğerine çok yakın olup araaki hata % ur. Şekil 6 a = için a ye göre maksimum gecikmenin eğişimi 4. MATAB/Simulink ile Teorik Sonuçların Doğrulanması MATAB/Simulink paketinin sunuğu elemanlar kullanılarak inamik sistemlerin urum uzay enklem moeli blok iyagram biçime geliştirilebilir. Simulink in sunuğu eğişik nümerik integrasyon metoları ile sistem eğişkenlerinin zaman göre eğişimi kolaylıkla ele eilebilir. Şekil7 enklem (8) e verilen zaman gecikmeli sistemin Simulink moelini göstermekteir. Denklem (8) eki sistem birinci mertebeen bir sistem oluğunan Şekil7 e bir aet integratör bloğu kullanılmıştır. Kullanılan gecikme (transportation elay) bloğu ile sistemin maruz kalığı gecikme zamanın eğeri belirlenmekteir. Bu moel ile verilen herhangi bir gecikme zamanı ve sistem parametreleri için simülasyon yapılarak akım ve gerilimin alga şekilleri ele eilebilir. Sisteme DC gerilim kaynağını temsil etmek üzere birim basamak giriş uygulanmıştır. Şekil 8 a =, a = 5 ve τ = 04. sn için sistemin kararlı oluğunu gösteren birim basamak tepkisi Clock Step / s Integrator son uç / To Workspace 0.5 u/t Derivative Plot yout m o/ Transport Delay 5 Şekil 7 Denklem (8) e verilen sistemin MATAB/Simulink moeli Şekil 9 a =, a = 5 ve τ = sn için sistemin sınıra kararlı oluğunu gösteren birim basamak tepkisi

5 geliştirilmiştir. Geliştirilen SimStim interface ve teori lineer bir elektrik evresine uygulanarak, zaman gecikmesinin sistemi nasıl kararsız hale getiriği gösterilmiştir. Ele eilen teorik sonuçlar Matlab/Simulink ortamına geliştirilen moel ile oğrulanmıştır. Şekil 0 a =, a = 5 ve τ = 045. sn için sistemin kararsız oluğunu gösteren birim basamak tepkisi Tablo Teori ve simülasyon sonuçları Gecikmenin a Büyüklüğü (sn) Hata Simü (%) Teori lasyon Son olarak kararsızlık urumunu göstermek amacı ile gecikme zamanı τ = 045. sn seçilmiştir. Ele eilen simülasyon sonucu Şekil0 a verilmiştir. Bu şekilen görülüğü üzere osilasyonlar artarak evam ettiğinen bu gecikme zamanı için sistem kararsız hale gelmekteir. Ayrıca, Şekil6 a a = için maksimum gecikmenin a ye göre verilen eğişimi simülasyon yöntemi ile e ele eilebilir. Tablo ele eilen bu gecikme eğerlerini vermekte ve teorik olarak bulunanlarla karşılaştırmaktaır. Tabloan görülüğü üzere teori ile smülasyon sonuçları arasınaki yüze hata enfazla %.09 olup, olukça üşük eğereir. 5. SONUÇ Bu çalışmaa, onanım testi amacı ile tasarlanan ve anolog bir sistemi igital bilgisiyar ortamına bağlayacak olan BenztimUyartım (SimStim) arayüzü sunulmuştur. Arayüzü ve birbirine bağlaığı altsistemleri bir bütün olarak sürekli zamana moellemek için bazı varsayımlara bulunulmuştur. Parametresi zaman gecikmesi olan iki terminalli analog bir SimStim arayüzü geliştirilmiştir. Sürekli zamana moellenen sistemin kararlılığını kaybetmeen ayanabileceği maksimum gecikme eğerini hesaplamak için analitik bir formül KAYNAKA [] P. J. Antsaklis, A brief introuction to the theory an applications of hybri systems, Proc. of IEEE, Special Issue on Hybri Systems:Theory an Applications, vol. 88, no. 7, July 000. [] I. A. Hiskens an M. A. Pai, Trajectory sensitivity analysis of hybri systems, IEEE Trans. on Circuits an Syst. I, vol. 47, no., pp. 040, Feb [3] A. Monti,. Dougal, B. Pettus, an S. Santi, High level virtual prototyping with harware in the loop, Proc. of International Workshop on Virtual an Intelligent Measurement Systems, Annapolis, MD, April 000. [4] K. J. Astrom an B. Wittenmark, Computer Controlle Systems: Theory an Design, 3 r Eition, Englewoo Cliffs, NJ, PrenticeHall, 997. [5] W. Zhang, M. S. Branicky, an M. Phillips, Stability of networkecontrol systems, IEEE Control System Magazine., pp.8499, Feb. 00. [6] H. S. Park, Y. H. Kim, D. Kim, an W. H. Kwon, A Scheuling metho for networkbase control systems, IEEE Transactions on Control Systems Technology, vol. 0, no. 3, pp , May 00. [7] G. C. Walsh, H. Ye, an. G. Bushnell, Stability analysis of networke control systems, IEEE Transactions on Control Systems Technology, vol. 0, no.3, pp , May 00. [8] S. Ayasun,. Fischl, an S. Vallieu, Simulationstimulation interface for power harware intheloop stuies, Proc. Of the MePower 00 Conference, Nov. 46, 00, Athens, Greece. [9] V. B. Kolmanovskii, S. I. Niculescu, an K. Gu, Delay effects on stability: A survey, Proc. of 38 th IEEE Conference on Decision an Control, pp , Phoenix, AZ, Dec., 999. [0]. Dugar an E. I. Verriest, Stability an Control of Timeelay Systems, SpringerVerlag, 997. [] K. Walton an J. E. Marshall, Direct metho for TDS stability analysis, IEE Proc. D, Vol. 34, pp. 007, 987. [] SIMUINK, MoelBase an SystemBase Design, Using Simulink, MathWorks Inc., 000.